CN1056471C - 互补型金属氧化物半导体场效应晶体管的制造方法 - Google Patents
互补型金属氧化物半导体场效应晶体管的制造方法 Download PDFInfo
- Publication number
- CN1056471C CN1056471C CN96102424A CN96102424A CN1056471C CN 1056471 C CN1056471 C CN 1056471C CN 96102424 A CN96102424 A CN 96102424A CN 96102424 A CN96102424 A CN 96102424A CN 1056471 C CN1056471 C CN 1056471C
- Authority
- CN
- China
- Prior art keywords
- type ion
- degree
- injects
- photomask
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种利用离子注入及厚侧壁隔离层制程的互补型金属氧化物半导体场效应晶体管的制造方法，其步骤如下：制造硅衬底，进行离子注入，形成轻掺杂漏极；形成侧壁隔离层；应用第一光掩模形成N型离子注入区；应用第二光掩模形成P型离子注入区；在场氧化层和晶体管上淀积绝缘层；应用第三光掩模形成氧化层与栅极间的接触窗；本方法可有效地解决当元件尺寸缩小时所产生的穿透效应，可减少使用光掩模的次数并可保证质量。
Description
本发明关于一种利用离子注入及厚侧壁隔离层制程的互补型金属氧化物半导体场效应晶体管的制造方法，其特点是可以减少光掩模的使用次数，降低制造成本。
在半导体领域中，由于元件结构日益趋向小型化，因此制造方法不断改进与发展。
当元件尺寸不断缩小，则栅极长度随之缩减，自然沟道(channel)长度也不断缩减，当沟道长度在次微米以下时，即产生所谓短沟道效应(Short Channel Effect)，其中以在短沟道效应中所引起的N沟道MOS晶体管中的热载体效应(Hot Carrier Effect)和P沟道MOS晶体管中的穿透效应(PunchthronghEffect)最值得注意，热载流子的产生是由于元件尺寸缩减，若电源仍然保持定值则元件的横向电场会大量增加并且集中在漏极附近以至于热载流子产生，另外，由于元件中横向电场会使得N沟道中的电子获得较大能量，以产生电子空穴，其中部分热载流子受电场影响而注入栅极气化层，因此改变元件临限电压Vt，另外饱和电流(saturation current)、转移电导(Transconductance)、热载体移动率(Carriet Mobility)均受影响而变少或降低，一般传统技术是以轻掺杂漏极(Light Doped Drain)方式，来改善N沟道MOS晶体管中的热载体效应，对PMOS而言，当沟道长度小于0.6μm时穿透效应就非常严重，此外由于热载体效应也会使得P沟道元件临限电压Vt(Threshold Voltage)改变(使得|Vt|减少)，而产生漏电流，为减少穿透效应，改善漏电流现象，传统技术中除采用轻掺杂漏极结构，另外有效穿透阻止(Effect Punchthrough Stopper，EPS)结构(或称Pocket结构)以降低PMOS元件的源极/漏极接面深度(Junction Depth)，可有效改善漏电流现象。
以下对具有N沟道和P沟道的传统LDD MOS晶体管元件的制作方法加以说明：其步骤是：
(1)提供-P型硅衬底1，形成场氧化体2，P型势阱3，N型势阱4及长成一栅极氧化层5(Gate Oxide)其厚度为1000，(见图1A)；
(2)以低压化学气相淀积法形成第一多晶硅层6并掺入杂质，然后再形成二氧化硅层7，然后再应用一光掩模界定栅极(见图1B)；
(3)应用光掩模8，以磷离子进行N-型LDD的离子注入9，离子剂量为3E13m-2，离子能量为30KeV，以形成N-型轻掺杂漏极杂质注入区10(见图1C)；
(4)应用光掩模11，以能量为30KeV，浓度为1E13cm-2的BF2离子12，进行P-型LDD杂质注入，形成注入区13(见图1D)；
(5)淀积介电层后，进行单向性的回蚀刻，以在栅电极图案的二侧形成侧壁隔离层14，其厚度大约为400-1000(见图1E)；
(6)应用光掩模15，以能量为40kev，浓度为4E15cm-2的砷离子16进行第一N+型杂质注入，形成注入区17(见图1F)；
(7)应用光掩模18，以能量为50KeV，浓度为4E15cm-2的BF219进行第一P+型杂质注入，形成注入区20(见图1G)；
(8)在场氧化层与元件区域上，以化学气相淀积法(CVD)形成一没有掺杂其它离子的二氧化硅层，称之为NSG(Neutral Silicate Glass)绝缘层21，在绝缘层21上再以CVD法淀积一含有硼磷杂质的二氧化硅(SIO2)，形成硼磷硅酸盐玻璃层(BPSG；Boronphosphosilicate Glass)22(见图1H)；
(9)应用光掩模23，以传统光掩模蚀刻技术，制定出图1I的接触窗图案；
(10)应用光掩模24，以能量50KeV，浓度为4E15cm-2的BF225进行第二P+型杂质注入，形成P型接触窗区的离子注入区26(见图1J)；
(11)应用光掩模27，以能量40kev，浓度4E15cm-2的砷28进行第二N+型杂质注入，形成N型接触窗区的离子注入区29(见图1K)；
由于图1A到图1K，我们已完成P沟道和N沟道轻掺杂漏极(LDD)MOS晶体管，是经由七次光掩模才完成的IDD结构。
由于光掩模应用次数的增加不仅增加制造的复杂性、成本及时间，另外还会由于额外的光掩模应用，引进其它变化(例如：不必要的微粒子)，以增加其产品特性的不稳定。
因此本发明是改善以上多次光掩模使用的缺点，而提出了用离子注入法以减少光掩模使用的互补型金属氧化物半导体场效应晶体管的制造方法，此方法可以减少4次光掩模，而得到相同的LDD结构。
本发明的主要目的在于提供一种利用离子注入及厚侧壁隔离层制程的互补型金属氧化物半导体场效应晶体管的制造方法，以该制造方法可减少使用光掩模次数，使得制造过程大为简化、并且降低复杂性，可有效缩短交货时间及降低成本。
本发明的再一目的在于提供一种利用离子注入及厚侧壁隔离层制程的互补型金属氧化物半导体场效应晶体管制造方法，利用在短沟道元件，可有效降低热载体效应的穿透效应。
本发明的互补型金属氧化物半导体场效应晶体管的制造方法，其在-P型衬底上，形成N沟道场效应晶体管和P沟道场效应晶体管，其步骤如下：
(a)提供一硅衬底，其上至少已形成P型势阱、N型势阱、数个栅极和栅极氧化层；
(b)以数个栅极为光掩模，对于硅衬底全面性进行N-离子注入，以形成第一N-型离子轻掺杂漏极注入区，第一N-型离子的注入方向与垂直所述硅衬底方向间的角度为20度至70度；
(c)形成侧壁隔离层；
(d)应用第一光掩模，遮住欲形成所述P沟道场效应晶体管的区域，进行第一N+型离子注入，以形成第一N+型离子注入区，第一N+型离子的注入方向与垂直所述硅衬底方向间的角度为20度至70度，不去除光掩模，然后再进行第二N+型离子注入，以形成第二N+型离子注入区，离子注入方向与垂直所述硅衬底方向间的角度为0度至7度；
(e)应用第二光掩模，遮住欲形成N沟道场效应晶体管区域，进行P-型离子注入，以形成P-型离子注入区，离子注入方向与垂直所述硅衬底方向间的角度为20度至70度之间，不去除光掩模，然后再进行第一P+型离子注入，以形成第一P+型离子注入区，第一P+型离子的注入方向与垂直所述硅衬底方向间的角度为0度至7度；
(f)在场氧化层和晶体管元件上，淀积绝缘层；
(g)应用第三光掩模，以传统光掩模蚀刻方法蚀刻掉场氧化层与栅极中间的绝缘层，露出部分第二N+型离子注入区及部分第一P+型离子注入区，形成接触窗。
其中，所述N-型离子的注入物种为磷，注入浓度为5E12-5E13cm-2间，注入能量为30KeV和80KeV间。
其中，所述第一N+型离子注入的物种为砷，其浓度为1E15-5E15cm-2，其注入能量为60KeV和90KeV间。
其中，所述侧壁隔离层宽度在0.2微米至0.4微米间。
其中，所述第二N+型离子的注入物种为磷，其浓度为3E15-6E15cm-2，注入能量为30KeV和80KeV间。
6、根据权利要求1所述的制造方法，其特征在于，所述P-型离子注入的物种为BF2，其注入浓度为1E13-3E13cm-2，其注入能量为30KeV和120KeV间。
其中，所述第一P+型离子注入物种为BF2，注入浓度为2E15-6E15cm-2，注入能量为30KeV和60KeV间。
其中，在所述场氧化层和晶体元件上，淀积的绝缘层为一双层结构，其中上层为硼磷硅酸盐玻璃层材料，下层为未掺杂离子的二氧化硅绝缘层。
本发明的效果如下：
利用本发明的方法制造场效应晶体管，可以减少光掩模使用次数可以降低制造成本。
附图简要说明：
图1A到1K：传统轻掺杂漏极(LDD)结构互补型金属氧化物半导体场效应晶体管制造过程中的剖面图。
图2A到2H：本发明的场效应晶体管制造过程中的剖面图。
首先请参照图2A，传统方法中，首先提供一P型硅衬底51，应用传统隔离技术形成场氧化层52，P型势阱53，N型势阱54，然后成长一栅极氧化层55。
请参照图2B，淀积一层栅极多晶硅层，然后在其上形成一二氧化硅层，以传统光掩模蚀刻技术界定多晶硅栅极56a、56b。
然后对整个衬底51上N沟道MOS晶体管和P沟道MOS晶管体，进行N-离子注入58，而形成N-型轻掺杂漏极(LDD)离子注入区59a、59b，其注入方向偏离垂直衬底方向20度至70度之间，所使用的注入物种浓度5E12-5E13cm-2，能量为30-80KeV的磷离子，请参照如图2C所示。
在完成N-离子注入后，再形成一层CVD-SIO2层，然后运用各向异性蚀刻(Anisotropic Etching)技术蚀刻CVD-SIO2层而形成侧壁隔离层60a、60b，其厚度为2000埃()至4000埃()，较传统侧壁隔离层厚度厚，如图2D所示。
请参照图2E，应用第一次光掩模61遮住衬底51上形成P沟道MOS晶体管部分，进行第一N+型离子注入62，所使用的注入物种为浓度1E15-5E15cm-2，能量为60-90KeV的砷离子，以形成源极/漏极离子注入区80，之后再进行第二N+型离子63角度注入，其注入方向偏离垂直衬底方向0度到7度之间，所使用的注入物种为浓度3E15-6E15cm-2，能量为30-80KeV的磷离子，以形成N型离子接触窗区的离子注入区64。
请参照图2F，应用第二次光掩模65遮住衬底51上欲形成N沟道MOS晶体管部分，进行P-型66角度离子注入，使用的注入物种浓度为1E13-3E13cm-2，能量为30-120KeV的二氧化硼(BF2)离子，以形成P型离子注入区88，之后进行第一P+型离子67角度离子注入，所使用的注入物种为浓度2E15-6E15cm-2，能量为30-60KeV的BF2离子，形成P型离子接触窗区的离子注入区68。
请参照图2G，在场氧化层与元件区域化学气相淀积法形成一没有掺杂离子的二氧化硅(NSG，Neutral Silicate Glass)绝缘层69，其上再以CVD法淀积一具有流整作用的硼磷硅酸盐玻璃层70，其中NSG层可以有效阻挡其BPSG层中的硼、磷离子扩散到衬底，以避免对CMOS电性能的影响。
请参照图2H，应用第三次光掩模，以传统光掩模蚀刻技术，制定出图2H的接触窗图案。
Claims (8)
1、一种互补型金属氧化物半导体场效应晶体管的制造方法，其在-P型衬底上，形成N沟道场效应晶体管和P沟道场效应晶体管，其步骤如下：
(a)提供一硅衬底，其上至少已形成P型势阱、N型势阱、数个栅极和栅极氧化层；
(b)以数个栅极为光掩模，对于硅衬底全面性进行N-离子注入，以形成第一N-型离子轻掺杂漏极注入区，第一N-型离子的注入方向与垂直所述硅衬底方向间的角度为20度至70度；
(c)形成侧壁隔离层；
(d)应用第一光掩模，遮住欲形成所述P沟道场效应晶体管的区域，进行第一N+型离子注入，以形成第一N+型离子注入区，第一N+型离子的注入方向与垂直所述硅衬底方向间的角度为20度至70度，不去除光掩模，然后再进行第二N+型离子注入，以形成第二N+型离子注入区，离子注入方向与垂直所述硅衬底方向间的角度为0度至7度；
(e)应用第二光掩模，遮住欲形成N沟道场效应晶体管区域，进行P-型离子注入，以形成P-型离子注入区，离子注入方向与垂直所述硅衬底方向间的角度为20度至70度之间，不去除光掩模，然后再进行第一P+型离子注入，以形成第一P+型离子注入区，第一P+型离子的注入方向与垂直所述硅衬底方向间的角度为0度至7度；
(f)在场氧化层和晶体管元件上，淀积绝缘层；
(g)应用第三光掩模，以传统光掩模蚀刻方法蚀刻掉场氧化层与栅极中间的绝缘层，露出部分第二N+型离子注入区及部分第一P+型离子注入区，形成接触窗。
2、根据权利要求1所述的制造方法，其特征在于，所述N-型离子的注入物种为磷，注入浓度为5E12-5E13cm-2间，注入能量为30KeV和80KeV间。
3、根据权利要求1所述的制造方法，其特征在于，所述第一N+型离子注入的物种为砷，其浓度为1E15-5E15cm-2，其注入能量为60KeV和90KeV间。
4、根据权利要求1所述的制造方法，其特征在于，所述侧壁隔离层宽度在0.2微米至0.4微米间。
5、根据权利要求1所述的制造方法，其特征在于，所述第二N+型离子的注入物种为磷，其浓度为3E15-6E15cm-2，其注入能量为30KeV和80KeV间。
6、根据权利要求1所述的制造方法，其特征在于，所述P-型离子注入的物种为BF2，其注入浓度为1E13-3E13cm-2，其注入能量为30KeV和120KeV间。
7、根据权利要求1所述的制造方法，其特征在于，所述第一P+型离子注入物种为BF2，注入浓度为2E15-6E15cm-2，注入能量为30KeV和60KeV间。
8、根据权利要求1所述的制造方法，其特征在于，在所述场氧化层和晶体元件上，淀积的绝缘层为一双层结构，其中上层为硼磷硅酸盐玻璃层材料，下层为未掺杂离子的二氧化硅绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96102424A CN1056471C (zh) | 1996-02-15 | 1996-02-15 | 互补型金属氧化物半导体场效应晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96102424A CN1056471C (zh) | 1996-02-15 | 1996-02-15 | 互补型金属氧化物半导体场效应晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1157485A CN1157485A (zh) | 1997-08-20 |
| CN1056471C true CN1056471C (zh) | 2000-09-13 |
Family
ID=5117549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96102424A Expired - Fee Related CN1056471C (zh) | 1996-02-15 | 1996-02-15 | 互补型金属氧化物半导体场效应晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1056471C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324388C (zh) * | 2003-03-14 | 2007-07-04 | 友达光电股份有限公司 | 低温多晶矽薄膜电晶体液晶显示器的制造方法 |
| CN100590850C (zh) * | 2007-09-26 | 2010-02-17 | 中国科学院微电子研究所 | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 |
| CN102024701B (zh) * | 2009-09-09 | 2012-02-08 | 中芯国际集成电路制造(上海)有限公司 | P沟道金属氧化物半导体晶体管源漏注入方法 |
| CN102104023B (zh) * | 2009-12-18 | 2013-09-11 | 上海华虹Nec电子有限公司 | Bcd工艺中的自对准高压cmos制造工艺方法 |
| CN103177941B (zh) * | 2011-12-20 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5411899A (en) * | 1993-10-13 | 1995-05-02 | At&T Corp. | Transistor fabrication of a twin tub using angled implant |
-
1996
- 1996-02-15 CN CN96102424A patent/CN1056471C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5411899A (en) * | 1993-10-13 | 1995-05-02 | At&T Corp. | Transistor fabrication of a twin tub using angled implant |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1157485A (zh) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100588786B1 (ko) | 반도체 소자 제조방법 | |
| KR100354438B1 (ko) | 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 | |
| KR20000069811A (ko) | 임계전압을 승압하는 웰 부스팅 | |
| US5536959A (en) | Self-aligned charge screen (SACS) field effect transistors and methods | |
| US5097301A (en) | Composite inverse T-gate metal oxide semiconductor device and method of fabrication | |
| JP2787908B2 (ja) | 半導体装置の製造方法 | |
| US20020019103A1 (en) | Tilt-angle ion implant to improve junction breakdown in flash memory application | |
| JPH10200110A (ja) | 半導体装置及びその製造方法 | |
| US20040041170A1 (en) | Low dose super deep source/drain implant | |
| KR100244967B1 (ko) | 듀얼 게이트(dual-gate)의 반도체 장치 제조방법 | |
| CN1056471C (zh) | 互补型金属氧化物半导体场效应晶体管的制造方法 | |
| US5399514A (en) | Method for manufacturing improved lightly doped diffusion (LDD) semiconductor device | |
| CN1056470C (zh) | 互补型金属氧化物半导体场效应晶体管的制造方法 | |
| KR100295914B1 (ko) | 모스트랜지스터제조방법및구조 | |
| KR20030053958A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100247810B1 (ko) | 모스 트랜지스터 제조방법 | |
| US5970347A (en) | High performance mosfet transistor fabrication technique | |
| CN1165076C (zh) | 以离子注入形成抗穿通区的晶体管及其制造方法 | |
| KR960000229B1 (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법 | |
| KR0147679B1 (ko) | 반도체소자 제조방법 | |
| KR100190045B1 (ko) | 반도체장치의 제조방법 및 그 구조 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| KR0167664B1 (ko) | 반도체소자 제조방법 | |
| KR100588787B1 (ko) | 반도체 소자 제조방법 | |
| KR100348302B1 (ko) | 반도체소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: MAODE TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: TAIWAN MAOXI ELECTRONICS CO., LTD. Effective date: 20041112 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20041112 Address after: Taiwan, China Patentee after: Maode Science and Technology Co., Ltd. Address before: Taiwan, China Patentee before: Maoxi Electronic Co., Ltd., Taiwan |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20000913 Termination date: 20100215 |