KR100588786B1 - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR100588786B1
KR100588786B1 KR1020030064912A KR20030064912A KR100588786B1 KR 100588786 B1 KR100588786 B1 KR 100588786B1 KR 1020030064912 A KR1020030064912 A KR 1020030064912A KR 20030064912 A KR20030064912 A KR 20030064912A KR 100588786 B1 KR100588786 B1 KR 100588786B1
Authority
KR
South Korea
Prior art keywords
ions
region
halo
substrate
conductivity type
Prior art date
Application number
KR1020030064912A
Other languages
English (en)
Other versions
KR20050028571A (ko
Inventor
김학동
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030064912A priority Critical patent/KR100588786B1/ko
Priority to US10/944,316 priority patent/US7217627B2/en
Publication of KR20050028571A publication Critical patent/KR20050028571A/ko
Application granted granted Critical
Publication of KR100588786B1 publication Critical patent/KR100588786B1/ko
Priority to US11/786,168 priority patent/US20070187757A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

본 발명은 반도체 소자의 할로 영역 형성에 있어서, 주입된 할로 이온이 트랜지스터의 채널 영역 및 소스/드레인 영역으로 확산되는 것을 방지함과 동시에 주입된 할로 이온으로 정의되는 할로 영역의 프로파일을 미세 조절할 수 있는 반도체 소자 제조방법에 관한 것으로서,
본 발명에 따른 반도체 소자 제조방법은 반도체 기판 상에 게이트 절연막 및 게이트 전극을 형성하는 단계;와, 상기 기판 상에 확산 방지용 이온을 주입하여 확산 방지용 이온 영역을 형성하는 단계;와, 상기 기판 전면 상에 제 1 도전형의 불순물 이온을 주입하여 상기 확산 방지용 이온 영역에 상응하는 부위의 반도체 기판 내에 할로 영역을 형성하는 단계;와, 상기 기판 상에 제 2 도전형의 불순물 이온을 주입하여 상기 게이트 전극 좌우의 반도체 기판 내에 저농도 이온 주입 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
할로 이온, 할로 영역, 엘디디

Description

반도체 소자 제조방법{Fabricating method of semiconductor device}
도 1a 내지 도 1e는 본 발명에 따른 반도체 소자 제조방법을 설명하기 위한 공정 단면도.
<도면의 주요 부분에 대한 설명>
101 : 반도체 기판 102 : 소자 분리막
103 : 게이트 절연막 104 : 게이트 전극
105 : 확산 방지용 이온 영역
본 발명은 반도체 소자 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 할로 영역 형성에 있어서, 주입된 할로 이온이 트랜지스터의 채널 영역 및 소스/드레인 영역으로 확산되는 것을 방지함과 동시에 주입된 할로 이온으로 정의되는 할로 영역의 프로파일을 미세 조절할 수 있는 반도체 소자 제조방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화가 진행됨에 따라 반도체소자의 사이즈가 축소되고 반도체소자의 채널 길이 또한 축소된다. 그러나, 반도체소자의 채널 길이가 축소되면서 반도체소자의 원하지 않는 전기적 특성, 예를 들어 숏채널 효과(Short Channel Effect) 등이 나타난다.
상기 숏 채널 효과를 해결하려면, 게이트전극 길이의 축소와 같은 수평 축소와 함께 게이트 절연막의 두께 및 소스/드레인의 접합 깊이와 같은 수직 축소도 함께 이루어지지 않으면 안된다. 또한, 상기 수평 축소와 수직 축소에 따라 인가 전원의 전압을 낮추고 반도체 기판의 도핑 농도를 높이며, 특히 채널 영역의 도핑 프로파일의 제어가 효율적으로 이루어져야 한다.
그러나, 반도체소자의 크기가 축소되고 있으나 전자 제품에서 요구하는 동작 전원이 아직 낮지 않기 때문에 예를 들어, NMOS 트랜지스터의 경우 소스에서 주입되는 전자가 드레인의 높은 전위 변동(Potential Gradient) 상태에서 심하게 가속됨으로써 핫 캐리어(hot carrier)가 발생하기 쉬운 취약한 구조가 된다. 이에, 상기 핫 캐리어에 취약한 NMOS 트랜지스터를 개선한 LDD(Lightly Doped Drain) 구조가 제안되었다.
상기 LDD 구조의 트랜지스터는 저농도(n-) 영역이 채널과 고농도(n+) 소스/드레인 사이에 위치하며 상기 저농도(n-) 영역이 상기 드레인 접합 주변에서 높은 드레인 전압을 완충시켜 급격한 전위 변동을 유발시키지 않음으로써 핫 캐리어의 발생을 억제시킨다. 고집적도의 반도체소자의 제조기술이 연구되면서 LDD 구조의 모스펫(MOSFET)을 제조하는 여러 가지 기술이 제안되었다. 이 중, 게이트전극의 측벽에 스페이서(spacer)를 형성하는 LDD 제조방법이 가장 전형적인 방법이며 현재까지 대부분의 양산 기술로 사용되고 있다.
그러나, 최근 반도체 소자가 고도로 집적화되면서 상기와 같은 LDD 형성만으로는 숏 채널 효과를 완벽하게 제어할 수 없게 되었고 이에 따라, 트랜지스터의 문턱 전압을 결정하는 채널 영역의 도핑 농도에는 영향을 주지 않으면서, 소스/드레인의 공핍 영역이 수평 방향으로 서로 근접하는 것을 억제하는 할로(HALO) 구조가 제시되었다.
할로 구조는 소스/드레인 주위에 반대 극성의 불순물 즉, 할로 이온을 주입하여 형성하는 것으로서, 전계 효과 트랜지스터의 소스/드레인 주변에 웰(Well) 농도보다 높은 불순물 농도를 지닌 확산 영역을 에워싸도록 함으로써 소스/드레인의 공핍 영역의 길이를 축소시킨다.
그러나, 종래의 할로 이온 주입법에 의해 제조된 모스 트랜지스터와 같은 반도체소자의 경우, 모스 트랜지스터의 소스/드레인 영역의 접합을 형성하기 위한 열처리 공정이 진행될 때 상기 소스/드레인 영역 내의 도핑된 불순물, 예를 들어 붕소(B) 또는 인(P)도 열처리로 인하여 상기 채널 영역으로 확산되기 쉽다. 이는 상기 채널 영역에 악영향을 미쳐 모스 트랜지스터의 전기적 특성을 저하시킨다. 즉, 모스 트랜지스터의 문턱전압(Threshold Voltage, VT)이 당초의 정해진 값과 다르게 변화하므로 모스 트랜지스터의 턴온(turn on) 및 턴오프 동작의 구분이 어려워져 모스 트랜지스터의 동작 불량이 다발하고 또한 누설 전류(leakage current)가 증가한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 주입된 할로 이온이 트랜지스터의 채널 영역 및 소스/드레인 영역으로 확산되는 것을 방지함과 동시에 주입된 할로 이온으로 정의되는 할로 영역의 프로파일을 미세 조절할 수 있는 반도체 소자 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 소자 제조방법은 반도체 기판 상에 게이트 절연막 및 게이트 전극을 형성하는 단계;와, 상기 기판 상에 확산 방지용 이온을 주입하여 확산 방지용 이온 영역을 형성하는 단계;와, 상기 기판 전면 상에 제 1 도전형의 불순물 이온을 주입하여 상기 확산 방지용 이온 영역에 상응하는 부위의 반도체 기판 내에 할로 영역을 형성하는 단계;와, 상기 기판 상에 제 2 도전형의 불순물 이온을 주입하여 상기 게이트 전극 좌우의 반도체 기판 내에 저농도 이온 주입 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 제 1 도전형의 불순물 이온은 p형 불순물 이온이고, 제 2 도전형의 불순물 이온은 n형 불순물 이온일 수 있다.
바람직하게는, 상기 확산 방지용 이온은 상기 반도체 기판 내에 주입되어 기판의 원자 격자 사이의 침입형 사이트(Interstitial site)에 위치할 수 있다.
바람직하게는, 상기 확산 방지용 이온은 상기 반도체 기판의 원자 크기보다는 크고 상기 제 1 도전형의 불순물 이온의 크기에 상응할 수 있다.
바람직하게는, 상기 확산 방지용 이온은 탄소 이온일 수 있다.
바람직하게는, 상기 제 1 도전형의 불순물 이온은 붕소(B) 이온일 수 있다.
바람직하게는, 상기 확산 방지용 이온은 10∼50KeV의 에너지로 1E13∼1E15 ions/cm2 의 농도로 기판 전면 상에 주입할 수 있다.
바람직하게는, 상기 제 1 도전형의 불순물 이온은 10∼50KeV의 에너지로 5E13∼5E14 ions/cm2 의 농도로 기판 전면 상에 주입할 수 있다.
바람직하게는, 상기 기판의 열처리 공정은 불활성 가스 분위기 하에서 900∼1050℃의 온도와 10∼20초의 공정 시간을 적용하여 수행될 수 있다.
바람직하게는, 상기 확산 방지용 이온 영역을 형성하는 단계는, 상기 확산 방지용 이온을 상기 반도체 기판의 수직축에 대하여 하향 경사진 5∼30°의 각도로 주입할 수 있다.
바람직하게는, 상기 할로 영역을 형성하는 단계는, 상기 제 1 도전형 불순물 이온을 상기 반도체 기판의 수직축에 대하여 하향 경사진 5∼30°의 각도로 주입할 수 있다.
본 발명의 특징에 따르면, 할로 이온 주입에 의한 할로 영역을 정의함에 있어서, 상기 할로 이온의 주입 전에 확산 방지용 이온을 상기 할로 영역 내에 미리 주입시켜 실리콘 격자 내의 침입형 사이트(Interstitial site)에 위치시킴으로써 후속으로 주입되는 할로 이온의 채널 영역 및 소스/드레인 영역으로의 확산을 제한함으로써 반도체 소자의 전기적 특성을 담보할 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 반도체 소자 제조방법을 상세히 설명하기로 한다. 도 1a 내지 1h는 본 발명의 반도체 소자 제조방법을 설명하기 위한 공정 단면도이다.
먼저, 도 1a에 도시한 바와 같이 단결정 실리콘 등의 재질로 이루어지는 반도체 기판(101)에 대해 액티브 영역을 정의하기 위해 아이솔레이션 공정, 예를 들어 STI(Shallow Trench Isolation, STI) 공정을 이용하여 상기 반도체 기판(101)의 필드 영역에 소자분리막(102)을 형성한다. 여기서, 상기 반도체 기판(101)으로는 제 1 도전형 단결정 실리콘 기판(101)이 사용될 수 있고, 제 1 도전형은 n형 또는 p형이 될 수 있다. 본 발명은 설명의 편의상 제 1 도전형이 p형인 경우를 기준으로 설명하기로 한다.
상기 소자분리막(102)의 형성이 완료되고 나면, 상기 반도체 기판(101)의 액티브 영역 상에 게이트 절연막(103)을 열산화 공정으로 성장시킨다. 이후, 도면에 도시되지 않았지만 채널 영역의 문턱 전압을 원하는 값으로 조정하기 위해 예를 들 어, BF2 이온을 반도체 기판(101)의 표면 근처에 이온 주입한다.
이어서, 상기 게이트 절연막(103) 상에 게이트 전극(104)을 위한 도전층을 적층한다. 상기 도전층으로는 고농도의 다결정실리콘층만으로 구성되거나 그 위의 실리사이드층과 함께 구성될 수 있다.
도 1b를 참조하면, 상기 게이트 전극(104)을 위한 도전층이 적층되고 나면, 통상의 포토리소그래피 공정을 이용하여 상기 게이트 전극(104)이 형성될 영역의 상기 도전층 상에 게이트 전극(104)의 패턴에 해당하는 식각 마스크용 감광막(도시하지 않음)의 패턴을 형성한다. 이후, 상기 감광막의 패턴 아래의 상기 도전층 및 그 아래의 게이트 절연막(103)을 남기고 나머지 영역의 상기 도전층 및 게이트 절연막(103)을 그 아래의 반도체 기판(101)의 액티브 영역이 노출될 때까지 식각한다. 이에 따라, 게이트 전극(104) 및 게이트 절연막(103)의 패턴이 상기 액티브 영역의 일부분 상에 형성된다.
이와 같은 상태에서, 할로 이온 주입 공정을 실시하는데 상기 할로 이온 주입 공정을 실시하기 전에 도 1c에 도시한 바와 같이 확산 방지용 이온 주입 공정을 먼저 실시한다.
즉, 확산 방지용 이온 예를 들어, 탄소(C) 이온을 기판(101) 전면을 대상으로 10∼50KeV의 에너지와 1E13∼1E15 ions/cm2 의 농도로 주입하여 상기 할로 영역과 상응하는 영역 내에 확산 방지용 이온이 주입되도록 하여 확산 방지용 이온 주입 영역(105)을 형성한다. 상기 할로 영역 내에 주입된 확산 방지용 이온은 다음과 같은 역할을 수행한다.
주입된 확산 방지용 이온 예를 들어, 탄소(C) 이온은 반도체 기판(101)의 실리콘 격자 내의 침입형 사이트(Interstitial site)에 위치하여 고정된다. 상기 확산 방지용 이온이 실리콘 격자 내의 침입형 사이트에 고정됨에 따라 후속으로 주입되는 할로 이온 즉, 제 1 도전형의 불순물 예를 들어, 붕소(B) 이온 또는 수소(H) 이온의 확산이 방지되는 효과를 얻을 수 있다. 상기 실리콘 격자 내의 침입형 사이트는 실리콘 원자들 사이에 실리콘 원자보다 크기가 작은 공간으로서 실리콘 원자보다 작은 원자들이 실리콘 격자 내에 주입되면 상기 침입형 사이트를 따라 확산되는 특성이 있다. 따라서, 상기 붕소 원자와 비슷한 크기를 갖는 확산 방지용 이온 예를 들어, 탄소 이온을 미리 실리콘 격자 내에 주입하여 실리콘 격자 내의 침입형 사이트에 고정 상태에서 붕소 이온을 주입하게 되면 붕소 이온이 확산되는 경로의 확보 즉, 침입형 사이트의 확보가 제한받게 되어 할로 영역 내의 붕소 이온이 채널 영역 또는 소스/드레인 영역으로 확산되는 것을 방지할 수 있게 된다.
상기 확산 방지용 이온 주입 공정이 완료되면 도 1d에 도시한 바와 같이, 상기 할로 이온 주입 공정을 실시한다. 상기 확산 방지용 이온 주입 공정과 마찬가지로 상기 이온 주입 마스크 패턴에 의해 할로 영역의 반도체 기판(101)이 노출된 상태에서, 할로 이온 즉, 제 1 도전형의 p형 불순물 예를 들어, 붕소 이온을 기판(101) 전면에 10∼50KeV의 에너지와 5E13∼5E14 ions/cm2 의 농도로 주입하여 상기 할로 영역(106)을 형성한다. 이 때, 상기 할로 이온의 주입은 소정의 경사진 각도 예를 들어, 반도체 기판(101)의 표면의 수직축에 대하여 하향 경사진 5∼30°의 경사각의 조건에서 수행된다.
이와 같이 할로 이온 주입 전에 확산 방지용 이온이 주입됨에 따라 할로 이온의 이동성을 제약시켜 할로 영역의 미세 프로파일 구현에 일정 역할을 담당한다.
상기의 확산 방지용 이온 주입 공정 및 할로 이온 주입 공정이 완료된 상태에서, 도 1e에 도시한 바와 같이 기판(101) 전면에 제 2 도전형인 n형의 불순물 이온을 저농도(n-)로 이온 주입시켜 상기 게이트 전극(104) 좌우 영역의 반도체 기판(101) 벌크에 저농도 이온 주입 영역(107)을 형성시킨다. 상기 저농도 이온 주입 영역(107)은 후속의 기판(101) 열처리 공정에 의해 활성화되어 엘디디(LDD, Lightly Doped Drain) 영역으로 전환된다. 여기서, 상기 제 2 도전형의 불순물 이온으로는 아세닉(As) 이온 또는 인(P) 이온이 사용될 수 있으며, 상기 아세닉 이온이 사용될 경우에는 10∼30KeV의 에너지와 1E14∼1E15 ions/cm2 의 농도로 기판 내에 주입되며, 상기 인(P) 이온이 제 2 도전형 불순물 이온으로 사용되는 경우에는 5∼25KeV의 에너지와 1E14∼1E15ions/cm2 의 저농도로 기판에 주입된다.
이어, 상기 기판에 대하여 열처리 공정을 진행한다. 상기 열처리 공정은 상기 확산 방지용 이온 주입 영역과 할로 영역의 활성화 및 상기 저농도 이온 주입 영역의 활성화를 통한 LDD 구조의 형성이 목적으로서, 구체적으로 급속 열처리 공정을 적용하여 질소와 같은 불활성 가스 분위기 하에서 900∼1050℃의 온도와 10∼20초의 공정 시간으로 진행한다.
이상의 제조 과정을 통해 본 발명의 반도체 소자 제조방법은 완료된다. 이후, 도면에 도시하지 않았지만 소스/드레인 형성, 실리사이드 형성 등의 후속 반도체 소자 단위 공정을 적용하여 트랜지스터의 완성 등을 기할 수 있음은 물론이다.
따라서, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형 실시가 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
본 발명에 따른 반도체 소자 제조방법은 다음과 같은 효과가 있다.
할로 이온 주입에 의한 할로 영역을 정의함에 있어서, 상기 할로 이온의 주입 전에 확산 방지용 이온을 상기 할로 영역 내에 미리 주입시켜 실리콘 격자 내의 침입형 사이트(Interstitial site)에 위치시킴으로써 후속으로 주입되는 할로 이온의 채널 영역 및 소스/드레인 영역으로의 확산을 제한함으로써 반도체 소자의 전기적 특성을 담보할 수 있게 된다.

Claims (11)

  1. 반도체 기판 상에 게이트 절연막 및 게이트 전극을 형성하는 단계;
    상기 반도체 기판의 원자 크기 보다 큰 확산 방지용 이온을 10∼50KeV의 에너지를 갖으면서, 1E13∼1E15 ions/cm2 의 농도로 상기 반도체 기판의 수직축에 대하여 하향 경사진 5∼30°의 각도로 주입하여 확산 방지용 이온 영역을 반도체 기판 내의 침입형 사이트에 형성하는 단계;
    상기 기판 전면에 상기 확산 방지용 이온의 크기에 상응하는 제 1 도전형의 불순물 이온을 10∼50KeV의 에너지로 5E13∼5E14 ions/cm2 의 농도로 주입하여 상기 확산 방지용 이온 영역에 상응하는 부위의 반도체 기판 내에 상기 반도체 기판의 수직축에 대하여 하향 경사진 5∼30°의 각도로 주입하여 할로 영역을 형성하는 단계;
    상기 기판 상에 제 2 도전형의 불순물 이온을 주입하여 상기 게이트 전극 좌우의 반도체 기판 내에 저농도 이온 주입 영역을 형성하는 단계 및
    불활성 가스 분위기 하에서 900∼1050℃의 온도와 10∼20초 동안 급속 열처리 하는 단계
    를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 도전형의 불순물 이온은 p형 불순물 이온이고, 제 2 도전형의 불순물 이온은 n형 불순물 이온인 것을 특징으로 하는 반도체 소자 제조방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 확산 방지용 이온은 탄소 이온인 것을 특징으로 하는 반도체 소자 제조방법.
  6. 제 1 항에 있어서, 상기 제 1 도전형의 불순물 이온은 붕소(B) 이온인 것을 특징으로 하는 반도체 소자 제조방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020030064912A 2003-09-18 2003-09-18 반도체 소자 제조방법 KR100588786B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030064912A KR100588786B1 (ko) 2003-09-18 2003-09-18 반도체 소자 제조방법
US10/944,316 US7217627B2 (en) 2003-09-18 2004-09-17 Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same
US11/786,168 US20070187757A1 (en) 2003-09-18 2007-04-10 Semiconductor devices and methods of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030064912A KR100588786B1 (ko) 2003-09-18 2003-09-18 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20050028571A KR20050028571A (ko) 2005-03-23
KR100588786B1 true KR100588786B1 (ko) 2006-06-12

Family

ID=34420523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064912A KR100588786B1 (ko) 2003-09-18 2003-09-18 반도체 소자 제조방법

Country Status (2)

Country Link
US (2) US7217627B2 (ko)
KR (1) KR100588786B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160140154A (ko) 2015-05-29 2016-12-07 부산대학교 산학협력단 메탈에어 배터리 및 이를 위한 전극 구조체

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250647B2 (en) * 2003-07-03 2007-07-31 Micron Technology, Inc. Asymmetrical transistor for imager device
US20070298557A1 (en) * 2006-06-22 2007-12-27 Chun-Feng Nieh Junction leakage reduction in SiGe process by tilt implantation
KR101416316B1 (ko) 2007-12-12 2014-07-08 삼성전자주식회사 국부적인 할로 이온 영역을 포함하는 전계 효과트랜지스터, 이를 포함하는 반도체 메모리, 메모리 카드 및시스템
US8440514B2 (en) 2008-04-11 2013-05-14 United Microelectronics Corp. Semiconductor device and method for manufacturing the same
DE102008035806B4 (de) * 2008-07-31 2010-06-10 Advanced Micro Devices, Inc., Sunnyvale Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor
JP5652939B2 (ja) * 2010-07-07 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8466502B2 (en) 2011-03-24 2013-06-18 United Microelectronics Corp. Metal-gate CMOS device
US8445363B2 (en) 2011-04-21 2013-05-21 United Microelectronics Corp. Method of fabricating an epitaxial layer
US8324059B2 (en) 2011-04-25 2012-12-04 United Microelectronics Corp. Method of fabricating a semiconductor structure
US8426284B2 (en) 2011-05-11 2013-04-23 United Microelectronics Corp. Manufacturing method for semiconductor structure
US8481391B2 (en) 2011-05-18 2013-07-09 United Microelectronics Corp. Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure
US8431460B2 (en) 2011-05-27 2013-04-30 United Microelectronics Corp. Method for fabricating semiconductor device
US8716750B2 (en) 2011-07-25 2014-05-06 United Microelectronics Corp. Semiconductor device having epitaxial structures
US8575043B2 (en) 2011-07-26 2013-11-05 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8647941B2 (en) 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
US8674433B2 (en) 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US8476169B2 (en) 2011-10-17 2013-07-02 United Microelectronics Corp. Method of making strained silicon channel semiconductor structure
US8691659B2 (en) 2011-10-26 2014-04-08 United Microelectronics Corp. Method for forming void-free dielectric layer
US8754448B2 (en) 2011-11-01 2014-06-17 United Microelectronics Corp. Semiconductor device having epitaxial layer
US8647953B2 (en) 2011-11-17 2014-02-11 United Microelectronics Corp. Method for fabricating first and second epitaxial cap layers
KR20130055982A (ko) * 2011-11-21 2013-05-29 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
US8709930B2 (en) 2011-11-25 2014-04-29 United Microelectronics Corp. Semiconductor process
US9136348B2 (en) 2012-03-12 2015-09-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US9202914B2 (en) 2012-03-14 2015-12-01 United Microelectronics Corporation Semiconductor device and method for fabricating the same
US8664069B2 (en) 2012-04-05 2014-03-04 United Microelectronics Corp. Semiconductor structure and process thereof
KR20130118103A (ko) 2012-04-19 2013-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8866230B2 (en) 2012-04-26 2014-10-21 United Microelectronics Corp. Semiconductor devices
US8835243B2 (en) 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process
US8951876B2 (en) 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8796695B2 (en) 2012-06-22 2014-08-05 United Microelectronics Corp. Multi-gate field-effect transistor and process thereof
US8710632B2 (en) 2012-09-07 2014-04-29 United Microelectronics Corp. Compound semiconductor epitaxial structure and method for fabricating the same
US9117925B2 (en) 2013-01-31 2015-08-25 United Microelectronics Corp. Epitaxial process
US8753902B1 (en) 2013-03-13 2014-06-17 United Microelectronics Corp. Method of controlling etching process for forming epitaxial structure
US9034705B2 (en) 2013-03-26 2015-05-19 United Microelectronics Corp. Method of forming semiconductor device
US9064893B2 (en) 2013-05-13 2015-06-23 United Microelectronics Corp. Gradient dopant of strained substrate manufacturing method of semiconductor device
US9076652B2 (en) 2013-05-27 2015-07-07 United Microelectronics Corp. Semiconductor process for modifying shape of recess
US8853060B1 (en) 2013-05-27 2014-10-07 United Microelectronics Corp. Epitaxial process
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
US8981487B2 (en) 2013-07-31 2015-03-17 United Microelectronics Corp. Fin-shaped field-effect transistor (FinFET)
CN103943470A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 半导体器件的制作方法
CN113380870B (zh) * 2020-02-25 2022-11-25 长鑫存储技术有限公司 半导体器件制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353245B1 (en) * 1998-04-09 2002-03-05 Texas Instruments Incorporated Body-tied-to-source partially depleted SOI MOSFET
KR100336040B1 (ko) * 1999-04-23 2002-05-08 윤종용 할로 구조를 지닌 전계 효과 트랜지스터 및 제조 방법
US6437406B1 (en) * 2000-10-19 2002-08-20 International Business Machines Corporation Super-halo formation in FETs
US6518136B2 (en) * 2000-12-14 2003-02-11 International Business Machines Corporation Sacrificial polysilicon sidewall process and rapid thermal spike annealing for advance CMOS fabrication
US6724798B2 (en) * 2001-12-31 2004-04-20 Honeywell International Inc. Optoelectronic devices and method of production
JP4236992B2 (ja) * 2002-06-24 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160140154A (ko) 2015-05-29 2016-12-07 부산대학교 산학협력단 메탈에어 배터리 및 이를 위한 전극 구조체

Also Published As

Publication number Publication date
US20050077573A1 (en) 2005-04-14
KR20050028571A (ko) 2005-03-23
US20070187757A1 (en) 2007-08-16
US7217627B2 (en) 2007-05-15

Similar Documents

Publication Publication Date Title
KR100588786B1 (ko) 반도체 소자 제조방법
KR100226758B1 (ko) 씨모스펫 제조방법
KR100574172B1 (ko) 반도체 소자의 제조방법
KR100580796B1 (ko) 반도체 소자의 제조 방법
KR100540341B1 (ko) 반도체 소자 제조방법
KR100588787B1 (ko) 반도체 소자 제조방법
KR100531120B1 (ko) 반도체 소자 제조방법
KR100531105B1 (ko) 반도체 소자 제조방법
KR100588784B1 (ko) 반도체 소자 제조방법
KR100546812B1 (ko) 반도체 소자 제조방법
KR100561977B1 (ko) 반도체 소자 제조 방법
KR20090011493A (ko) 반도체 소자 제조 방법
KR100272507B1 (ko) 반도체소자의제조방법
KR100661215B1 (ko) 반도체 소자 제조방법
KR100598303B1 (ko) 반도체 소자의 제조 방법
KR100598284B1 (ko) 반도체 소자 제조방법
KR100588783B1 (ko) 반도체 소자 제조 방법
KR20030001942A (ko) 반도체소자 및 그 제조방법
KR100572212B1 (ko) 반도체 소자 제조 방법
KR100588785B1 (ko) 반도체 소자 제조 방법
KR100600253B1 (ko) 반도체 소자 제조 방법
KR20020017809A (ko) 반도체소자의 제조 방법
KR20040050117A (ko) 반도체 소자의 제조 방법
KR20050064009A (ko) 반도체 소자 제조방법
KR20050028591A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180511

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 14