KR100598303B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100598303B1 KR100598303B1 KR1020030089407A KR20030089407A KR100598303B1 KR 100598303 B1 KR100598303 B1 KR 100598303B1 KR 1020030089407 A KR1020030089407 A KR 1020030089407A KR 20030089407 A KR20030089407 A KR 20030089407A KR 100598303 B1 KR100598303 B1 KR 100598303B1
- Authority
- KR
- South Korea
- Prior art keywords
- ions
- ion
- heat treatment
- junction
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims abstract description 57
- -1 halo ions Chemical class 0.000 claims abstract description 50
- 238000005468 ion implantation Methods 0.000 claims abstract description 35
- 238000010438 heat treatment Methods 0.000 claims abstract description 34
- 229910052796 boron Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 230000003213 activating effect Effects 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 10
- 238000005304 joining Methods 0.000 claims 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 20
- 230000000694 effects Effects 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000002955 isolation Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 125000001475 halogen functional group Chemical group 0.000 description 5
- 229910001423 beryllium ion Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명에 의한 반도체 소자의 제조 방법은 반도체 기판의 액티브 영역 상에 게이트 전극을 형성시키고, 상기 액티브 영역에 N형 불순물로서 As 이온과 같은 할로 이온을 이온주입시키고, 상기 할로 이온을 급속 열처리 공정에 의해 활성화시킨다. 이후, 상기 액티브 영역에 보론 이온과 같은 P형 엘디디 형성 이온을 이온주입하고, 상기 게이트 전극의 측벽에 스페이서를 형성하고, 상기 게이트 전극과 스페이서를 가운데 두고 상기 액티브 영역에 보론 이온과 같은 P형 소스/드레인 영역 형성 이온을 이온주입하고, 급속 열처리 공정을 이용하여 P형 엘디디 영역의 접합과 P형 소스/드레인 영역의 접합을 형성한다.
따라서, 본 발명은 상기 할로 이온의 이온주입에 의한 손상을 급속 열처리 공정에 의해 감소시킨 다음에 상기 P형 엘디디 형성 이온을 이온주입시킴으로써 PMOS 트랜지스터의 보론 접합의 깊이를 얕게 형성할 수 있으므로 PMOS 트랜지스터의 문턱 전압을 안정적으로 유지할 수가 있다.
PMOS 트랜지스터, 접합, 문턱전압, 할로 이온, 보론 이온
Description
도 1은 종래 기술에 의한 반도체 소자를 나타낸 단면 구조도.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 단면 공정도.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 피모스(PMOS) 트랜지스터의 접합 깊이를 얕게 형성함으로써 문턱 전압(threshold voltage: VT)을 안정적으로 유지하도록 한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화가 진행됨에 따라 반도체 소자의 미세화가 진행되면, 예를 들어 모스 트랜지스터의 게이트 전극, 소스/드레인 등의 사이즈가 축소되므로 상기 모스 트랜지스터의 채널 길이가 축소된다. 상기 모스 트랜지스터의 채널 길이가 임의의 사이즈 이하로 축소되면, 상기 모스 트랜지스터의 바람직 하지 못한 현상, 예를 들어 숏채널 효과(Short Channel Effect: SCE)와 역 숏채널 효과(Reverse Short Channel Effect: RSCE)가 크게 발생하므로 상기 모스 트랜지스터의 문턱전압의 조절이 매우 어려워진다.
상기 숏채널 효과와 역 숏채널 효과를 억제하기 위해서는 상기 모스 트랜지스터의 게이트 전극 길이의 축소와 같은 수평 축소와 함께 상기 모스 트랜지스터의 게이트 절연막 두께 및 소스/드레인 접합(junction) 깊이의 축소와 같은 수직 축소도 함께 이루어지지 않으면 안된다. 또한, 상기 수평 축소와 수직 축소에 따라 구동 전원의 전압을 낮추고 반도체 기판의 도핑 농도를 높이며, 특히 채널 영역의 도핑 프로파일의 제어가 효율적으로 이루어져야 한다.
그렇지만, 상기 반도체 소자의 사이즈가 급격히 축소되고 있으나 상기 반도체 소자를 적용한 전자 제품 등에서 요구되는 구동 전압이 여전히 높기 때문에 예를 들어, 일반적인 NMOS 트랜지스터의 경우, 소스에서 주입된 전자가 드레인의 큰 전위 변동(potential gradient) 상태로 인하여 상기 드레인으로 심하게 가속됨으로써 상기 드레인 근처에서 핫 캐리어(hot carrier)가 발생하기 쉬운 취약한 구조를 갖고 있다. 이와 같은 핫 캐리어에 취약한 일반적인 모스 트랜지스터의 구조를 개선하기 위해 엘디디(LDD: lightly doped drain) 구조의 트랜지스터가 도입되었다.
이러한 LDD 구조의 NMOS 트랜지스터에서는 채널과 소스/드레인 사이에 위치한 저농도(n-) 영역의 LDD 영역이 상기 드레인 접합 근처의 높은 드레인-게이트 전압을 완화시킴으로써 심한 전위 변동을 감소시키고 나아가 핫 캐리어의 발생을 억제시킬 수 있다. 상기 LDD 구조의 트랜지스터를 제조하는 여러 가지 기술이 제안되 어 왔는데, 이들 기술 중에서 게이트 전극의 양 측벽에 절연막의 스페이서(spacer)를 형성하는 방법이 상기 LDD 구조의 트랜지스터를 제조하는 가장 전형적인 방법이며 현재까지 대부분의 양산 기술로서 사용되고 있다.
최근에 들어, 반도체 소자의 고집적화가 진행됨에 따라 숏채널 효과(SCE)와 역 숏채녈 효과(RSCE)를 효과적으로 억제하기 위해 접합 깊이를 아주 얕게 형성시키는 샐로우 정션(shallow junction) 기술이 필수적으로 도입되고 있다. 즉, 보론(B+) 이온이나 BF2+ 이온을 저 이온주입 에너지로 이온주입하는 이온주입 공정에 의해 상기 샐로우 정션을 형성하여 왔다. 그럼에도 불구하고, 반도체 소자의 초고집적화가 더욱 진행됨에 따라 상기 LDD 영역의 접합에 대한 원하는 프로파일을 얻기가 점차 어렵게 되었다. 그러므로, 상기 모스 트랜지스터의 문턱전압을 결정하는 채널 영역의 도핑 농도에는 영향을 주지 않으면서 소스/드레인의 공핍 영역이 수평 방향으로 서로 근접하는 것을 억제하는 할로(Halo) 구조를 추가로 도입하게 되었다.
상기 할로 구조는 상기 모스 트랜지스터의 게이트 전극에 이웃한 소스/드레인의 접합 근처 영역에 상기 소스/드레인의 불순물에 반대되는 타입의 불순물 즉, 할로 이온을 주입시킴으로써 형성될 수 있다. 이는 상기 모스 트랜지스터의 소스/드레인의 접합 근처에 웰(well)의 도핑 농도보다 높은 불순물 농도를 지닌 확산 영역을 형성시킴으로써 상기 소스/드레인 영역의 공핍(depletion) 영역을 축소시키기 위함이다.
이러한 할로 구조를 갖는 종래의 PMOS 트랜지스터에서는 도 1에 도시된 바와 같이, 반도체 기판(10)의 액티브 영역이 상기 반도체 기판(10)의 필드 영역의 소자 분리막(11)에 의해 정의되고, 상기 반도체 기판(10)의 액티브 영역 상에 게이트 절연막(13)을 개재하며 게이트 전극(20)이 형성되고, 상기 게이트 전극(20)을 가운데 두고 상기 반도체 기판(10)의 액티브 영역 내에 P-형 LDD 영역(30)이 형성되고, 상기 LDD 영역(30)의 접합 아래의 반도체 기판(10)에 할로 영역(H)(40)이 형성되고, 상기 게이트 전극(20)의 양 측벽에 절연막의 스페이서(50)가 형성되고, 상기 게이트 전극(20)과 스페이서(50)를 가운데 두고 P+형 소스/드레인 영역(60)이 상기 반도체 기판(10) 내에 형성된다.
그런데, 종래의 PMOS 트랜지스터의 제조 방법은 상기 LDD 영역(30)을 형성하기 위한 보론(B) 이온 또는 BF 이온의 이온주입과, 상기 할로 영역(H)을 형성하기 위한 할로 이온(As)의 이온주입을 진행 완료한 후 급속 열처리 공정에 의해 상기 LDD 영역(30)의 보론 이온을 활성화시킨다.
그러나, 상기 할로 이온(As)의 이온주입에 의해 발생된 손상, 예를 들어 침입형 사이트(interstitial site)와 같은 결함을 감소시키지 않은 상태에서 상기 급속 열처리 공정을 진행하므로 상기 LDD 영역(30)의 보론 이온의 확산을 촉진시킴으로써 상기 보론 이온의 접합 깊이를 깊게 만들어버린다. 따라서, 상기 PMOS 트랜지스터의 문턱전압(VT)을 당초의 정해진 값으로 안정적으로 유지하기 어려우므로 상기 PMOS 트랜지스터의 전기적 특성이 저하된다.
따라서, 본 발명의 목적은 보론 이온의 접합 깊이가 할로 이온에 의해 깊어지는 것을 억제함으로써 PMOS 트랜지스터의 문턱전압을 안정화시키는데 있다.
본 발명의 다른 목적은 PMOS 트랜지스터의 문턱전압을 안정화시킴으로써 전기적 특성을 향상시키는데 있다.
본 발명의 또 다른 목적은 누설전류의 증가를 억제시킴으로써 전기적 특성을 향상시키는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자 제조 방법은
제 1 도전형 반도체 기판의 액티브 영역 상에 게이트 전극을 형성시키는 단계; 상기 액티브 영역에 제 1 도전형 할로 이온을 소정의 경사 각도로 이온주입하는 단계; 상기 할로 이온을 열처리 공정에 의해 활성화시킴으로써 상기 할로 이온의 이온주입에 의한 상기 반도체 기판의 손상을 감소시키는 단계; 상기 액티브 영역에 제 1 도전형에 반대되는 제 2 도전형 엘디디 형성 이온을 이온주입시키는 단계; 상기 게이트 전극의 측벽에 스페이서를 형성시키는 단계; 상기 액티브 영역에 제 2 도전형 소스/드레인 형성 이온을 이온주입하는 단계; 및 열처리 공정을 이용하여 상기 소스/드레인 형성 이온을 활성화시킴으로써 소스/드레인 영역의 접합을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 엘디디 형성 이온을 이온주입시키는 단계와 상기 스페이서를 형성시키는 단계 사이에 열처리 공정을 이용하여 상기 엘디디 형성 이온을 활성화시킴으로써 엘디디 영역의 접합을 형성하는 단계를 포함할 수 있다.
바람직하게는, 상기 할로 이온으로서 As 이온을 이온주입할 수 있다. 또한, 상기 할로 이온을 10~40도의 경사 각도와, 30~80 KeV의 이온주입 에너지와, 3E13~1E14 ions/cm2의 이온주입 농도로 이온주입하는 것이 바람직하다.
바람직하게는, 상기 할로 이온을 고온 급속 열처리공정에 의해 활성화시킬 수가 있다. 또한, 상기 고온 급속 열처리 공정을 800~1050℃의 온도와 질소(N2)가스의 분위기에서 5~30초의 시간 동안 진행하는 것이 바람직하다.
바람직하게는, 상기 소스/드레인 영역의 접합을 800~1050℃의 온도와 질소(N2) 가스의 분위기에서 5~30초의 시간동안 상기 열처리 공정을 진행함으로써 형성함과 아울러 상기 엘디디 형성 이온을 활성화시킴으로써 엘디디 영역의 접합을 형성할 수 있다.
바람직하게는, 상기 엘디디 영역의 접합을 저온 급속 열처리 공정에 의해 형성할 수 있다. 또한, 상기 급속 열처리 공정을 600~800℃의 온도와 질소(N2) 가스의 분위기에서 30~60초의 시간동안 진행하는 것이 가능하다.
바람직하게는, 상기 소스/드레인 영역의 접합을 800~1050℃의 온도와 질소(N2)가스의 분위기에서 5~30초의 시간 동안 진행할 수 있다.
바람직하게는, 상기 엘디디 형성 이온과 상기 소스/드레인 형성 이온으로서 피(P)형의 보론 이온을 이온주입할 수 있다.
따라서, 본 발명은 상기 할로 이온의 이온주입에 의한 보론 이온의 확산 촉진을 억제함으로써 보론 이온의 접합을 얕게 형성할 수 있고 나아가 PMOS 트랜지스터의 문턱전압을 안정화시킬 수가 있다.
이하, 본 발명에 의한 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 구성 및 동일한 작용의 부분에는 동일한 부호를 부여한다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 단면 공정도이다.
도 2a를 참조하면, 먼저, 반도체 기판(10), 예를 들어 단결정 실리콘 기판의 액티브 영역간의 전기적 절연(isolation)을 위해 아이솔레이션 공정, 예를 들어 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation: STI) 공정 등을 이용하여 상기 반도체 기판(10)의 필드 영역에 산화막과 같은 절연막의 소자 분리막(11)을 형성한다. 여기서, 상기 반도체 기판(10)의 단결정 실리콘 기판으로는 제 1 도전형 단결정 실리콘기판이 사용될 수 있고, 제 1 도전형으로는 n형 또는 p형이 사용될 수 있다. 본 발명은 설명의 편의상 제 1 도전형이 n형이고 제 2 도전형이 p형인 경우를 기준으로 설명하기로 한다.
여기서, 도면에서 도시하지 않았으나, 상기 소자 분리막(11)의 형성 후에 문턱전압(VT)의 조절을 위한 이온주입, 펀치 스루(punch through)를 방지하기 위한 이온주입, 채널 스토퍼(channel stopper) 형성을 위한 이온주입, 웰(well) 형성을 위한 이온주입을 추가로 진행할 수 있다. 이때, 상기 반도체 기판(10)에 보론(B) 이온과 같은 p형 불순물을 주로 이온주입하며, 이에 대한 설명을 설명의 편의상 설명의 간단함을 위해 생략하기로 한다.
상기 소자 분리막(11)의 형성이 완료되고 나면, 상기 반도체 기판(10)의 액티브 영역 상에 게이트 절연막(13), 예를 들어 게이트 산화막을 열산화(thermal oxidation) 공정에 의해 20~100Å의 두께로 성장시킨다. 이어서, 상기 게이트 절연막(13) 상에 화학 기상 증착 공정, 예를 들어 저압 화학 기상 증착 공정에 의해 게이트 전극(20)을 위한 도전층, 예를 들어 다결정 실리콘층을 1500~3000Å의 두께로 증착시킨다.
여기서, 상기 게이트 전극(20)을 위한 도전층을 다결정 실리콘층의 단일층으로 구성하는 대신에 상기 다결정 실리콘층과, 후속 공정에 의해 상기 다결정 실리콘층 상의 실리사이드층의 복수층으로 구성하는 것도 가능하다. 상기 다결정 실리콘층은 상기 게이트 전극(20)으로서의 역할을 수행하기 위해 고농도로 도핑되는데, 이를 위해 상기 다결정 실리콘층을 적층한 후 고농도의 불순물로 이온주입시키는 것이 일반적이다.
상기 게이트 전극(20)을 위한 다결정 실리콘층이 적층되고 나면, 통상의 사진식각 공정을 이용하여 상기 다결정 실리콘층의 게이트 전극 형성 영역 상에 상기 게이트 전극(20)의 패턴에 해당하는 식각 마스크(미도시), 예를 들어 감광막의 패턴을 형성한다. 이후, 상기 감광막의 패턴 아래의 상기 다결정 실리콘층 및 게이트 절연막(13)을 남기고 나머지 영역의 상기 다결정 실리콘층 및 게이트 절연막을 완전히 제거시키고 나서 상기 감광막의 패턴을 제거시킨다.
도 2b를 참조하면, 상기 게이트 전극(20)의 패턴이 형성되고 나면, 상기 게이트 전극(20)의 패턴을 이온주입 마스크로서 이용하여 상기 반도체 기판(10)의 액티브 영역에 할로 영역(H)(70)을 위한 할로 이온, 예를 들어 As 이온(71)을 상기 반도체 기판(30)의 액티브 영역의 표면에 대해 예를 들어 10~40도의 경사 각도와, 30~80 KeV의 이온주입 에너지와, 3E13~1E14 ions/cm2의 이온주입 농도로 이온주입시킨다.
이후, 고온 열처리 공정, 예를 들어 고온 급속 열처리 공정을 800~1050℃의 온도와 불활성 가스, 예를 들어 질소(N2) 가스의 분위기에서 5~30초의 시간동안 진행함으로써 상기 As 이온(71)을 활성화시킨다. 이때, 상기 As 이온(71)의 이온주입에 의한 손상, 예를 들어 침입형 사이트(interstitial site)와 같은 결함은 감소됨으로써 P형 엘디디 영역의 접합을 형성하기 위한 후속의 열처리 공정에서 P형 엘디디 영역 형성 이온과 P형 소스/드레인 영역 형성 이온, 예를 들어 보론 이온의 확산 촉진이 억제될 수가 있다.
도 2c를 참조하면, 그런 다음, P형 엘디디 영역(80)을 위한 이온, 예를 들어 P형 불순물, 예를 들어 보론(B) 이온(81)을 3~20 KeV의 이온주입 에너지와, 1E14~8E14 ions/cm2의 이온주입 농도로 이온주입시킨다. 물론, 상기 보론 이온(81) 대신에 BF 이온을 10~50 KeV의 이온주입 에너지와, 1E14~8E14 ions/cm2의 이온주입 농도로 이온주입시키는 것도 가능하다.
이후, 열처리 공정, 예를 들어 급속 열처리 공정을 600~800℃의 저온과 불활성 가스, 예를 들어 질소(N2) 가스의 분위기에서 30~60초의 시간동안 진행함으로써 상기 보론 이온(81)을 활성화시켜 상기 P형 엘디디 영역(80)의 접합을 형성한다.
이때, 상기 보론(B) 이온(81)의 확산 촉진이 억제됨으로써 PMOS 트랜지스터의 보론 이온의 접합이 얕게 형성될 수 있다. 이는 상기 할로 이온인 As 이온(71)의 이온주입에 의한 손상, 예를 들어 침입형 사이트(interstitial site)와 같은 결함이 상기 As 이온(71)의 이온주입 직후에 진행된 급속 열처리 공정에 의해 감소되었기 때문이다.
따라서, 본 발명은 PMOS 트랜지스터의 보론 이온의 접합을 얕게 형성할 수 있으므로 숏 채널을 갖는 PMOS 트랜지스터의 숏채널 효과와 역 숏채널 효과를 억제할 수 있을 뿐만 아니라 문턱 전압을 안정적으로 유지할 수가 있고 나아가 누설 전류의 저감 등과 같은 전기적인 특성을 향상시킬 수가 있다.
한편, 상기 P형 엘디디 영역(80)의 접합을 형성하기 위한 열처리 공정을 생략하고 후속의 소스/드레인 영역(90)의 접합을 형성하기 위한 열처리 공정에서 상기 P형 엘디디 영역(80)의 접합을 함께 형성하는 것도 가능하다.
도 2d를 참조하면, 이어서, 상기 게이트 전극(20)을 포함한 모든 영역 상에 스페이서(50)를 위한 절연막, 예를 들어 질화막을 화학 기상 증착 공정 등에 의해 증착시킨다. 이후, 상기 질화막을 비등방성 식각 특성을 갖는 건식 식각 공정에 의해 식각시킴으로써 상기 게이트 전극(20)의 양 측벽에 스페이서(50)를 형성시킴과 아울러 상기 스페이서(50) 외측의 반도체 기판(10)의 액티브 영역을 노출시킨다.
이후, 상기 게이트 전극(20)과 상기 스페이서(50)를 이온주입 마스크로 이용하여 상기 반도체 기판(10)의 액티브 영역에 소스/드레인 영역(90)을 위한 P형 불순물, 예를 들어 보론(B) 이온(91)을 3~20 KeV의 이온주입 에너지와, 1E15~5E15 ions/cm2의 이온주입 농도로 이온주입시킨다.
도 2e를 참조하면, 그런 다음, 열처리 공정, 예를 들어 급속 열처리 공정을 800~1050℃의 온도와 불활성 가스, 예를 들어 질소(N2) 가스의 분위기에서 5~30초의 시간동안 진행함으로써 도 2c의 엘디디 영역 형성을 위한 보론 이온(81)과 도 2d의 소스/드레인 형성을 위한 보론 이온(91)을 활성화시켜 상기 P형 엘디디 영역(80)과 P형 소스/드레인 영역(90)의 접합을 최종적으로 형성한다.
한편, 도 2c의 단계에서 상기 P형 엘디디 영역(80)의 접합을 형성하기 위한 열처리 공정을 생략하였을 경우, 상기 소스/드레인 영역(90)의 접합을 형성하기 위한 열처리 공정에서 상기 P형 엘디디 영역(80)의 접합을 함께 형성하는 것도 가능하다. 이때, 상기 P형 엘디디 영역 형성을 위한 보론 이온(81)의 확산 촉진이 억제됨으로써 PMOS 트랜지스터의 보론 이온의 접합이 얕게 형성될 수 있다. 이는 상기 할로 이온인 As 이온(71)의 이온주입에 의한 손상, 예를 들어 침입형 사이트(interstitial site)와 같은 결함이 상기 As 이온(71)의 이온주입 직후에 진행된 급속 열처리 공정에 의해 감소되었기 때문이다.
따라서, 본 발명은 PMOS 트랜지스터의 보론 이온의 접합을 얕게 형성할 수 있으므로 숏 채널을 갖는 PMOS 트랜지스터의 숏채널 효과와 역 숏채널 효과를 억제할 수 있을 뿐만 아니라 문턱 전압을 안정적으로 유지할 수가 있고 나아가 누설 전류의 저감 등과 같은 전기적인 특성을 향상시킬 수가 있다.
이후, 도면에 도시하지 않았으나, 상기 소스/드레인 영역과 상기 게이트 전극 상에 실리사이드층을 형성시키는 실리사이드 공정, 콘택 공정, 금속배선 공정 등과 같은 일련의 후속 공정을 진행함으로써 본 발명의 제조 공정을 완료한다. 이에 대한 상세한 설명은 본 발명의 요지에 관련성이 적으므로 설명의 편의상 생략하기로 한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체 소자의 제조 방법은 반도체 기판의 액티브 영역 상에 게이트 전극을 형성시키고, 상기 액티브 영역에 N형 불순물로서 As 이온과 같은 할로 이온을 이온주입시키고, 상기 할로 이온을 급속 열처리 공정에 의해 활성화시킨다. 이후, 상기 액티브 영역에 보론 이온과 같은 P형 엘디디 형성 이온을 이온주입하고, 상기 게이트 전극의 측벽에 스페이서를 형성하고, 상기 게이트 전극과 스페이서를 가운데 두고 상기 액티브 영역에 보론 이온과 같은 P형 소스/드레인 영역 형성 이온을 이온주입한다. 그 다음에, 급속 열처리 공정을 이용하여 P형 엘디디 영역의 접합과 P형 소스/드레인 영역의 접합을 형성한다.
따라서, 본 발명은 상기 할로 이온의 이온주입에 의한 손상을 급속 열처리 공정에 의해 감소시킨 다음에 상기 P형 엘디디 형성 이온을 이온주입시킴으로써 PMOS 트랜지스터의 보론 접합의 깊이를 얕게 형성할 수 있으므로 PMOS 트랜지스터의 숏 채널 효과와 역 숏 채널 효과를 억제하고 나아가 문턱 전압을 안정적으로 유지할 수가 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분 야에 통상의 지식을 가진 자에게는 자명한 사실이다.
Claims (11)
- 제 1 도전형 반도체 기판의 액티브 영역 상에 게이트 전극을 형성시키는 단계;상기 액티브 영역에 제 1 도전형 할로 이온을 소정의 경사 각도로 이온주입하는 단계;상기 제 1 도전형 할로 이온을 열처리 공정에 의해 활성화시킴으로써 상기 할로 이온의 이온주입에 의한 상기 반도체 기판의 손상을 감소시키는 단계;상기 액티브 영역에 제 1 도전형에 반대되는 제 2 도전형 엘디디 형성 이온을 이온주입시키는 단계;열처리 공정을 이용하여 상기 엘디디 형성 이온을 활성화시킴으로써 엘디디 영역의 접합을 형성하는 단계;상기 게이트 전극의 측벽에 스페이서를 형성시키는 단계;상기 액티브 영역에 제 2 도전형 소스/드레인 형성 이온을 이온주입하는 단계; 및열처리 공정을 이용하여 상기 소스/드레인 형성 이온을 활성화시킴으로써 소스/드레인 영역의 접합을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 삭제
- 제 1 항에 있어서, 상기 할로 이온으로서 As 이온을 이온주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서, 상기 할로 이온을 10~40도의 경사 각도와, 30~80 KeV의 이온주입 에너지와, 3E13~1E14 ions/cm2의 이온주입 농도로 이온주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서, 상기 할로 이온을 고온 급속 열처리공정에 의해 활성화시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 5 항에 있어서, 상기 고온 급속 열처리 공정을 800~1050℃의 온도와 질소(N2)가스의 분위기에서 5~30초의 시간 동안 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 소스/드레인 영역의 접합을 800~1050℃의 온도와 질소(N2) 가스의 분위기에서 5~30초의 시간동안 상기 열처리 공정을 진행함으로써 형성함과 아울러 상기 엘디디 형성 이온을 활성화시킴으로써 엘디디 영역의 접합을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 엘디디 영역의 접합을 저온 급속 열처리 공정에 의해 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 8 항에 있어서, 상기 급속 열처리 공정을 600~800℃의 온도와 질소(N2) 가스의 분위기에서 30~60초의 시간동안 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 소스/드레인 영역의 접합을 800~1050℃의 온도와 질소(N2)가스의 분위기에서 5~30초의 시간 동안 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 엘디디 형성 이온과 상기 소스/드레인 형성 이온으로서 피(P)형의 보론 이온을 이온주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030089407A KR100598303B1 (ko) | 2003-12-10 | 2003-12-10 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030089407A KR100598303B1 (ko) | 2003-12-10 | 2003-12-10 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050056401A KR20050056401A (ko) | 2005-06-16 |
| KR100598303B1 true KR100598303B1 (ko) | 2006-07-10 |
Family
ID=37251009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030089407A KR100598303B1 (ko) | 2003-12-10 | 2003-12-10 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100598303B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5125036B2 (ja) * | 2006-09-06 | 2013-01-23 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-12-10 KR KR1020030089407A patent/KR100598303B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050056401A (ko) | 2005-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414736B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| US7217627B2 (en) | Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| KR100580796B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100540341B1 (ko) | 반도체 소자 제조방법 | |
| KR100598303B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100561977B1 (ko) | 반도체 소자 제조 방법 | |
| KR100854574B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100572212B1 (ko) | 반도체 소자 제조 방법 | |
| KR100600253B1 (ko) | 반도체 소자 제조 방법 | |
| KR100588785B1 (ko) | 반도체 소자 제조 방법 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100588787B1 (ko) | 반도체 소자 제조방법 | |
| KR100531120B1 (ko) | 반도체 소자 제조방법 | |
| KR100598284B1 (ko) | 반도체 소자 제조방법 | |
| KR100531105B1 (ko) | 반도체 소자 제조방법 | |
| KR100546812B1 (ko) | 반도체 소자 제조방법 | |
| KR100940438B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100642905B1 (ko) | Ｍｏｓ 트랜지스터 형성 방법 | |
| KR100623373B1 (ko) | Ｍｏｓ 트랜지스터 형성 방법 | |
| KR100567030B1 (ko) | 트랜지스터 제조 방법 | |
| KR20050028591A (ko) | 반도체 소자 제조 방법 | |
| KR20050066755A (ko) | 반도체 소자의 제조 방법 | |
| KR20060104026A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |