CN102104023B - Bcd工艺中的自对准高压cmos制造工艺方法 - Google Patents

Bcd工艺中的自对准高压cmos制造工艺方法 Download PDF

Info

Publication number
CN102104023B
CN102104023B CN 200910201967 CN200910201967A CN102104023B CN 102104023 B CN102104023 B CN 102104023B CN 200910201967 CN200910201967 CN 200910201967 CN 200910201967 A CN200910201967 A CN 200910201967A CN 102104023 B CN102104023 B CN 102104023B
Authority
CN
China
Prior art keywords
high voltage
autoregistration
injection
bcd
cmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910201967
Other languages
English (en)
Other versions
CN102104023A (zh
Inventor
张帅
遇寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910201967 priority Critical patent/CN102104023B/zh
Publication of CN102104023A publication Critical patent/CN102104023A/zh
Application granted granted Critical
Publication of CN102104023B publication Critical patent/CN102104023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种BCD工艺中的自对准高压CMOS制造工艺方法，包括如下步骤：第一步，在硅衬底上形成掩埋层；第二步，在掩埋层上生长外延层；第三步，在外延层上形成深槽隔离；第四步，形成低压P型阱；第五步，生长栅氧化层，再淀积多晶硅层；第六步，通过BODY的光罩用光刻胶定义出需要BODY注入的地方，形成BODY区，通过干法刻蚀去除掉定义区域的多晶硅，再用自对准大角度的注入进行BODY区注入；第七步，定义栅极区域，形成多晶硅栅极；第八步，在BODY区进行N+注入，形成N+阱，在多晶硅栅极侧壁形成侧壁氧化膜；第九步，后续工艺。本发明可以满足对可以耐瞬间的高压CMOS器件的需求，提高BCD工艺的竞争力。

Description

BCD工艺中的自对准高压CMOS制造工艺方法
技术领域
本发明属于半导体集成电路制造领域，尤其涉及一种BCD工艺中的自对准高压CMOS制造工艺方法。
背景技术
BCD工艺把双极器件和CMOS(互补金属氧化物半导体)器件、DMOS(双扩散金属氧化物半导体)器件同时制作在同一芯片上。它综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。
现在，BCD工艺发展的一个显著特征是采用模块化的开发方法，可以开发出多种不同类型的IC(集成电路)，在性能、功能和成本上达到最佳折中，从而方便地实现产品的多样化，快速满足持续增长的市场需求。当前BCD工艺提供BJT(双极结型晶体管)，DMOS，及CMOS器件，其中CMOS主要是低压应用，但越来越多的市场需求尺寸小且耐压较高的CMOS器件。
近年来，DMOS工艺采用自对准工艺形成沟道，这项技术是利用BODY自对准大角度精准注入到源区，BODY注入与源端注入形成精确的沟道区域。而传统CMOS沟道区域仍是采用光刻套准和沟道区阱推进方法，这样得到的沟道长度和宽度都受到工艺影响很大，从而导致其波动较大。光刻的套准精度、高温炉管的温度及时间的稳定性大大影响CMOS器件的性能稳定性；同时，客户对高压CMOS方面的需求很大，要求提供可以耐瞬间的高压CMOS器件，而BCD工艺中提供的CMOS耐压较低，远不能满足客户的需求。
发明内容
本发明要解决的技术问题是提供一种BCD工艺中的自对准高压CMOS制造工艺方法，采用该方法制造的高压CMOS器件可以满足对可以耐瞬间的高压CMOS器件的需求，提高BCD工艺的竞争力。
为解决上述技术问题，本发明提供一种BCD工艺中的自对准高压CMOS制造工艺方法，包括如下步骤：
第一步，在硅衬底上定义掩埋层区域，并进行注入形成掩埋层；
第二步，在掩埋层上生长外延层；
第三步，在外延层上形成深槽隔离；
第四步，定义低压P型阱区域，并做注入，形成低压P型阱；
第五步，生长栅氧化层，再淀积多晶硅层；
第六步，通过BODY的光罩用光刻胶定义出需要BODY注入的地方，
形成BODY区，通过干法刻蚀去除掉定义区域的多晶硅，再用自对准大角度的注入进行BODY区注入；
第七步，定义栅极区域，形成多晶硅栅极；
第八步，在BODY区进行N+注入，形成N+阱，在多晶硅栅极侧壁形成侧壁氧化膜；
第九步，后续工艺包括常规的金属钝化、合金工艺。
和现有技术相比，本发明具有以下有益效果：本发明提出SAC HVCMOS(自对准高压CMOS)沟道的形成的器件，其实现工艺简单与BCD工艺兼容，在提高耐压的同时并不增加光刻版，由于是利用源和漏区域的BODY自对准大角度精准注入形成沟道区域，所形成的HVCMOS性能非常稳定；在漏区由于增加了BODY注入，与传统的CMOS漏端相比，形成浓度梯度，类似于在漏端增加了一个漂移区，漂移区的杂质浓度比较低，因此，当HVCMOS接高压时，漂移区展宽能够承受更高的电压。相当于在BCD原有工艺不变的基础上满足客户对高压CMOS器件的需求。
附图说明
图1是本发明SAC HVNMOS(自对准高压NMOS)的结构示意图；
图2是传统NMOS的结构示意图；
图3是本发明的工艺流程示意图。
其中，1为P型硅衬底，2为N型掩埋层，3为P型外延层，4为深槽隔离，5为倒置阱(低压P型阱)，6为栅氧化层，7A为多晶硅层，7为多晶硅栅极，8为NBODY区域，9为光刻胶，10为侧壁氧化膜，11为N+阱。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明提出自对准高压CMOS沟道的形成的器件，其实现工艺简单且与BCD工艺兼容，在提高耐压的同时并不增加光刻版，下面以NMOS为例说明，如图1所示，由于SAC HVNMOS是利用源和漏区域的BODY自对准大角度精准注入形成沟道区域，所形成的HVNMOS性能非常稳定；漏区由于增加了NBODY大角度注入，与传统的NMOS漏端(见图2)相比，形成浓度梯度，类似于在漏端增加了一个漂移区，漂移区的杂质浓度比较低，因此，当HVNMOS接高压时，漂移区展宽能够承受更高的电压。
下面以NMOS为例，具体说明SAC NMOS工艺，包括如下步骤：
(1)采用晶向为[100]的P型硅衬底1，见图3A；
(2)定义N型掩埋层区域，采用光刻胶9定义N型掩埋层区域，并进行N型掩埋层区域注入(采用锑注入)，见图3B；
(3)进行900度左右的炉管推进，形成N型掩埋层2，见图3C；
(4)去除表面的氧化层，然后在N型掩埋层2上生长4～5微米厚度的P型外延层3，见图3D；
(5)在P型外延层3上形成深槽隔离4(深槽隔离4的深度大约占P型外延层3厚度的1/10)，即做STI(浅槽隔离)区域，见图3E；
(6)定义LVPW(低压P型阱)区域，采用光刻胶9定义LVPW区域，见图3F；
(7)进行四次硼注入，第一次硼注入能量为250KEV-350KEV，第二次硼注入能量为80KEV-150KEV，第三次硼注入能量为50KEV-80KEV，第四次硼注入能量为20KEV-50KEV，能量由高到低的多次硼注入形成倒置阱5，见图3G；
(8)生长115埃～135埃的栅氧化层6，见图3H；
(9)淀积多晶硅层7A，见图3I；
(10)在栅多晶硅淀积后，通过BODY的光罩用光刻胶9定义出需要BODY注入的地方，通过干法刻蚀去除掉定义区域的多晶硅，再用自对准大角度的注入进行BODY区注入，见图3J。其中，BODY注入角度及注入剂量均可与BCD工艺相兼容，BODY注入角度在30度到45度斜角注入，并且需要四个方向旋转注入，而注入剂量大概在1E13cm-2到5E13cm-2之间。
(11)去除光刻胶9，形成NBODY区域8，见图3K。
(12)用光刻胶9定义出栅极区域，然后通过干法刻蚀去除掉定义区域的多晶硅，见图3L。
(13)去除光刻胶9，形成多晶硅栅极7，见图3M；
(14)在NBODY区域8进行N+注入，形成N+阱11，在多晶硅栅极7侧壁形成侧壁氧化膜10，见图3N。
后续的工艺就是正常的后道工艺流程，包括常规的金属钝化、合金等工艺。本发明的关键步骤是上述步骤(10)，这样利用BODY自对准大角度精准注入形成沟道区域(见图1)，所形成的LDMOS(横向双扩散金属氧化物半导体)性能非常稳定，BV(击穿电压)以及Rdson(导通电阻)更佳。

Claims (10)

1.一种BCD工艺中的自对准高压CMOS制造工艺方法，其特征在于，包括如下步骤：
第一步，在硅衬底上定义掩埋层区域，并进行注入形成掩埋层；
第二步，在掩埋层上生长外延层；
第三步，在外延层上形成深槽隔离；
第四步，定义低压P型阱区域，并做注入，形成低压P型阱；
第五步，生长栅氧化层，再淀积多晶硅层；
第六步，通过BODY的光罩用光刻胶定义出需要BODY注入的地方，形成BODY区，通过干法刻蚀去除掉定义区域的多晶硅，再用自对准大角度的注入进行BODY区注入；
第七步，定义栅极区域，形成多晶硅栅极；
第八步，在BODY区进行N+注入，形成N+阱，在多晶硅栅极侧壁形成侧壁氧化膜；
第九步，后续工艺包括常规的金属钝化、合金工艺。
2.如权利要求1所述的BCD工艺中的自对准高压CMOS制造工艺方法，其特征在于，第一步具体为：在硅衬底上采用光刻胶定义掩埋层区域，并进行掩埋层区域的锑注入，然后900度左右的炉管推进，形成掩埋层。
3.如权利要求1或2所述的BCD工艺中的自对准高压CMOS制造工艺方法，其特征在于，第一步中，所述的硅衬底采用晶向为[100]的P型硅衬底。
4.如权利要求1所述的BCD工艺中的自对准高压CMOS制造工艺方法，其特征在于，第二步中，所述的外延层的厚度为4～5微米。
5.如权利要求1所述的BCD工艺中的自对准高压CMOS制造工艺方法，其特征在于，在第一步和第二步之间还包括如下步骤：去除表面的氧化层。
6.如权利要求1或4所述的BCD工艺中的自对准高压CMOS制造工艺方法，其特征在于，第三步中，所述深槽隔离的深度是所述外延层厚度的1/10。
7.如权利要求1所述的BCD工艺中的自对准高压CMOS制造工艺方法，其特征在于，第四步中，所述注入采用四次硼注入，第一次硼注入能量为250KEV-350KEV，第二次硼注入能量为80KEV-150KEV，第三次硼注入能量为50KEV-80KEV，第四次硼注入能量为20KEV-50KEV，能量由高到低的四次硼注入形成的低压P型阱为倒置阱。
8.如权利要求1所述的BCD工艺中的自对准高压CMOS制造工艺方法，其特征在于，第五步中，所述栅氧化层的厚度为115埃～135埃。
9.如权利要求1所述的BCD工艺中的自对准高压CMOS制造工艺方法，其特征在于，第六步中，所述BODY区注入的注入角度及注入剂量均与BCD工艺相兼容，所述注入角度在30度到45度斜角注入，并且需要四个方向旋转注入，所述注入剂量在1E13cm-2到5E13cm-2之间。
10.如权利要求1所述的BCD工艺中的自对准高压CMOS制造工艺方法，其特征在于，第七步具体为：用光刻胶定义出栅极区域，然后通过干法刻蚀去除掉定义区域的多晶硅，去除光刻胶，形成多晶硅栅极。
CN 200910201967 2009-12-18 2009-12-18 Bcd工艺中的自对准高压cmos制造工艺方法 Active CN102104023B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910201967 CN102104023B (zh) 2009-12-18 2009-12-18 Bcd工艺中的自对准高压cmos制造工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910201967 CN102104023B (zh) 2009-12-18 2009-12-18 Bcd工艺中的自对准高压cmos制造工艺方法

Publications (2)

Publication Number Publication Date
CN102104023A CN102104023A (zh) 2011-06-22
CN102104023B true CN102104023B (zh) 2013-09-11

Family

ID=44156689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910201967 Active CN102104023B (zh) 2009-12-18 2009-12-18 Bcd工艺中的自对准高压cmos制造工艺方法

Country Status (1)

Country Link
CN (1) CN102104023B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537001B2 (en) 2014-07-30 2017-01-03 Fairchild Semiconductor Corporation Reduction of degradation due to hot carrier injection

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254806A (zh) * 2011-07-04 2011-11-23 上海先进半导体制造股份有限公司 Bcd工艺中双栅极氧化层的形成方法
CN111584485B (zh) * 2020-05-12 2023-06-23 杰华特微电子股份有限公司 半导体器件及其制作方法
RU2770135C1 (ru) * 2021-07-28 2022-04-14 Федеральное государственное бюджетное образовательное учреждение высшего образования «Кабардино-Балкарский государственный университет им. Х.М. Бербекова» (КБГУ) Способ изготовления полупроводникового прибора

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270226A (en) * 1989-04-03 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method for LDDFETS using oblique ion implantion technique
CN1157485A (zh) * 1996-02-15 1997-08-20 台湾茂矽电子股份有限公司 互补型金氧半场效应晶体管的制造方法
CN1176493A (zh) * 1996-09-06 1998-03-18 松下电子工业株式会社 半导体集成电路装置及其制造方法
CN101132002A (zh) * 2007-09-26 2008-02-27 东南大学 等离子平板显示器驱动芯片结构及其制备方法
CN101572271A (zh) * 2008-04-30 2009-11-04 万国半导体股份有限公司 短沟槽横向金属氧化物半导体场效应晶体管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261792A (ja) * 1997-03-18 1998-09-29 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270226A (en) * 1989-04-03 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method for LDDFETS using oblique ion implantion technique
CN1157485A (zh) * 1996-02-15 1997-08-20 台湾茂矽电子股份有限公司 互补型金氧半场效应晶体管的制造方法
CN1176493A (zh) * 1996-09-06 1998-03-18 松下电子工业株式会社 半导体集成电路装置及其制造方法
CN101132002A (zh) * 2007-09-26 2008-02-27 东南大学 等离子平板显示器驱动芯片结构及其制备方法
CN101572271A (zh) * 2008-04-30 2009-11-04 万国半导体股份有限公司 短沟槽横向金属氧化物半导体场效应晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平10-261792A 1998.09.29

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537001B2 (en) 2014-07-30 2017-01-03 Fairchild Semiconductor Corporation Reduction of degradation due to hot carrier injection

Also Published As

Publication number Publication date
CN102104023A (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
US11152459B2 (en) Lateral MOSFET with buried drain extension layer
US9466700B2 (en) Semiconductor device and method of fabricating same
CN102664181B (zh) 一种超高压bcd半导体工艺以及超高压bcd器件
CN102983168B (zh) 带双扩散的条形栅隧穿场效应晶体管及其制备方法
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
CN103178087B (zh) 超高压ldmos器件结构及制备方法
CN104022162B (zh) Bcd工艺中的隔离型横向齐纳二极管及其制造方法
CN102104023B (zh) Bcd工艺中的自对准高压cmos制造工艺方法
CN100394616C (zh) 可集成的高压vdmos晶体管结构及其制备方法
CN113690320B (zh) 垂直dmosfet及其制备方法、bcd器件
CN103779415B (zh) 平面型功率mos器件及其制造方法
CN103872054B (zh) 一种集成器件及其制造方法、分立器件、cdmos
TWI615973B (zh) 用於高電壓金屬氧化物半導體裝置之多井汲極工程
JP2019530213A (ja) デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法
CN100370625C (zh) 可集成的高压p型ldmos晶体管结构及其制备方法
CN109686736A (zh) 一种基于n型外延的jcd集成器件及其制备方法
CN105448733A (zh) 一种耗尽型vdmos器件及其制造方法
CN102983161B (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN104518021A (zh) 一种vdmos器件元胞结构及其制作方法
CN106409675A (zh) 耗尽型功率晶体管的制造方法
CN104681438A (zh) 一种半导体器件的形成方法
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN113782609B (zh) 一种衬底电荷耦合的1200v体硅ldmos及其制备方法
CN102263034B (zh) Bcd工艺中的高压mos晶体管结构及其制造方法
KR20110078861A (ko) 수평형 디모스 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.