CN111092112A - Mos场效应晶体管及其制造方法 - Google Patents

Mos场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN111092112A
CN111092112A CN201811237197.5A CN201811237197A CN111092112A CN 111092112 A CN111092112 A CN 111092112A CN 201811237197 A CN201811237197 A CN 201811237197A CN 111092112 A CN111092112 A CN 111092112A
Authority
CN
China
Prior art keywords
region
polysilicon layer
gate
layer
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811237197.5A
Other languages
English (en)
Other versions
CN111092112B (zh
Inventor
陈耿川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN201811237197.5A priority Critical patent/CN111092112B/zh
Priority to US16/222,022 priority patent/US10971595B2/en
Publication of CN111092112A publication Critical patent/CN111092112A/zh
Priority to US16/880,019 priority patent/US10957776B2/en
Application granted granted Critical
Publication of CN111092112B publication Critical patent/CN111092112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种MOS场效应晶体管及其制造方法，所述制造方法先沉积形成不掺杂或轻掺杂的多晶硅层，在刻蚀所述多晶硅层形成栅极之后，将沟道区和隔离区的交界区域上的不掺杂或轻掺杂的栅极多晶硅保护起来，以在源漏离子注入时对其他区域的栅极多晶硅进行离子掺杂，由此使得最终形成的栅极在沟道区边缘上具有不掺杂的第一多晶硅层(为不掺杂或轻掺杂的多晶硅)和掺杂的第二多晶硅层的层叠结构，而在沟道区其他位置上均为掺杂的第二多晶硅层，可以提高MOS场效应晶体管的沟道边缘处的阈值电压。可选地,在刻蚀所述多晶硅以形成栅极之前，先将交界区域上的多晶硅保护起来，而对其他区域的多晶硅进行离子掺杂。

Description

MOS场效应晶体管及其制造方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种MOS场效应晶体管及其制造方法。
背景技术
金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)是组成集成电路的基本电子元件之一，一般由源区(source)、漏区(drain)、栅极(gate)和衬底(substrate)组成，且源区、漏区及两者之间的沟道区(channel)组成MOSFET的有效工作区，通常被称为有源区(active area)，且所述有源区(active area)一般通过隔离区(STI)与相邻的元件区域隔开，栅极(gate)设置在所述沟道区(channel)上方，源区(source)、漏区(drain)分居所述栅极(gate)的两侧。随着集成电路中元件特征尺寸的逐渐减小，栅极(gate)覆盖的沟道区边界(active corner，即沟道区与隔离区交界的区域)的电学性能参数变得更加重要，对器件性能的影响越来越大。
已经发现，随着集成电路中元件特征尺寸的逐渐减小，由于尖角效应,栅极(gate)覆盖的沟道区边界附近的栅介质层变薄,并且沟道和栅极之间的电场增强，这导致沟道区边界的阈值电压相对沟道区中央的阈值电压较低，该较低的阈值电压提供了用于电流传导的并联路径，导致栅极覆盖沟道区边界处的泄露电流增大，并影响器件的性能和可靠性。美国专利申请US005998848A公开了一种场效应晶体管及其制造方法，请参考图1a至1c，先在沟道区上形成掺有P型或N型掺杂剂的栅极(即多晶硅栅极层)30，然后采用反型掺杂剂对沟道区边界上的栅极30进行反向掺杂，以耗尽该区域的所述栅极30中原来的掺杂剂，形成栅极掺杂剂耗尽区(depleted region)34，由此可以减少栅极掺杂剂耗尽区(depletedregion)34的掺杂，继而增大沟道区边界上的有效栅氧厚度，提高沟道区边界阈值电压。但是这种方案存在以下缺陷：
1、由于该方案需要对沟道区边界的多晶硅栅极层进行反向掺杂，才能形成栅极掺杂剂耗尽区(depleted region)34，因此需要额外的掩蔽步骤，来遮挡和保护其他部分的多晶硅栅极层，并暴露出沟道区边界的多晶硅栅极层，增加了工艺复杂性。
2、常见的IC制造工艺通常会使多晶硅栅极(poly gate)30的厚度大于或等于源/漏结深度，该方案中，为了形成有效的栅极掺杂剂耗尽区(depleted region)34，需要所述反向掺杂的深度大于多晶硅栅极30的厚度，以便可以在栅极30和栅介质层32的界面附近也形成耗尽区(depleted region)，也就是说，所述反向掺杂的深度通常会深于源/漏结的深度，因此，当所述反向掺杂的离子类型与源区(source)、漏区(drain)中的掺杂剂相反时，一旦用于实现所述反向掺杂的掩膜板(mask)发生错位，就会在源区(source)或漏区(drain)附近形成反型掺杂区36，进而可能导致短路或漏电，例如所述反向掺杂的离子剂量为5×1014/cm2，源区(source)、漏区(drain)的离子掺杂剂量为1015/cm2时，反型掺杂区36与相应的源区(source)或漏区(drain)形成高浓度PN结，而该PN结通常是泄漏的。可见，该方案的反向掺杂工艺没有错位(no misalignment)和尺寸变化容差，很难生产。
因此，需要一种MOS场效应晶体管及其制造方法，能够增加栅极覆盖的沟道区边界的阈值电压，改进器件的可靠性，降低工艺复杂程度，利于生产。
发明内容
本发明的目的在于提供一种MOS场效应晶体管及其制造方法，以增加栅极覆盖的沟道边界处的阈值电压，并降低工艺复杂程度，利于生产。
为解决上述技术问题，本发明提供一种MOS场效应晶体管，包括：
衬底；
隔离区，形成在所述衬底中；
有源区，形成在所述衬底中并被所述隔离区限定出来，所述有源区包括源区、漏区以及位于所述源区和漏区之间的沟道区；以及，
栅极，形成在所述沟道区上方，所述栅极包括第一多晶硅层和第二多晶硅，所述第一多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或者两者组合，所述第一多晶硅层覆盖在所述沟道区和所述隔离区的交界区域上并与所述沟道区和所述隔离区均有部分重叠，所述第二多晶硅层为掺杂的多晶硅，覆盖在所述第一多晶硅层以及所述第一多晶硅层暴露出的沟道区上，且所述轻掺杂的多晶硅和所述第二多晶硅层的掺杂离子导电类型与所述源区和漏区的掺杂离子导电类型相同。
可选地，所述交界区域的宽度介于0.8T～1.6T，其中T为所述栅极的所有多晶硅层的沉积厚度。
可选地，所述栅极通过栅介质层与所述沟道区隔离。
可选地，所述衬底中还具有位于所述源区和漏区靠近所述沟道区一侧的轻掺杂区。
可选地，所述栅极、所述源区和所述漏区的表面上还形成有金属硅化物。
本发明还提供一种MOS场效应晶体管的制造方法，包括：
提供一衬底，在衬底中形成隔离区以限定出具有沟道区的有源区；
形成栅介质层和多晶硅层于所述隔离区和有源区上，所述多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或两者组合；
将位于所述沟道区和所述隔离区的交界区域上的所述多晶硅层定义为第一多晶硅层，将其他部分的所述多晶硅层定义为第二多晶硅层，掩蔽至少位于所述沟道区上的所述第一多晶硅层和所述第二多晶硅层，并刻蚀所述第二多晶硅层以及所述第一多晶硅层，以形成栅极；以及，
掩蔽位于所述交界区域上的所述栅极，并对暴露出的所述栅极和所述栅极两侧的有源区进行源漏离子注入，以形成源区和漏区，所述源区和所述漏区的掺杂离子导电类型与所述轻掺杂的多晶硅的掺杂离子导电类型相同，且所述栅极中保留有部分未受所述源漏离子注入影响的所述第一多晶硅层，所述第二多晶硅层均转化为掺杂有注入的源漏离子的多晶硅层。
可选地，在刻蚀所述多晶硅层以形成栅极之前，掩蔽位于所述沟道区和所述隔离区的交界区域上的所述第一多晶硅层，对所述第二多晶硅层进行掺杂离子注入，以使所述第二多晶硅层转化为掺杂的多晶硅层，其中在所述交界区域上保留部分厚度的未受所述掺杂离子注入影响的所述第一多晶硅层。
可选地，所述交界区域的宽度介于0.8T～1.6T，其中T为所述多晶硅层的沉积厚度。
可选地，所述掩蔽位于所述交界区域上的所述栅极的步骤包括采用图形化掩膜层掩蔽所述栅极位于所述交界区域的部分，且所述图形化掩膜层与所述交界区域完全对准，或者，所述图形化掩膜层掩蔽所述交界区域并延伸至所述交界区域两侧的部分所述有源区上，或者，所述图形化掩膜层掩蔽部分所述交界区域以及所述交界区域一侧的部分所述有源区，其中，完成所述源漏离子注入步骤后，移除所述图形化掩膜层。
可选地，在所述交界区域两侧的所述多晶硅层中注入的掺杂离子向所述交界区域上的所述多晶硅层中横向扩散的宽度为0.8T，其中T为所述多晶硅层的沉积厚度。
可选地，在刻蚀所述多晶硅层以形成栅极之前，所述掩蔽所述第一多晶硅层的步骤包括采用图形化掩膜层掩蔽位于所述交界区域上的所述第一多晶硅层，且所述图形化掩膜层与所述交界区域完全对准，或者，所述图形化掩膜层掩蔽所述交界区域并延伸至所述交界区域两侧的部分所述有源区上，或，所述图形化掩膜层掩蔽部分所述交界区域以及所述交界区域一侧的部分所述有源区，其中，完成所述掺杂离子注入步骤后，移除所述图形化掩膜层。
可选地，在形成所述栅极之后，且在掩蔽所述栅极位于所述交界区域上的部分之前，采用与所述源区的掺杂离子导电类型相同的离子，对所述栅极以及所述栅极两侧的有源区进行轻掺杂源漏离子注入，以在所述栅极两侧的有源区中形成轻掺杂区。
可选地，在形成所述轻掺杂区之后且在形成所述源区和漏区之前，先在所述栅极的侧壁上形成侧墙。
可选地，在形成所述源区和漏区之后，形成金属硅化物于所述栅极、源区和漏区上。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的MOS场效应晶体管，易于生产，其栅极位于沟道边缘(即交界区域)上的部分由第一多晶硅层和第二多晶硅层堆叠而成，其余部分为第二多晶硅层，且所述第一多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或者两者组合，而所述第二多晶硅层为具有较高的掺杂浓度的多晶硅，且所述第二多晶硅层的掺杂离子导电类型和源区/漏区中的掺杂离子导电类型相同，由此，一方面可以因所述第二多晶硅层具有较高的掺杂浓度而增加栅极的导电性，另一方面可以因沟道边缘上的不掺杂的多晶硅或轻掺杂的多晶硅而具有相对较低的掺杂，继而能够提高形成的MOS场效应晶体管的沟道边缘(channel edges，即沟道区与隔离区的交界区域)处的阈值电压，避免沟道边缘提早导通，进而改进最终形成的器件的可靠性。
2、本发明MOS场效应晶体管的制造方法，先沉积不掺杂或轻掺杂的多晶硅，在刻蚀所述多晶硅层形成栅极之后，将沟道区和隔离区的交界区域上的不掺杂或轻掺杂的栅极多晶硅保护起来，而对其他区域的栅极多晶硅进行离子掺杂，由此使得最终形成的栅极在沟道区边缘上具有不掺杂的第一多晶硅层(为不掺杂或轻掺杂的多晶硅)和掺杂的第二多晶硅层的层叠结构，而在沟道区其他位置上均为掺杂的第二多晶硅层，可以提高MOS场效应晶体管的沟道边缘处的阈值电压。可选地，在刻蚀所述多晶硅以形成栅极之前，先将交界区域上的多晶硅保护起来，而对其他区域的多晶硅进行离子掺杂。
3、本发明的MOS场效应晶体管的制造方法，无需额外的反向掺杂和掩蔽步骤，仅通过更改多晶硅掺杂的掩膜板(mask)来保护沟道区与隔离区交界区域上不掺杂或轻掺杂的多晶硅，而对其他部分的多晶硅进行掺杂，就可以在MOSFET沟道边缘处创建增加阈值电压(Vth)的不掺杂或轻掺杂的多晶硅栅极区域，工艺简单，易于生产；而且由于没有反向掺杂，因此在其他部分的多晶硅进行掺杂时，可以容忍错位和尺寸变化(例如覆盖的沟道区与隔离区的交界区域变大)，而且也可以避免因反向掺杂错位而导致源区和漏区周围产生异常PN结，进而避免引发的短路或漏电问题。
附图说明
图1a为现有的一种MOS场效应晶体管的俯视结构示意图(栅极掺杂剂耗尽区是对准的)；
图1b为现有的一种MOS场效应晶体管的俯视结构示意图(栅极掺杂剂耗尽区是未对准的)；
图1c为沿图1b中的CC’线的剖面结构示意图；
图2a为本发明具体实施例的MOS场效应晶体管的俯视结构示意图；
图2b、2c分别为本发明具体实施例的MOS场效应晶体管沿图2a中的AA’线、BB’线的剖面结构示意图；
图3是本发明一实施例的MOS场效应晶体管的制造方法流程图；
图4a、4b分别为本发明一实施例的MOS场效应晶体管的制造方法中执行步骤S1时沿图2a中的AA’线、BB’线的剖面结构示意图；
图5a、5b分别为本发明一实施例的MOS场效应晶体管的制造方法中执行步骤S2时沿图2a中的AA’线、BB’线的剖面结构示意图；
图6a、6b分别为本发明一实施例的MOS场效应晶体管的制造方法中执行步骤S3的掺杂离子注入时沿图2a中的AA’线、BB’线的器件剖面结构示意图；
图7a、7b分别为本发明一实施例的MOS场效应晶体管的制造方法中执行步骤S3的退火后沿图2a中的AA’线、BB’线的器件剖面结构示意图；
图8a、8b分别为本发明一实施例的MOS场效应晶体管的制造方法中执行步骤S4时沿图2a中的AA’线、BB’线的器件剖面结构示意图；
图9a、9b分别为本发明一实施例的MOS场效应晶体管的制造方法中执行步骤S5的源漏离子注入时沿图2a中的AA’线、BB’线的器件剖面结构示意图；
图10a为本发明另一实施例的MOS场效应晶体管的制造方法中执行步骤S5的源漏离子注入时的器件俯视结构示意图(掩模图案与交界区域未对准)；
图10b、10c分别为沿图10a中的AA’线、BB线的器件剖面结构示意图；
图11a为本发明又一实施例的MOS场效应晶体管的制造方法中执行步骤S5的源漏离子注入时的器件俯视结构示意图(掩模图案的尺寸大于交界区域)；
图11b、11c分别为沿图11a中的AA’线、BB线的器件剖面结构示意图；
图12a、12b分别为本发明一实施例的MOS场效应晶体管的制造方法中执行步骤S5的退火后沿图2a中的AA’线、BB’线的器件剖面结构示意图；
图13a、13b分别为本发明另一实施例的MOS场效应晶体管的制造方法中在步骤S5前执行LDD离子注入时沿图2a中的AA’线、BB’线的器件剖面结构示意图；
图14a、14b分别为本发明另一实施例的MOS场效应晶体管的制造方法中LDD离子注入后形成侧墙时沿图2a中的AA’线、BB’线的器件剖面结构示意图；
图15a、15b分别为本发明另一实施例的MOS场效应晶体管的制造方法中执行步骤S5时沿图2a中的AA’线、BB’线的器件剖面结构示意图；
图16a、16b分别为本发明另一实施例的MOS场效应晶体管的制造方法中形成金属硅化物时沿图2a中的AA’线、BB’线的器件剖面结构示意图。
其中，附图标记如下：
20、100-衬底(substrate)；
100a-有源区(Active area)；
100b-轻掺杂区(LDD regions)；
26、100s-源区(Source)；
28、100d-漏区(Drain)；
100c-沟道区(channel)；
100e-沟道区(channel)与隔离区(STI)的交界区域(channel edges/undopedregions)；
22、101-隔离区(STI)；
102-栅介质层(gate dielectric)；
103-多晶硅层(undoped or lightly doped poly-silicon)；
103a-多晶硅层103中的离子注入区；
103b-交界区域(channel edges/undoped regions)上未掺杂的多晶硅层；
103c-第二多晶硅层(doped poly-silicon)；
103d-第一多晶硅层(undoped or lightly doped poly-silicon)；
30、103e-栅极(gate)；
104-第一图形化掩膜层(photoresist 1)；
105-第二图形化掩膜层(photoresist 2)；
106-第三图形化掩膜层(photoresist3)；
107-侧墙(spacer)；
108-自对准硅化物(self-aligned silicide)；
34-栅极掺杂剂耗尽区；
36-反型掺杂区；
T-多晶硅层103的厚度；
D-交界区域100e的宽度，即第一图形化掩膜层104的覆盖宽度；
L-交界区域100e两侧的掺杂离子在交界区域100e中的横向扩散宽度；
D1-掺杂离子注入并退火后的第一多晶硅层103d的横向宽度；
D2-源漏离子注入并退火后的第一多晶硅层103d的横向宽度。
具体实施方式
以下结合附图2a～2c、图3、图4a～4b、图5a～5b、图6a～6b、图7a～7b、图8a～8b、图9a～9b、图10a～10c、图11a～11c、图12a～12b、图13a～13b、图14a～14b、图15a～15b、图16a～16b和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，应当容易理解的是，本文中的“在…上”和“于…上”的含义应当采用最广义的方式来解释，使得“在…上”和“于…上”的意思不仅是没有中间特征或中间层的情况下“直接在某物上”，而是还包括在具有中间特征或中间层的情况下“在某物上”的意思；“交界区域(channel edges/undoped regions)”均是指沟道区(channel)和隔离区(STI)的交界处的区域,该区域包括所述交界处一侧的部分沟道区(channel)和另一侧的部分隔离区(STI)；第一多晶硅层(undoped or lightly dopedpoly-silicon)”的含义是不受步骤S2中的掺杂离子注入和步骤S5中的源漏离子注入影响的不掺杂或轻掺杂的多晶硅；“第二多晶硅层(doped poly-silicon)”的含义是会掺杂有步骤S2中的掺杂离子和步骤S5中的源漏离子的多晶硅层(doped poly-silicon)；栅极(gate)、多晶硅层(undoped or lightly doped poly-silicon)和第二多晶硅层(dopedpoly-silicon)“位于所述交界区域(channel edges/undoped regions)外的部分”的含义是栅极(gate)、多晶硅层(undoped or lightly doped poly-silicon)和第二多晶硅层(doped poly-silicon)除去位于所述交界区域(channel edges/undoped regions)上方的部分以外的部分，栅极(gate)、多晶硅层(undoped or lightly doped poly-silicon)和第二多晶硅层(doped poly-silicon)“位于所述交界区域内的部分”以及“位于所述交界区域上的部分”的含义均是栅极(gate)、多晶硅层(undoped or lightly doped poly-silicon)和第二多晶硅层(doped poly-silicon)覆盖在所述交界区域(channel edges/undopedregions)上方的部分。
图2a是本发明一实施例的MOS场效应晶体管的俯视结构示意图，图2b是沿图2a中的AA’线的剖面结构示意图；图2c为沿图2a中的BB’线的剖面结构示意图。
请参考图2a～2c，本发明实施例提供一种MOS场效应晶体管(MOSFET)，包括：衬底100、隔离区101、有源区100a以及栅极103e。
所述衬底100可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆(wafer)，所述衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。
所述隔离区101可以通过浅沟槽隔离(STI)技术形成在所述衬底100中；所述有源区100a为所述隔离区101限定出来的用于制作MOS场效应晶体管的衬底100区域，所述有源区包括源区100s、漏区100d以及位于所述源区100s和漏区100d之间的沟道区100c。
所述栅极103e形成在所述沟道区100c上方，源区100s和漏区100d分居所述栅极103e两侧。所述栅极103e通过栅介质层102与所述沟道区100c隔离。
所述栅极103e包括第一多晶硅层103d和第二多晶硅103c。所述第一多晶硅层103d为不掺杂的多晶硅或轻掺杂的多晶硅或者两者组合，所述第一多晶硅层103d覆盖在所述沟道区100c和所述隔离区101的交界区域100e上并与所述沟道区100c和所述隔离区101均有部分重叠；所述第二多晶硅层103c为掺杂的多晶硅，覆盖在所述第一多晶硅层103d以及所述第一多晶硅层103d暴露出的沟道区100c上，且所述第二多晶硅层103c的掺杂离子导电类型与所述源区100s和漏区100d的掺杂离子导电类型相同。所述交界区域100e的宽度介于0.8T～1.6T，其中T为所述栅极中的所有多晶硅层的沉积厚度，即图2b和图2c中的第二多晶硅层103c覆盖在交界区域100e以外的沟道区100c上的厚度，例如T介于100nm～500nm。
当所述第一多晶硅层103d为轻掺杂的多晶硅时，所述轻掺杂的多晶硅的掺杂离子导电类型与所述第二多晶硅层103c以及源区100s、漏区100d的掺杂离子导电类型相同，且所述轻掺杂的多晶硅的掺杂离子浓度小于所述第二多晶硅层103c的掺杂离子浓度。例如，所述轻掺杂的多晶硅的掺杂离子剂量为1×1012/cm2～10×1012/cm2，所述第二多晶硅层103c中的离子掺杂剂量为1.5×1015/cm2～10×1015/cm2。
由于栅极103e中的第二多晶硅层103c具有较高掺杂浓度的离子，因此能够增加栅极103e的导电性，而由于位于交界区域100e上方的第一多晶硅层103d为不掺杂或轻掺杂的多晶硅，因此能够形成多晶硅耗尽区于此处栅极103e，继而提高此处沟道区100c的阈值电压(Vth)。
需要说明的是，当所述MOS场效应晶体管的栅极103e与临近的MOSFET的栅极连接在一起形成栅极线(gate line)时，所述栅极103e会从沟道区100c上延伸到隔离区101上。
请参考图16b，所述的MOS场效应晶体管还包括轻掺杂区100b、侧墙107和自对准金属硅化物108，其中，所述轻掺杂区100b位于所述源区100s和漏区100d分别靠近所述栅极103e一侧外的有源区100a中，所述侧墙107位于所述栅极103e的侧壁上，所述自对准金属硅化物108分别形成于所述栅极103e的第二多晶硅层103c、所述源区100s和所述漏区100d的表面上。
本发明的MOS场效应晶体管，易于生产，其栅极位于沟道边缘(即交界区域)的部分由第一多晶硅层和第二多晶硅层堆叠而成，其余部分为第二多晶硅层，且所述第一多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或者两者组合，而所述第二多晶硅层为具有较高的掺杂浓度的多晶硅，且所述第二多晶硅层的掺杂离子导电类型和源区/漏区的掺杂离子导电类型相同，由此，一方面可以因所述第二多晶硅层具有较高的掺杂浓度而增加栅极的导电性，另一方面可以因沟道边缘上的不掺杂的多晶硅或轻掺杂的多晶硅可以形成多晶硅耗尽区，继而能够提高形成的MOS场效应晶体管的沟道边缘(channel edges，即沟道区与隔离区的交界区域)处的阈值电压，进而改进最终形成的器件的可靠性。
请参考图3，本实施例提供一种MOS场效应晶体管的制造方法，包括：
S1，提供一衬底，在衬底中形成隔离区以限定出具有沟道区的有源区；
S2，形成栅介质层和多晶硅层于所述隔离区和有源区上，所述多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或两者组合；
S3(可选的)，掩蔽位于所述沟道区和所述隔离区的交界区域上的所述多晶硅层，对其他部分的所述多晶硅层进行掺杂离子注入，以在所述交界区域上保留部分厚度的未受所述掺杂离子注入影响的多晶硅层，定义为第一多晶硅层，并使其他部分的所述多晶硅层均转化为掺杂的多晶硅层，定义为第二多晶硅层；
S4，掩蔽至少位于所述沟道区的所述第一多晶硅层和所述第二多晶硅层，刻蚀暴露出的所述第二多晶硅层和所述第一多晶硅层，以形成栅极；以及，
S5，掩蔽位于所述交界区域上的所述栅极，并对暴露出的所述栅极和所述栅极两侧的有源区进行源漏离子注入，以形成源区和漏区，所述源区和漏区与所述第二多晶硅层的掺杂离子导电类型相同，且所述栅极中保留有部分未受所述源漏离子注入影响的所述第一多晶硅层，所述第二多晶硅层均转化为掺杂有注入的源漏离子的多晶硅层。
图4a是本实施例的MOS场效应晶体管的制造方法在执行步骤S1过程中沿图2a中的AA’线的剖面结构示意图；图4b为在执行步骤S1过程中沿图2a中的BB’线的剖面结构示意图。
请参考图4a以及图4b，在步骤S1中，首先需要在一衬底100中形成隔离区101以及有源区100a。具体地如下：
首先，提供一衬底100，该衬底100为后续工艺提供操作平台，可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆(wafer)，所述衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗(Ge)基底、锗硅(SiGe)基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗(GOI)基底等。所述衬底100例如是表面平坦的衬底。所述衬底100还可以具有阱区(如图4a中的P-Well)，所述阱区(P-Well)中的掺杂离子导电类型通常与后续形成的源区100s和漏区100d中的掺杂离子导电类型相反，即，在N型阱区(N-Well)上方可以形成PMOS场效应晶体管，而在P型阱区(P-Well)上方可以形成NMOS场效应晶体管。
接着，在所述衬底100中形成隔离区101以及由所述隔离区101限定出的有源区100a，所述有源区100a用于制作MOS场效应晶体管的源区100s、漏区100d以及位于所述源区和漏区之间的沟道区100c。本实施例中，有源区100a为矩形结构，隔离区101在所述有源区100a周围。所述隔离区101的具体形成工艺通常包括：首先，在衬底100上形成缓冲氧化物层(oxide)，例如可以是二氧化硅(SiO2)层，在缓冲氧化物层上形成氮化物层(nitride)，例如氮化硅(Si3N4)层；然后对具有所述缓冲氧化物层和所述氮化物层的衬底100进行刻蚀形成浅沟槽(shallow trench)；接着，在所述浅沟槽(shallow trench)中填充绝缘介质(例如是SiO2)并进一步进行顶面化学机械抛光(CMP)，从而形成隔离区(STI，也称为浅沟槽隔离结构)101；在STI 101形成之后，去除所述缓冲氧化物层和氮化物层，该过程为本领域技术人员熟知的浅沟槽隔离(STI)技术的一般工艺过程，具体细节在此不再赘述。
当直接在衬底100上形成栅极时，交界区域100e(即沟道区100c与隔离区101的交界区域)附近的栅极的电场可能变得增强，这会导致沟道区边缘100e的阈值电压(Vth)与其余沟道区部分的阈值电压相比降低，进而对器件的性能造成不利影响。因此后续步骤中通过改变栅极在沟道区边缘上结构(即改变栅极在沟道区100c与隔离区101的交界区域100e上的结构)，来改变此区域的阈值电压(Vth)，进而改善器件的性能。
图5a是本实施例的MOS场效应晶体管的制造方法在执行步骤S2时沿图2a中的AA’线的剖面结构示意图；图5b为在执行步骤S2过程中沿图2a中的BB’线的剖面结构示意图。
请参考图5a以及图5b，在步骤S2中，需要在衬底100表面上依次形成栅介质层102和多晶硅层(undoped or lightly-doped poly-silicon)103。具体地如下：
首先，可以采用热氧化(湿氧化或者干氧化)工艺、原位蒸汽产生工艺(ISSG)、化学气相沉积(CVD)工艺或原子层沉积工艺等工艺在所述衬底100的全局表面上形成栅介质层102，所述栅介质层102的材质可以为二氧化硅(SiO2)、氮氧化硅(SiON)或氮化硅(SiN)等，厚度可以为2nm～30nm。
接着，可以采用化学气相沉积(CVD)工艺在所述栅介质层102的表面上沉积不掺杂的多晶硅(undoped poly-silicon)来作为用于制作栅极(gate)的多晶硅层103，也可以采用原位(In-situ)掺杂工艺形成轻掺杂的多晶硅(lightly-doped poly-silicon)，作为用于制作栅极的多晶硅层103。其中，多晶硅层103的沉积厚度T可以为100nm～500nm，该厚度范围可以在后续提供的离子注入剂量下使得后续向多晶硅层103中掺杂的离子，能够在退火后扩散至多晶硅层103与栅介质层102的界面处，且使得交界区域100e两侧的掺杂离子能够横向扩散至交界区域100e内并接合或者重叠起来。在本发明的其他实施例中，所述多晶硅层103也可以是不掺杂的多晶硅和轻掺杂的多晶硅自下而上堆叠而成的复合结构(undoped poly-silicon+lightly-doped poly-silicon)。
此外，当多晶硅层103为轻掺杂的多晶硅时，优选地，所述轻掺杂的多晶硅中的掺杂离子与后续向多晶硅层103中的掺杂离子以及后续形成的源区和漏区中的掺杂离子的导电类型相同，且所述轻掺杂的多晶硅与后续用于在有源区100a中形成的轻掺杂区的掺杂离子浓度在相同的数量级上，例如轻掺杂的多晶硅的离子掺杂剂量为1×1012/cm2～10×1012/cm2。
步骤S2结束后，形成的多晶硅层103覆盖在所述衬底100的整个表面上方，即形成的多晶硅层103覆盖在所述隔离区101和有源区100a上方。图6a和7a是本实施例的MOS场效应晶体管的制造方法在执行步骤S3时沿图2a中的AA’线的剖面结构示意图；图6b和7b为在执行步骤S3过程中沿图2a中的BB’线的剖面结构示意图。步骤S3为可选步骤，也可以执行，也可以省略。
可选的,在步骤S3中，首先需要掩蔽交界区域100e上的多晶硅层103，然后对交界区域100e以外的多晶硅层103进行掺杂离子注入。具体地如下：
首先，请参考图6a、6b，可以形成第一图形化掩膜层(photoresist 1)104于所述多晶硅层103上，以掩蔽位于沟道区与隔离区的交界区域100e上的多晶硅层103，并暴露出多晶硅层103的其余部分。所述第一图形化掩膜层104的材质可以包括光刻胶(photoresist，PR)、氮化硅(SiN)、氮氧化硅(SiON)或两种以上组合等，本实施例中，所述第一图形化掩膜层104掩蔽的所述交界区域100e位于所述有源区100a和所述隔离区101的交界处，包括部分宽度的有源区100a和部分宽度的隔离区101，且所述交界区域100e沿图2a中的AA’线的剖面结构示意图中宽度D为0.8T～1.6T，T为多晶硅层103的沉积厚度。
接着，请继续参考图6a、6b，以所述第一图形化掩膜层104为掩膜，采用与后续形成的源区/漏区的掺杂离子导电类型相同的离子，对暴露出的所述多晶硅层103进行掺杂离子注入，且当待形成的MOS场效应晶体管为N型晶体管时，则注入的所述掺杂离子为N型掺杂离子(即导电类型为N型的离子)，所述N型掺杂离子例如包括磷(P)离子、砷(As)离子和锑(Sb)离子中的至少一种；当待形成的MOS场效应晶体管为P型晶体管时，则注入的所述掺杂离子为P型掺杂离子(即导电类型为P型的离子)，所述P型掺杂离子包括硼(B)离子、氟化硼(BF2+)离子、镓(Ga)离子和铟(In)离子中的至少一种。所述掺杂离子注入的能量为10Kev～50KeV，剂量为5×1014/cm2～5×1015/cm2，由此会在交界区域100e两侧的所述多晶硅层103中形成离子注入区(如图6a和6b中的虚线所示)103a，此时所述交界区域100e上方的所述多晶硅层103因受到第一图形化掩膜层104的保护而未受到本次掺杂离子注入的影响，记作未掺杂的多晶硅层103b(即该多晶硅层中不掺杂有所述掺杂离子)。
然后，请参考图7a和7b，在掺杂离子注入完成后，去除所述第一图形化掩膜层104，可选的，进行退火处理(anneal)。具体地，可以根据所述第一图形化掩膜层104的材质，选择合适的工艺去除所述第一图形化掩膜层104；之后，可以采用快速退火(RTA)工艺或者炉管反复加热的工艺对包括离子注入区103a在内的多晶硅层103进行退火处理，以消除离子注入缺陷并激活掺杂离子。
在退火处理过程中，所述离子注入区103a中的掺杂离子一方面会垂直向下扩散至多晶硅层103和栅介质层102的界面处，另一方面会向附近的交界区域100e上的未掺杂的多晶硅层103b(即所述交界区域内的多晶硅层103)中横向扩散，并在所述交界区域100e中接合起来或者重叠起来，此时交界区域100e中的未掺杂的多晶硅层103b的上部转化为具有所述掺杂离子的第二多晶硅层103c，而下部仍然保持为原来的多晶硅，即不具有所述掺杂离子的多晶硅层103，记为第一多晶硅层103d，也就是说，所述离子注入区103a中的掺杂离子的纵向扩散深度为步骤S2中的多晶硅层103的沉积厚度T，向交界区域100e中横向扩散宽度不小于D/2，例如为0.8T。且第一多晶硅层103d的底部宽度D1相对原来的未掺杂的多晶硅层103b的宽度D有可能变小，且第一多晶硅层103d的顶部宽度小于原来的未掺杂的多晶硅层103b的宽度D，第一多晶硅层103d的厚度相对原来的未掺杂的多晶硅层103b的厚度也变小。由此，在步骤S3后，位于所述沟道区和所述隔离区101的交界区域100e上的所述多晶硅层103被定义为第一多晶硅层103d，将其他部分的所述多晶硅层103被定义为第二多晶硅层103c。
图8a是本发明一实施例的MOS场效应晶体管的制造方法在执行步骤S4时沿图2a的AA’线的剖面结构示意图，图8b为在执行步骤S4过程中沿图2a中的BB’线的剖面结构示意图。
请参考图8a、图8b，在步骤S4中，需要掩蔽用作栅极103e的多晶硅层部分并刻蚀去除其余的多晶硅层部分，以形成栅极103e。具体地如下：
首先，可以形成第二图形化掩膜层(photoresist 2)105于所述第二多晶硅层103c上，以将用作栅极103e的多晶硅层部分掩蔽保护起来，所述第二图形化掩膜层105的材质可以为光刻胶等。
接着，以所述第二图形化掩膜层105为掩膜，采用各向异性刻蚀(Anisotropicetch)工艺刻蚀所述第二多晶硅层103c、第一多晶硅层103d以及所述栅介质层102，刻蚀停止在所述衬底100的表面上，以形成栅极103e，此时栅极103e两侧暴露出的有源区100a用于后续制作MOS场效应晶体管的源区和漏区，栅极103e覆盖的有源区100a的部分即MOS场效应晶体管的沟道区100c，且栅极103e还从所述沟道区100c延伸至附近的隔离区101的表面上。
之后，可以根据所述第二图形化掩膜层105的材质，选择合适的工艺去除所述第二图形化掩膜层105。
图9a是本发明一实施例的MOS场效应晶体管的制造方法在执行步骤S5的源漏离子注入后沿图2a的AA’线的剖面结构示意图；图9b为在执行步骤S5的源漏离子注入后沿图2a中的BB’线的剖面结构示意图。
在步骤S5中，需要掩蔽位于所述交界区域100e上的所述栅极，以通过离子注入的方式在栅极103e两侧形成源区和漏区。具体如下：
首先，请参考图9a、图9b，形成第三图形化掩膜层(photoresist 3)106于所述栅极103e和隔离区101上，以掩蔽交界区域100e上的第一多晶硅层103d，并暴露出所述栅极103e的其他部分以及栅极103e两侧的有源区100a。所述第三图形化掩膜层106的材质可以为光刻胶等。图9b中的所述第三图形化掩膜层106与交界区域100e完全对准。对于大规模生产，第三图形化掩膜层106的图案或多或少总是具有一些未对准，请参考图10a至10c，当第三图形化掩膜层106与栅极103e存在小于源/漏结深度的0.8倍的未对准量时，则对后续形成的源区和漏区没有明显的不利影响，且仍能够明显改善沟道边缘的阈值电压。对于大规模生产，第三图形化掩膜层106的图案的尺寸或多或少总是具有一些变化，且当第三图形化掩膜层106的图案的尺寸相对略小时，对后续形成的源区和漏区没有明显的不利影响，且仍能够明显改善沟道边缘的阈值电压；当第三图形化掩膜层106的图案尺寸相对较大时，请参考图11a至11c，如果第三图形化掩膜层106每侧相对栅极103e存在超出小于源/漏结深度的0.8倍的未对准量，则对后续形成的源区和漏区没有明显的不利影响，且仍能够明显改善沟道边缘的阈值电压。
接着，请继续参考图9a、图9b，以所述第三图形化掩膜层106为掩膜，对暴露出的所述有源区100a和所述栅极103e的部分进行源漏离子注入(S/D implant)，且此次源漏离子注入之后会在栅极103e两侧的有源区100a中形成离子注入区(如图9b中的虚线所示)，也会在交界区域100e以外的区域上的第二多晶硅层103c中形成离子注入区(如图9a中的虚线所示)。本实施例中，所述源漏离子注入所采用的注入能量为10Kev～30KeV，所采用的注入剂量为1×1015/cm2～5×1015/cm2。且当待形成的MOS场效应晶体管为N型晶体管时，则所述源漏离子注入的离子为N型掺杂离子(即导电类型为N型的离子)，所述N型掺杂离子例如包括磷(P)离子、砷(As)离子和锑(Sb)离子中的至少一种，当待形成的MOS场效应晶体管为P型晶体管时，则所述源漏离子注入的离子为P型掺杂离子(即导电类型为P型的离子)，所述P型掺杂离子包括硼(B)离子、氟化硼(BF2+)离子、镓(Ga)离子和铟(In)离子中的至少一种。
图12a、12b分别为本发明一实施例的MOS场效应晶体管的制造方法中执行步骤S5的退火后沿图2a中的AA’线、BB’线的器件剖面结构示意图；
然后，请参考图12a、图12b，可以根据所述第三图形化掩膜层106的材质，选择合适的工艺去除所述第三图形化掩膜层106。
之后，请继续参考图12a、图12b，可以采用快速退火(RTA)等工艺进行退火处理，以消除所述源漏离子注入所产在的注入缺陷，并激活注入的源漏离子。在本次退火处理的过程中，栅极103e两侧的有源区100a中的离子注入区中的源漏离子会向下纵向扩散以及向栅极103e下方的沟道区100c中横向扩散，形成源区100s和漏区100d。同时在第二多晶硅层103c中形成的离子注入区中的源漏离子一方面会垂直向下扩散至栅介质102的界面处，另一方面还向交界区域100e上的第一多晶硅层103d中横向扩散，也就是说，第二多晶硅层103c中的源漏离子的纵向扩散深度为T，向第一多晶硅层103d中横向扩散的宽度为L＝0.8T，交界区域100e两侧的第二多晶硅层103c中注入的源漏离子的横向扩散的区域在所述交界区域100e中接合起来或者重叠起来，此时交界区域100e上的第一多晶硅层103d的上部转化为掺杂有源漏离子的第二多晶硅层103c，下部仍然为不掺杂有步骤S3中的掺杂离子以及步骤S5中的源漏离子的多晶硅，由此使得各个区域的第二多晶硅层103c均掺杂有步骤S3中的掺杂离子以及步骤S5中的源漏离子。而且第一多晶硅层103d的宽度继续减小至D2，厚度也继续减小。
图13a是本发明一实施例MOS场效应晶体管的制造方法中制造轻掺杂(LightlyDoped Drain，LDD)区时沿图2a中的AA’线的器件剖面结构示意图；图13b是本发明一实施例MOS场效应晶体管的制造方法中制造轻掺杂(LDD)区时沿图2a中的BB’线的器件剖面结构示意图；图14a是本发明一实施例MOS场效应晶体管的制造方法中制造侧墙(Spacer)时沿图2a中的AA’线的器件剖面结构示意图；图14b是本发明一实施例MOS场效应晶体管的制造方法中制造侧墙时沿图2a中的BB’线的器件剖面结构示意图；图15a是本发明一实施例MOS场效应晶体管的制造方法中执行步骤S5时沿图2a中的AA’线的器件剖面结构示意图；图15b是本发明一实施例MOS场效应晶体管的制造方法中执行步骤S5时沿图2a中的BB’线的器件剖面结构示意图。
在本发明的其他实施例中，在执行步骤S4之后且在执行步骤S5之前，还可以在栅极103e两侧的有源区100a中形成轻掺杂(LDD)区，以进一步提高器件性能；在形成所述轻掺杂(LDD)区之后且在形成所述源区100s和漏区100d之前，还可以在所述栅极103e的侧壁上形成侧墙，以保证形成的源区100s和漏区100d向栅极103e下方扩散的深度；在形成所述源区100s和漏区100d之后，还可以形成自对准金属硅化物于所述第二多晶硅层103c、所述源区100s和所述漏区100d的表面上，以降低接触电阻。其中轻掺杂区、侧墙和自对准金属硅化物的形成过程如下：
首先，进行LDD离子注入，具体请参考图13a、13b，即在形成栅极103e并去除第二图形化掩膜层105之后，采用轻掺杂(Lightly Doped Drain，LDD)区离子注入工艺对栅极103e以及栅极103e两侧暴露出的有源区100a进行离子注入，注入的离子的导电类型与第二多晶硅层103c中原有掺杂的离子导电类型相同，即与后续待形成的源区100s和漏区100d中掺杂的源漏离子的导电类型也相同。所述LDD离子注入工艺采用的注入能量为10KeV～20KeV，离子注入的剂量为1×1012/cm2～10×1012/cm2。且当待形成的MOS场效应晶体管为N型晶体管时，则所述LDD离子注入的工艺所采用的离子为N型掺杂离子(即导电类型为N型的离子)，所述N型掺杂离子例如包括磷(P)离子、砷(As)离子和锑(Sb)离子中的至少一种，当待形成的MOS场效应晶体管为P型晶体管时，则所述LDD离子注入的工艺所采用的离子为P型掺杂离子(即导电类型为P型的离子)，所述P型掺杂离子包括硼(B)离子、氟化硼(BF2+)离子、镓(Ga)离子和铟(In)离子中的至少一种。另外，此次LDD离子注入会在栅极103e的表层形成轻掺杂离子注入区(如图13a中的虚线所示)，并会在栅极103e两侧暴露出的有源区100a表层中形成轻掺杂离子注入区(如图13b中的虚线所示)。
接着，退火激活，具体请参考图14a、14b，可以采用快速退火等工艺对LDD离子注入后的栅极103e、有源区100a进行退火，进而消除LDD注离子注入带来的缺陷，并激活LDD注入离子扩散。LDD退火是可选的。它可以被跳过并且可以通过后面的S/D退火周期退火，即LDD注入的离子可以通过步骤S5中的源漏离子注入后的退火激活。LDD注入离子在栅极103e两侧暴露出的有源区100a的表层扩散后形成轻掺杂区(NLdd)100b。当LDD离子注入的深度和剂量均相对较小时，栅极103e中的LDD注入离子在本次退火处理中，可以仅在表层的第二多晶硅层103c中扩散，对在交界区域100e上保留下来的第一多晶硅层103d没影响，也就是说第二多晶硅层103c受LDD离子注入的影响而导致掺杂离子剂量进一步提高，由此使得导电性能进一步增强；当LDD注入离子的注入的深度和剂量均相对较大时，栅极103e中的LDD注入离子在本次退火处理中，可以一方面会纵向向下扩散至与栅介质层102的界面处，另一方面会横向扩散至交界区域100e上的第一多晶硅层103d的表层或者全部中，也就是说第二多晶硅层103c受LDD离子注入的影响而掺杂离子剂量进一步提高，交界区域100e上保留下来的第一多晶硅层103d会受LDD离子注入的影响而使其表层或全部厚度上掺杂有所述LDD离子注入的离子，以使得沟道边缘上的第一多晶硅层103d的全部或表层转为轻掺杂的多晶硅，进而提高形成的MOS场效应晶体管的交界区域100e的沟道阈值电压，进而改善器件的性能。
之后，形成侧墙107，具体请继续参考图14a、14b，可以采用化学气相沉积工艺等在具有栅极103e和轻掺杂区100b的整个衬底100的表面上沉积侧墙材料，所述侧墙材料可以包括氧化硅(SiO2)、氮化硅(SiN)和氮氧化硅(SiON)中的至少一种，并进一步采用干法刻蚀工艺刻蚀沉积的侧墙材料，以在栅极103e的侧壁上形成侧墙107，所述侧墙107可以在后续的源漏离子注入工艺中限定源漏离子的注入位置，以限制源漏离子向栅极103e底部下方的扩散深度，进而保证在形成源区100s和所述漏区100d之后仍然有轻掺杂(LDD)区100b的存在，以利于器件性能的进一步提高。
然后，掩蔽交界区域100e上的第一多晶硅层103d，具体请参考图15a、15b，可以形成第三图形化掩膜层(photoresist 3)106于所述栅极103e和隔离区101上，以掩蔽交界区域100e上的第一多晶硅层103d，并暴露出所述栅极103e的其他部分以及栅极103e两侧的有源区100a。所述第三图形化掩膜层106的材质可以为光刻胶等。对于大规模生产，不仅允许第三图形化掩膜层106的图案或多或少有一些未对准，还允许第三图形化掩膜层106的图案或多或少有一些尺寸变化，对后续形成的源区和漏区的性能以及沟道边缘的阈值电压的提高没有明显的不利影响。
接着，请继续参考图15a、图15b，以所述第三图形化掩膜层106为掩膜，对暴露出的所述有源区100a和所述栅极103e的部分进行源漏离子注入(S/D implant)，且此次源漏离子注入之后会在栅极103e两侧的有源区100a中形成离子注入区(如图15b中的虚线所示)，也会在交界区域100e以外的区域上的第二多晶硅层103c中形成离子注入区(如图15a中的虚线所示)。本实施例中，所述源漏离子注入所采用的注入能量为10Kev～30KeV，所采用的注入剂量为1×1015/cm2～5×1015/cm2。且当待形成的MOS场效应晶体管为N型晶体管时，则所述源漏离子注入的离子为N型掺杂离子(即导电类型为N型的离子)，所述N型掺杂离子例如包括磷(P)离子、砷(As)离子和锑(Sb)离子中的至少一种，当待形成的MOS场效应晶体管为P型晶体管时，则所述源漏离子注入的离子为P型掺杂离子(即导电类型为P型的离子)，所述P型掺杂离子包括硼(B)离子、氟化硼(BF2 +)离子、镓(Ga)离子和铟(In)离子中的至少一种。
然后，去除所述第三图形化掩膜层106，具体请参考图16a、图16b，可以根据所述第三图形化掩膜层106的材质，选择合适的工艺去除所述第三图形化掩膜层106。
之后，退火激活，具体请继续参考图16a、图16b，可以采用快速退火(RTA)等工艺进行退火处理，以消除所述源漏离子注入所产在的注入缺陷，并激活注入的源漏离子。在本次退火处理的过程中，栅极103e两侧的有源区100a中的离子注入区中的源漏离子会向下纵向扩散以及向栅极103e下方的沟道区100c中横向扩散，形成源区100s和漏区100d。同时在第二多晶硅层103c中形成的离子注入区中的源漏离子一方面会垂直向下扩散至栅介质102的界面处，另一方面还向交界区域100e上的第一多晶硅层103d中横向扩散，也就是说，第二多晶硅层103c中的源漏离子的纵向扩散深度为T，向第一多晶硅层103d中横向扩散的宽度为L＝0.8T，交界区域100e两侧的第二多晶硅层103c中注入的源漏离子的横向扩散的区域在所述交界区域100e中接合起来或者重叠起来，此时交界区域100e上的第一多晶硅层103d的上部转化为掺杂有源漏离子的第二多晶硅层103c，下部仍然为不掺杂有步骤S3中的掺杂离子以及步骤S5中的源漏离子的多晶硅，由此使得各个区域的第二多晶硅层103c均掺杂有步骤S3中的掺杂离子以及步骤S5中的源漏离子。而且第一多晶硅层103d的宽度继续减小至D2，厚度也继续减小。最终的第二多晶硅层103c和第一多晶硅层103d组成了最终的栅极103e结构。此时栅极103e中的第二多晶硅层103c中的掺杂离子包括步骤S3中的掺杂离子、LDD离子注入的离子以及源漏离子，也就是说第二多晶硅层103c中的掺杂离子浓度(或者说剂量)等于步骤S3中的掺杂离子注入、LDD离子注入以及源漏离子注入的剂量之和，本实施例中为1.5×1015/cm2～10×1015/cm2。
之后，形成自对准金属硅化物，具体请继续参考图16a和16b，可以采用自对准金属硅化物工艺，形成自对准金属硅化物108于所述栅极103e、源区100s和漏区100d上，包括以下过程：先形成一金属层(例如包括镍Ni、钴Co、钨W、铂Pt、锰Mn、钛Ti、钽Ta等中的至少一种金属M)于所述衬底100上，所述金属层覆盖所述栅极103e、源区100s和漏区100d的表面；然后执行热退火工艺，以使所述金属层中的金属粒子(M)与所述栅极103e、源区100s和漏区100d表面的硅(Si)反应生成自对准金属硅化物(MSix)108。自对准金属硅化物108可以降低栅极103e、源区100s和漏区100d与后续形成的导电插塞(contact)之间的接触电阻，提高器件性能。
由上所述，本发明的MOS场效应晶体管的制造方法，先沉积不掺杂或轻掺杂的多晶硅，在形成栅极之后，将衬底的交界区域上的栅极多晶硅保护起来，从而在源漏离子注入时，对其他区域的栅极多晶硅进行源漏离子掺杂，由此使得最终形成的栅极在沟道区边缘上具有不掺杂的第一多晶硅层(为不掺杂或轻掺杂的多晶硅)和掺杂的第二多晶硅层的层叠结构，而在其他沟道区上均为掺杂的第二多晶硅层，无需改变STI处的结构，也不增加额外的结构，仅通过栅极位于沟道边缘上的结构，就可以提高形成的MOS场效应晶体管的沟道边缘(即交界区域)处的阈值电压；整个制造工艺无需向多晶硅进行反向掺杂，由此也省去了反向掺杂所使用的掩膜工艺，并对掩膜图案对准和掩膜图案尺寸变化有较大的容忍度，避免了因反向掺杂未对准而造成源区和漏区周围出现异常PN结的问题，大大降低了工艺复杂度和对准精度要求，改进了最终形成的器件的可靠性。且本发明的技术方案仅仅改变已有的多晶硅掺杂的掩膜板(p-&n-poly implant masks)以及源漏区离子注入的掩膜板(S/Dimplant masks)即可，无需额外附加的掩模，成本低，易于生产。
因此，为实现本发明的MOS场效应晶体管及其制造方法，本发明还提供所述改变已有的多晶硅掺杂的掩膜板(p-&n-poly implant masks)的方法和结构，所述掩膜板用于实现本发明所述的MOS场效应晶体管的制造方法中的步骤S2的掺杂离子注入。请参考图6a、6b，所述掩膜板具有保护所述交界区域100e上的多晶硅层103的图案以及围绕所述图案并暴露出所述交界区域100e以外的多晶硅层103的开口。或者，请参考图2a～2c，所述掩膜板用于制作和保护本发明所述的MOS场效应晶体管的第一多晶硅层103d，所述掩膜板具有保护所述第一多晶硅层103d的图案以及暴露出所述第一多晶硅层103d以外区域的栅极部分的开口。
本发明还提供所述改变已有的源漏离子注入的掩膜板(s/d implant masks)的方法和结构，所述掩膜板用于实现本发明所述的MOS场效应晶体管的制造方法中步骤S5的源漏离子注入，请参考图9a、9b，所述掩膜板具有保护所述交界区域100e上的栅极103e的图案以及围绕所述图案并暴露出所述交界区域100e以外的栅极103e和源区100s和漏区100d的开口。或者，所述掩膜板用于制造本发明所述的MOS场效应晶体管中的源区100s和漏区100d，请参考图2a～2c，所述掩膜板具有保护所述MOS场效应晶体管中的第一多晶硅层103d的图案以及对准所述源区100s、漏区100d以及所述栅极103e位于所述第一多晶硅层103d以外区域内的部分的开口。本发明的掩膜板，相对现有的掩膜板，仅仅增加了遮挡交界区域的图案，就可以保证形成的MOS场效应晶体管的栅极具有覆盖在所述交界区域上的第一多晶硅层，制造和改造成本低。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (14)

1.一种MOS场效应晶体管，其特征在于，包括：
衬底；
隔离区，形成在所述衬底中；
有源区，形成在所述衬底中并被所述隔离区限定出来，所述有源区包括源区、漏区以及位于所述源区和漏区之间的沟道区；以及，
栅极，形成在所述沟道区上方，所述栅极包括第一多晶硅层和第二多晶硅，所述第一多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或者两者组合，所述第一多晶硅层覆盖在所述沟道区和所述隔离区的交界区域上并与所述沟道区和所述隔离区均有部分重叠，所述第二多晶硅层为掺杂的多晶硅，覆盖在所述第一多晶硅层以及所述第一多晶硅层暴露出的沟道区上，且所述轻掺杂的多晶硅和所述第二多晶硅层的掺杂离子导电类型与所述源区和漏区的掺杂离子导电类型相同。
2.如权利要求1所述的MOS场效应晶体管，其特征在于，所述交界区域的宽度介于0.8T～1.6T，其中T为所述栅极中所有的多晶硅层的沉积厚度。
3.如权利要求1所述的MOS场效应晶体管，其特征在于，所述栅极通过栅介质层与所述沟道区隔离。
4.如权利要求1所述的MOS场效应晶体管，其特征在于，所述衬底中还具有位于所述源区和漏区靠近所述沟道区一侧的轻掺杂区。
5.如权利要求1所述的MOS场效应晶体管，其特征在于，所述栅极、所述源区和所述漏区的表面上还形成有金属硅化物。
6.一种MOS场效应晶体管的制造方法，其特征在于，包括：
提供一衬底，在衬底中形成隔离区以限定出具有沟道区的有源区；
形成栅介质层和多晶硅层于所述隔离区和有源区上，所述多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或两者组合；
将位于所述沟道区和所述隔离区的交界区域上的所述多晶硅层定义为第一多晶硅层，将其他部分的所述多晶硅层定义为第二多晶硅层，掩蔽至少位于所述沟道区上的所述第一多晶硅层和所述第二多晶硅层，并刻蚀暴露出的所述第二多晶硅层以及所述第一多晶硅层，以形成栅极；以及，
掩蔽位于所述交界区域上的所述栅极，并对暴露出的所述栅极和所述栅极两侧的有源区进行源漏离子注入，以形成源区和漏区，所述源区和所述漏区的掺杂离子导电类型与所述轻掺杂的多晶硅的掺杂离子导电类型相同，且所述栅极中保留有部分未受所述源漏离子注入影响的所述第一多晶硅层，所述第二多晶硅层均转化为掺杂有注入的源漏离子的多晶硅层。
7.如权利要求6所述的MOS场效应晶体管的制造方法，其特征在于，在刻蚀所述多晶硅层以形成栅极之前，掩蔽位于所述沟道区和所述隔离区的交界区域上的所述第一多晶硅层,对所述第二多晶硅层进行掺杂离子注入，以使所述第二多晶硅层转化为掺杂的多晶硅层，其中在所述交界区域上保留部分厚度的未受所述掺杂离子注入影响的所述第一多晶硅层。
8.如权利要求6所述的MOS场效应晶体管的制造方法，其特征在于，所述交界区域的宽度介于0.8T～1.6T，其中T为所述多晶硅层的沉积厚度。
9.如权利要求6所述的MOS场效应晶体管的制造方法，其特征在于，所述掩蔽步骤包括采用图形化掩膜层掩蔽所述栅极位于所述交界区域的部分，且所述图形化掩膜层与所述交界区域完全对准，或者，所述图形化掩膜层掩蔽所述交界区域并延伸至所述交界区域两侧的部分所述有源区上，或，所述图形化掩膜层掩蔽部分所述交界区域以及所述交界区域一侧的部分所述有源区，其中，完成所述源漏离子注入步骤后，移除所述图形化掩膜层。
10.如权利要求7所述的MOS场效应晶体管的制造方法，其特征在于，在所述交界区域两侧的所述多晶硅层中注入的掺杂离子向所述交界区域上的所述多晶硅层中横向扩散的宽度介于0.8T～1.6T，其中T为所述多晶硅层的沉积厚度。
11.如权利要求7所述的MOS场效应晶体管的制造方法，其特征在于，所述掩蔽步骤包括采用图形化掩膜层掩蔽位于所述交界区域上的所述第一多晶硅层，且所述图形化掩膜层与所述交界区域完全对准，或者，所述图形化掩膜层掩蔽所述交界区域并延伸至所述交界区域两侧的部分所述有源区上，或，所述图形化掩膜层掩蔽部分所述交界区域以及所述交界区域一侧的部分所述有源区，其中，完成所述掺杂离子注入步骤后，移除所述图形化掩膜层。
12.如权利要求6所述的MOS场效应晶体管的制造方法，其特征在于，在形成所述栅极之后，且在掩蔽所述栅极位于所述交界区域上的部分之前，采用与所述源区的掺杂离子导电类型相同的离子，对所述栅极以及所述栅极两侧的有源区进行轻掺杂源漏离子注入，以在所述栅极两侧的有源区中形成轻掺杂区。
13.如权利要求12所述的MOS场效应晶体管的制造方法，其特征在于，在形成所述轻掺杂区之后且在形成所述源区和漏区之前，先在所述栅极的侧壁上形成侧墙。
14.如权利要求6所述的MOS场效应晶体管的制造方法，其特征在于，在形成所述源区和漏区之后，形成金属硅化物于所述栅极、源区和漏区上。
CN201811237197.5A 2018-10-23 2018-10-23 Mos场效应晶体管及其制造方法 Active CN111092112B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811237197.5A CN111092112B (zh) 2018-10-23 2018-10-23 Mos场效应晶体管及其制造方法
US16/222,022 US10971595B2 (en) 2018-10-23 2018-12-17 MOFSET and method of fabricating same
US16/880,019 US10957776B2 (en) 2018-10-23 2020-05-21 Method of fabricating MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811237197.5A CN111092112B (zh) 2018-10-23 2018-10-23 Mos场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN111092112A true CN111092112A (zh) 2020-05-01
CN111092112B CN111092112B (zh) 2020-11-13

Family

ID=70278987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811237197.5A Active CN111092112B (zh) 2018-10-23 2018-10-23 Mos场效应晶体管及其制造方法

Country Status (2)

Country Link
US (2) US10971595B2 (zh)
CN (1) CN111092112B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599808A (zh) * 2020-05-27 2020-08-28 合肥晶合集成电路有限公司 半导体装置及其制造方法
CN113690304A (zh) * 2020-05-18 2021-11-23 爱思开海力士有限公司 半导体器件以及用于制造其的方法
CN113838925A (zh) * 2021-09-23 2021-12-24 长江存储科技有限责任公司 一种半导体器件及其制备方法
CN116419562A (zh) * 2023-06-09 2023-07-11 合肥晶合集成电路股份有限公司 半导体装置及其制作方法
CN118248740A (zh) * 2024-05-30 2024-06-25 杭州积海半导体有限公司 半导体器件及其制备方法
WO2024164452A1 (zh) * 2023-02-09 2024-08-15 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644135B (zh) * 2020-05-11 2023-08-15 联华电子股份有限公司 场效晶体管及其制造方法
CN112951922B (zh) * 2021-03-25 2024-07-23 派恩杰半导体（杭州）有限公司 集成ESD的SiC功率MOSFET器件及制备方法
CN116705860B (zh) * 2023-08-01 2023-10-31 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010381A1 (en) * 2000-01-27 2001-08-02 Hyundai Electronics Industries Co., Ltd. Semiconductor device and method of fabricating the same
US20070102779A1 (en) * 2005-11-07 2007-05-10 Samsung Electronics Co., Ltd. Differential mechanical stress-producing regions for integrated circuit field effect transistors
US20090294848A1 (en) * 2008-05-28 2009-12-03 Samsung Electronics Co., Ltd. Semiconductor device having transistor and method of manufacturing the same
WO2010020546A1 (en) * 2008-08-19 2010-02-25 International Business Machines Corporation Dual metal gate corner
CN101930946A (zh) * 2009-06-19 2010-12-29 新加坡格罗方德半导体制造私人有限公司 具有高电压晶体管的集成电路系统及其制造方法
US20110027949A1 (en) * 2006-02-07 2011-02-03 Seiko Instruments Inc. Semiconductor device and method of manufacturing the same
CN103730505A (zh) * 2012-10-15 2014-04-16 德州仪器公司 用于改进的亚阈值mosfet性能的i形栅极电极
US9406771B1 (en) * 2015-09-15 2016-08-02 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998848A (en) 1998-09-18 1999-12-07 International Business Machines Corporation Depleted poly-silicon edged MOSFET structure and method
JPWO2006068027A1 (ja) * 2004-12-20 2008-06-12 富士通株式会社 半導体装置およびその製造方法
US8698245B2 (en) * 2010-12-14 2014-04-15 International Business Machines Corporation Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure
US9437701B2 (en) * 2014-10-27 2016-09-06 Freescale Semiconductor, Inc. Integrated circuit devices with counter-doped conductive gates

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010381A1 (en) * 2000-01-27 2001-08-02 Hyundai Electronics Industries Co., Ltd. Semiconductor device and method of fabricating the same
US20070102779A1 (en) * 2005-11-07 2007-05-10 Samsung Electronics Co., Ltd. Differential mechanical stress-producing regions for integrated circuit field effect transistors
US20110027949A1 (en) * 2006-02-07 2011-02-03 Seiko Instruments Inc. Semiconductor device and method of manufacturing the same
US20090294848A1 (en) * 2008-05-28 2009-12-03 Samsung Electronics Co., Ltd. Semiconductor device having transistor and method of manufacturing the same
WO2010020546A1 (en) * 2008-08-19 2010-02-25 International Business Machines Corporation Dual metal gate corner
CN101930946A (zh) * 2009-06-19 2010-12-29 新加坡格罗方德半导体制造私人有限公司 具有高电压晶体管的集成电路系统及其制造方法
CN103730505A (zh) * 2012-10-15 2014-04-16 德州仪器公司 用于改进的亚阈值mosfet性能的i形栅极电极
US9406771B1 (en) * 2015-09-15 2016-08-02 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690304A (zh) * 2020-05-18 2021-11-23 爱思开海力士有限公司 半导体器件以及用于制造其的方法
CN113690304B (zh) * 2020-05-18 2024-02-13 爱思开海力士有限公司 半导体器件以及用于制造其的方法
CN111599808A (zh) * 2020-05-27 2020-08-28 合肥晶合集成电路有限公司 半导体装置及其制造方法
CN111599808B (zh) * 2020-05-27 2024-03-01 合肥晶合集成电路股份有限公司 半导体装置及其制造方法
CN113838925A (zh) * 2021-09-23 2021-12-24 长江存储科技有限责任公司 一种半导体器件及其制备方法
CN113838925B (zh) * 2021-09-23 2024-04-09 长江存储科技有限责任公司 一种半导体器件及其制备方法
WO2024164452A1 (zh) * 2023-02-09 2024-08-15 长鑫存储技术有限公司 半导体结构及其形成方法
CN116419562A (zh) * 2023-06-09 2023-07-11 合肥晶合集成电路股份有限公司 半导体装置及其制作方法
CN116419562B (zh) * 2023-06-09 2023-09-08 合肥晶合集成电路股份有限公司 半导体装置及其制作方法
CN118248740A (zh) * 2024-05-30 2024-06-25 杭州积海半导体有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
US20200127108A1 (en) 2020-04-23
US10971595B2 (en) 2021-04-06
CN111092112B (zh) 2020-11-13
US10957776B2 (en) 2021-03-23
US20200287016A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
CN111092112B (zh) Mos场效应晶体管及其制造方法
US9105743B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20150054076A1 (en) High voltage device
US8946071B2 (en) Method for manufacturing semiconductor device
CN102446768B (zh) 半导体器件及制造半导体器件的方法
US8294210B2 (en) High voltage channel diode
US8318571B2 (en) Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment
US20060138567A1 (en) Semiconductor device and fabricating method thereof
US9768054B2 (en) High voltage device with low Rdson
CN110265359B (zh) 半导体器件及其制造方法
JP5401803B2 (ja) 半導体装置の製造方法
US7521311B2 (en) Semiconductor device and method for fabricating the same
US20130026565A1 (en) Low rdson resistance ldmos
KR100835521B1 (ko) 반도체 소자의 구조 및 그의 제조방법
CN110783409A (zh) 具有低闪烁噪声的半导体装置和其形成方法
US10553701B2 (en) Semiconductor device with improved narrow width effect and method of making thereof
US6274448B1 (en) Method of suppressing junction capacitance of source/drain regions
US20020013016A1 (en) Method for fabricating semiconductor device
US7439596B2 (en) Transistors for semiconductor device and methods of fabricating the same
JP2005026661A (ja) リフレッシュタイムを改善させた半導体素子の製造方法
KR100189751B1 (ko) 반도체장치 및 그의 제조방법
CN108346563B (zh) 一种半导体器件及其制造方法和电子装置
KR100900234B1 (ko) 반도체 소자 및 그의 제조방법
KR102044468B1 (ko) 반도체 소자 및 그 형성 방법
CN115050699A (zh) 一种cmos器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 230012 No.88, xifeihe Road, comprehensive bonded zone, Xinzhan District, Hefei City, Anhui Province

Patentee after: Nexchip Semiconductor Corporation

Address before: 230012 No.88, xifeihe Road, comprehensive bonded zone, Xinzhan District, Hefei City, Anhui Province

Patentee before: HEFEI JINGHE INTEGRATED CIRCUIT Co.,Ltd.