JP2005026661A - リフレッシュタイムを改善させた半導体素子の製造方法 - Google Patents
リフレッシュタイムを改善させた半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2005026661A JP2005026661A JP2003431541A JP2003431541A JP2005026661A JP 2005026661 A JP2005026661 A JP 2005026661A JP 2003431541 A JP2003431541 A JP 2003431541A JP 2003431541 A JP2003431541 A JP 2003431541A JP 2005026661 A JP2005026661 A JP 2005026661A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- cell
- kev
- silicon substrate
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 38
- 238000005468 ion implantation Methods 0.000 claims abstract description 111
- 210000004027 cell Anatomy 0.000 claims abstract description 41
- 210000004692 intercellular junction Anatomy 0.000 claims abstract description 39
- 239000002019 doping agent Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 239000007943 implant Substances 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Abstract
【課題】イオン注入濃度の急激な濃度勾配にともなうリフレッシュタイムの劣化を防止するのに好適な半導体素子の製造方法を提供する。
【解決手段】シリコン基板上に複数のゲートラインを形成する段階と、ゲートラインをマスクとして用い第１ドーパントをイオン注入して複数のセル接合を形成する段階と、シリコン基板上に緩衝膜を形成する段階と、緩衝膜が形成されたシリコン基板に第２ドーパントをイオン注入して、セル接合のＲｐと同じＲｐを持つ複数のプラグイオン注入領域を形成する段階と、緩衝膜をエッチングしてゲートラインの両側壁にスペーサを形成する段階と、スペーサが形成されたシリコン基板上に層間絶縁膜を形成する段階と、層間絶縁膜をエッチングしてセル接合を露出させる複数のコンタクト孔を形成する段階と、コンタクト孔を通してセル接合と電気的に接続する複数のセルコンタクトプラグを形成する段階とを含む。
【選択図】図５
【解決手段】シリコン基板上に複数のゲートラインを形成する段階と、ゲートラインをマスクとして用い第１ドーパントをイオン注入して複数のセル接合を形成する段階と、シリコン基板上に緩衝膜を形成する段階と、緩衝膜が形成されたシリコン基板に第２ドーパントをイオン注入して、セル接合のＲｐと同じＲｐを持つ複数のプラグイオン注入領域を形成する段階と、緩衝膜をエッチングしてゲートラインの両側壁にスペーサを形成する段階と、スペーサが形成されたシリコン基板上に層間絶縁膜を形成する段階と、層間絶縁膜をエッチングしてセル接合を露出させる複数のコンタクト孔を形成する段階と、コンタクト孔を通してセル接合と電気的に接続する複数のセルコンタクトプラグを形成する段階とを含む。
【選択図】図５
Description
本発明は半導体素子の製造方法に関し、特にリフレッシュタイムを改善させることができる半導体素子の製造方法に関する。
ＤＲＡＭ素子のセル領域においてシリコン基板のセル接合とキャパシタのストレージノード、またはシリコン基板のセル接合とビットラインを接続するために使用するコンタクトプラグ、すなわちセルコンタクトプラグ（ｃｅｌｌ ｃｏｎｔａｃｔ ｐｌｕｇ）の材質は大部分ポリシリコン膜である。このようなポリシリコン膜を利用したセルコンタクトプラグは電気伝導性を増加させるために１×１０２０／ｃｍ３以上の濃度のドーパントをドーピングする。一方、セルの抵抗成分はチャネル抵抗、セル接合自身の抵抗、そしてセル接合との接触抵抗などがあり、このようなセルの抵抗成分を低減するためにチャネルやセル接合の場合、イオン注入エネルギーまたはドーズ量を調節する。
特に、セル接合自身の抵抗はその成分の大きさが大きくないため、コンタクトプラグ物質であるポリシリコン膜内のドーパントのドーピング濃度だけを調節して抵抗を少なくする。そのため、セルコンタクトプラグが小さくなるにしたがって接触抵抗の部分が重要性を増している。
しかし、ポリシリコン膜のドーピング濃度だけでストレージノードと接触する界面領域、そしてセル接合との接触抵抗を少なくするのには限界がある。
しかし、ポリシリコン膜のドーピング濃度だけでストレージノードと接触する界面領域、そしてセル接合との接触抵抗を少なくするのには限界がある。
このような問題を解決するために導入された技術がセルプラグイオン注入法である。セルプラグイオン注入法はコンタクト孔を形成した後にセル接合に付加的にドーパントをイオン注入する技術であって、セル接合とセルコンタクトプラグとの間の接触抵抗を少なくする効果があることとして知られている（例えば、特許文献１、特許文献２参照）。
図１乃至図３は、従来のセルプラグイオン注入を利用した半導体素子の製造方法を説明するための工程断面図である。
図１に示すように、セル領域が定義されたシリコン基板１１にセルトランジスタが形成されるＰ型ウェル１１Ａを形成した後、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を利用してフィールド酸化膜１２を形成する。次いで、Ｐ型ウェル１１Ａが形成されたシリコン基板１１上にゲート絶縁膜１３、第１ゲート導電膜１４、第２ゲート導電膜１５及びマスク酸化膜（ｍａｓｋ ｏｘｉｄｅ）１６の順に積層したゲートラインを形成する。
図１に示すように、セル領域が定義されたシリコン基板１１にセルトランジスタが形成されるＰ型ウェル１１Ａを形成した後、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を利用してフィールド酸化膜１２を形成する。次いで、Ｐ型ウェル１１Ａが形成されたシリコン基板１１上にゲート絶縁膜１３、第１ゲート導電膜１４、第２ゲート導電膜１５及びマスク酸化膜（ｍａｓｋ ｏｘｉｄｅ）１６の順に積層したゲートラインを形成する。
次いで、ゲートラインをマスクとして利用した低濃度ドーパントのイオン注入を実施して、ゲートライン間のシリコン基板１１内にセル接合１７を形成する。この時、セル接合１７は周知の如く、漏れ電流を抑制するために低濃度ドーパントのイオン注入だけで形成されるが、これをＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域とも称する。
一方、周辺回路領域に形成されるｎＭＯＳＦＥＴは低濃度ドーパントのイオン注入と高濃度ドーパントのイオン注入によって形成されたＬＤＤ領域内のソース／ドレイン構造を採択しており、ｐＭＯＳＦＥＴはソース／ドレイン構造の周辺にポケットイオン注入を行ってＳＣＥ（Ｓｈｏｒｔ Ｃｈａｎｎｅｌ Ｅｆｆｅｃｔ）を抑制する構造を採択している。
次に、図２に示すように、ゲートラインの両側壁にスペーサ１８を形成した後、ゲートラインを含むシリコン基板１１上に層間絶縁膜１９を蒸着する。次いで、図示しないランディングプラグコンタクト（ＬＰＣ）マスクをエッチングマスクとして層間絶縁膜１９をエッチングして、セルコンタクトプラグを形成するためのコンタクト孔を形成する。この時、ゲートライン間のセル接合１７の表面が露出される。
次いで、セル接合１７とセルコンタクトプラグとの間の接触抵抗減少のためにセルプラグイオン注入を実施して、セル接合１７のＲｐ（Ｐｒｏｊｅｃｔｉｏｎ ｏｆ ｒａｎｇｅ：投影飛程）と近似したＲｐを持つプラグイオン注入領域２０を形成する。ここで、セルプラグイオン注入はセル接合１７と後続セルコンタクトプラグとの間の接触抵抗を減少させて、セル領域に形成されるトランジスタの駆動力を高めるためのものである。
上述したように、セルプラグイオン注入はセルコンタクトプラグを形成するためのコンタクト孔の形成以後に行なわれる。
上述したように、セルプラグイオン注入はセルコンタクトプラグを形成するためのコンタクト孔の形成以後に行なわれる。
次に、図３に示すように、ゲートラインを含む全面にポリシリコン膜を蒸着した後、エッチバックまたは化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）工程によってセル接合１７にコンタクトされるセルコンタクトプラグ２１を形成する。
上述したように、従来の技術ではセルコンタクト抵抗を低くしてセルトランジスタの飽和電流を高めることができるように、セルプラグイオン注入工程を実施している。
上述したように、従来の技術ではセルコンタクト抵抗を低くしてセルトランジスタの飽和電流を高めることができるように、セルプラグイオン注入工程を実施している。
しかし、従来の技術はセルトランジスタの飽和電流を高めることはできるが、素子の信頼性側面、例えばリフレッシュタイムの改善などには限界がある。すなわち、従来の技術はプラグイオン注入領域２０がセル接合１７と直接接しているため、接合濃度が急激に増加して深さにともなう濃度勾配が急激に上昇するという問題がある。これにＰ型ウェル１１Ａとセル接合１７間の空乏層の幅が減少されて、この結果、電界が増加する現象を誘発させリフレッシュタイムがむしろ減少するという問題をさらに含む。
そこで、本発明は上記従来の半導体素子の製造方法における問題点に鑑みてなされたものであって、本発明の目的は、セル接合とセルコンタクトプラグ間の接触抵抗を改善するためのプラグイオン注入工程の際、イオン注入濃度の急激な濃度勾配にともなうリフレッシュタイムの劣化を防止するのに好適な半導体素子の製造方法を提供することにある。
上記目的を達成するためになされた本発明によるリフレッシュタイムを改善させた半導体素子の製造方法は、シリコン基板上に複数のゲートラインを形成するステップと、前記ゲートラインをマスクとして用い第１ドーパントをイオン注入して複数のセル接合を形成するステップと、前記ゲートラインを含む前記シリコン基板上に緩衝膜を形成するステップと、前記緩衝膜が形成された前記シリコン基板に第２ドーパントをイオン注入して、前記セル接合のＲｐ（投影飛程）と同じＲｐを持つ複数のプラグイオン注入領域を形成するステップと、前記緩衝膜をエッチングして前記ゲートラインの両側壁にスペーサを形成するステップと、前記スペーサが形成された前記シリコン基板上に層間絶縁膜を形成するステップと、前記層間絶縁膜をエッチングして前記セル接合を露出させる複数のコンタクト孔を形成するステップと、前記コンタクト孔を通して前記セル接合と電気的に接続する複数のセルコンタクトプラグを形成するステップとを含むことを特徴とする。
前記プラグイオン注入領域は、マスクなしのブランケットイオン注入法で形成することを特徴とする。
前記ブランケットイオン注入の工程は、リン（３１Ｐ）を利用し、８０ｋｅＶ〜１５０ｋｅＶのイオン注入エネルギーと、１×１０１２ｉｏｎｓ／ｃｍ２〜３×１０１３ｉｏｎｓ／ｃｍ２のドーズ量でなされることを特徴とする。
前記ブランケットイオン注入の工程は、リン（３１Ｐ）を利用し、８０ｋｅＶ〜１５０ｋｅＶの範囲内でイオン注入エネルギーを分散させると同時に１×１０１２ｉｏｎｓ／ｃｍ２〜３×１０１３ｉｏｎｓ／ｃｍ２の範囲内でドーズ量を分けてなされることを特徴とする。
前記イオン注入エネルギーを分散させるブランケットイオン注入の工程は、８０ｋｅＶ〜１５０ｋｅＶの範囲内で低いイオン注入エネルギーから高いイオン注入エネルギーに順にその大きさを増加させながら複数回イオン注入することを特徴とする。
前記緩衝膜は、窒化膜で形成されることを特徴とする。
前記窒化膜は、２００Å〜５００Åの厚さで形成されることを特徴とする。
前記第１ドーパントと前記第２ドーパントは、ｎ型ドーパントであることを特徴とする。
前記ブランケットイオン注入の工程は、リン（３１Ｐ）を利用し、８０ｋｅＶ〜１５０ｋｅＶのイオン注入エネルギーと、１×１０１２ｉｏｎｓ／ｃｍ２〜３×１０１３ｉｏｎｓ／ｃｍ２のドーズ量でなされることを特徴とする。
前記ブランケットイオン注入の工程は、リン（３１Ｐ）を利用し、８０ｋｅＶ〜１５０ｋｅＶの範囲内でイオン注入エネルギーを分散させると同時に１×１０１２ｉｏｎｓ／ｃｍ２〜３×１０１３ｉｏｎｓ／ｃｍ２の範囲内でドーズ量を分けてなされることを特徴とする。
前記イオン注入エネルギーを分散させるブランケットイオン注入の工程は、８０ｋｅＶ〜１５０ｋｅＶの範囲内で低いイオン注入エネルギーから高いイオン注入エネルギーに順にその大きさを増加させながら複数回イオン注入することを特徴とする。
前記緩衝膜は、窒化膜で形成されることを特徴とする。
前記窒化膜は、２００Å〜５００Åの厚さで形成されることを特徴とする。
前記第１ドーパントと前記第２ドーパントは、ｎ型ドーパントであることを特徴とする。
本発明によれば、セルコンタクトプラグとセル接合との間の接触抵抗を改善させるためのプラグイオン注入工程を緩衝膜を形成した状態で高いイオン注入エネルギーで行うことによって、ゆるやかで広い濃度勾配を形成して素子のリフレッシュタイムを改善させることができるという優れた効果がある。
次に、本発明に係るリフレッシュタイムを改善させた半導体素子の製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
図４乃至図７は、本発明の実施例に係るリフレッシュタイムを改善させた半導体素子の製造方法を説明するための工程断面図である。
まず、図４に示すように、セルトランジスタが形成されるシリコン基板３１にＰ型ドーパントをイオン注入してＰ型ウェル３１Ａを形成する。この時、Ｐ型ウェル３１Ａを形成するためのイオン注入はホウ素（Ｂｏｒｏｎ）を５×１０１２ｉｏｎｓ／ｃｍ２〜３×１０１３ｉｏｎｓ／ｃｍ２のドーズと１８０ｋｅＶ〜３００ｋｅＶの高いイオン注入エネルギーで行なわれる。
まず、図４に示すように、セルトランジスタが形成されるシリコン基板３１にＰ型ドーパントをイオン注入してＰ型ウェル３１Ａを形成する。この時、Ｐ型ウェル３１Ａを形成するためのイオン注入はホウ素（Ｂｏｒｏｎ）を５×１０１２ｉｏｎｓ／ｃｍ２〜３×１０１３ｉｏｎｓ／ｃｍ２のドーズと１８０ｋｅＶ〜３００ｋｅＶの高いイオン注入エネルギーで行なわれる。
次いで、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を利用してフィールド酸化膜３２を形成した後、シリコン基板３１上にゲート絶縁膜３３、第１ゲート導電膜３４、第２ゲート導電膜３５及びマスク酸化膜３６の順序に積層されたゲートラインを形成する。ここでの、ゲート絶縁膜３３は一般的なシリコン酸化膜（ＳｉＯ２）系列であり、第１ゲート導電膜３４はポリシリコン膜であり、第２ゲート導電膜３５はタングステン膜（Ｗ）またはタングステンシリサイド膜（ＷＳｉ２）のような低抵抗金属膜である。
次いで、ゲートラインをマスクとして利用しドーパントのイオン注入によってゲートライン間のシリコン基板３１内にセル接合３７を形成する。この時、セル接合３７は周知の如く、リン（Ｐｈｏｓｐｈｏｒｏｕｓ；Ｐ）のようなＮ型ドーパントを低濃度で注入して形成する。このように低濃度でＮ型ドーパントを注入する理由はセル領域では漏れ電流を抑制するために低濃度ソース／ドレインを形成し、周辺回路領域ではＬＤＤ構造のソース／ドレインを形成するためである。
ここで、セル接合３７はリン（Ｐ）または砒素（Ａｓ）を１×１０１３ｉｏｎｓ／ｃｍ２〜５×１０１３ｉｏｎｓ／ｃｍ２のドーズ量と７０ｋｅＶ〜８０ｋｅＶの低いイオン注入エネルギーで注入して形成する。そして、イオン注入は０゜〜２０゜のチルト角を与えながら行うことができるが、この時チルト角が５゜以上の場合にはウェーハを２回または４回ローテーションさせてイオン注入する。
次に、図５に示すように、ゲートラインを含む全面に緩衝膜（ｂｕｆｆｅｒ ｌａｙｅｒ）３８を蒸着する。この時、緩衝膜３８は２００Å〜５００Åの厚さに形成した窒化膜を利用する。
次いで、緩衝膜３８が形成された状態でブランケットイオン注入を行ってプラグイオン注入領域３９を形成する。この時、ブランケットイオン注入とはイオン注入マスクなしに全面にイオン注入を実施することを意味する。
次いで、緩衝膜３８が形成された状態でブランケットイオン注入を行ってプラグイオン注入領域３９を形成する。この時、ブランケットイオン注入とはイオン注入マスクなしに全面にイオン注入を実施することを意味する。
ここで、プラグイオン注入領域３９のＲｐ（Ｐｒｏｊｅｃｔｉｏｎ ｏｆ ｒａｎｇｅ）がセル接合３７のＲｐと近似してなければならないのでイオン注入エネルギーが大きい。すなわち、緩衝膜３８の厚さがあることによって緩衝膜３８で消失されるドーパントを補充するために、緩衝膜３８を使わずに行う方式とは異なってイオン注入エネルギーを増加させないと要求されるＲｐレベルに合わすことができない。
このためにブランケットイオン注入時、ドーパントとしてはセル接合３７にドーピングされたドーパントと同じＮ型ドーパントを利用し、ここでは、リン（３１Ｐ）を利用してイオン注入エネルギーとドーズ量は各々８０ｋｅＶ〜１５０ｋｅＶ、１×１０１２ｉｏｎｓ／ｃｍ２〜３×１０１３ｉｏｎｓ／ｃｍ２である。一方、イオン注入エネルギーは緩衝膜３８の厚さが薄ければ小さくなり、緩衝膜３８の厚さが厚くなれば大きくなる。併せて、イオン注入されるリン（Ｐ）のドーズ量も緩衝膜３８を通過しながら消失していくことを考慮してその量を調節する。
また、ブランケットイオン注入の際より一層ゆるやかな濃度勾配を得るため、２、３回エネルギーを分散させてイオン注入することができる。例えば、８０ｋｅＶ〜１５０ｋｅＶの範囲内で低いイオン注入エネルギーから高いイオン注入エネルギーに段階的にその大きさを増加させながら複数回イオン注入するが、８０ｋｅＶのイオン注入エネルギーで１次イオン注入し、１００ｋｅＶで２次イオン注入し、最後に１２０ｋｅＶで３次イオン注入する。この時、ドーパントのドーズ量も各イオン注入の際分散して注入することもできる。
上述したように、ブランケットイオン注入によりプラグイオン注入領域３９を形成すれば、イオン注入されたドーパントの濃度形状（ｐｒｏｆｉｌｅ）を広く形成することができる。すなわち、要求されるＲｐを満足させるため、緩衝膜３８なしにイオン注入する場合には、４０ｋｅＶ〜７０ｋｅＶの範囲の低いイオン注入エネルギーでイオン注入することによってドーパントの濃度勾配が非常に急激であり狭く形成される短所があったが、本発明のように緩衝膜３８を形成した状態で８０ｋｅＶ〜１５０ｋｅＶの範囲の高いイオン注入エネルギーでイオン注入することによって、ドーパントの濃度勾配をゆるやかにしながら広く形成できる。これについての詳細は図８を参照して後述する。
次に、図６に示すように、緩衝膜３８をエッチバックしてゲートラインの両側壁に接するゲートスペーサ３８Ａを形成し、ゲートスペーサ３８Ａ及びゲートラインを含む全面に層間絶縁膜４０を蒸着する。
次いで、層間絶縁膜４０上にランディングプラグコンタクト（ＬＰＣ）マスク（図示せず）を形成した後、ランディングプラグコンタクトマスクをエッチングマスクとして層間絶縁膜４０をエッチングして、セル接合３７の表面を露出させるコンタクト孔４０Ａを形成する。この時、ゲートスペーサ３８Ａは層間絶縁膜４０のエッチングの際、エッチングバリヤの役割をし、その結果ゲートラインがエッチングからアタックされることを防止する。
次いで、層間絶縁膜４０上にランディングプラグコンタクト（ＬＰＣ）マスク（図示せず）を形成した後、ランディングプラグコンタクトマスクをエッチングマスクとして層間絶縁膜４０をエッチングして、セル接合３７の表面を露出させるコンタクト孔４０Ａを形成する。この時、ゲートスペーサ３８Ａは層間絶縁膜４０のエッチングの際、エッチングバリヤの役割をし、その結果ゲートラインがエッチングからアタックされることを防止する。
次に、図７に示すように、コンタクト孔４０Ａを含む全面にポリシリコン膜を蒸着した後、マスク酸化膜３６の表面が露出されるまで化学的機械的研磨（ＣＭＰ）工程を実施して、セル接合３７に接続するセルコンタクトプラグ４１を形成する。
図８は、従来の技術と本発明の実施例にともなうプラグイオン注入領域の濃度勾配を比較したグラフである。ここで、横座標は深さ（Å）を示し、縦座標はリン（Ｐ）の濃度（ｉｏｎｓ／ｃｍ３）を示す。図８において、濃度勾配を表すカーブＰ１は３１Ｐを５５ｋｅＶのイオン注入エネルギーと５×１０１２ｉｏｎｓ／ｃｍ２のドーズ注入量で行った場合であり、カーブＰ２は４００Åの窒化膜を形成した状態で３１Ｐを１００ｋｅＶのイオン注入エネルギーと９×１０１２ｉｏｎｓ／ｃｍ２のドーズ量で注入した場合である。
図８から分かるように、カーブＰ１のＲｐが、カーブＰ１に比べてイオン注入エネルギーとドーズとが増加したカーブＰ２のＲｐと同じ値、すなわち７５０Å近くの深さで同一に測定されているが、両カーブの形態は互いに異なる。例えば、窒化膜なしに直接シリコン基板に低いイオン注入エネルギーでリンを注入したカーブＰ１はその形態が非常に急激で狭く示されている反面、窒化膜を形成した状態で高いイオン注入エネルギーでリンを注入したカーブＰ２はゆるやかながら広い形態を示している。
このように同じＲｐ値を持っても両カーブの形態が異なる理由は低いイオン注入エネルギーでも要求されるＲｐを得ることのできるカーブＰ１とは異なり、カーブＰ２は窒化膜が４００Åの厚さで形成されていてカーブＰ１と同じＲｐを得るためにはカーブＰ１に比べて相対的に高いイオン注入エネルギー及び高いドーズ量を適用するためである。通常高いイオン注入エネルギーでイオン注入が行なわれるサンプルのＲｐ値と低いイオン注入エネルギーで行なわれたサンプルのＲｐ値を同一にする場合にはΔＲｐが増加すると知られている。ここで、ΔＲｐはＲｐの６０％水準に該当する値であって、深さに伴った濃度勾配の急激な度合いを示す基準となる。
従って、低いイオン注入エネルギーで行なわれたカーブＰ１のＲｐと同じＲｐを持つために相対的に高いイオン注入エネルギーで注入したカーブＰ２はΔＲｐが増加するにしたがってゆるやかで広い形態を示す。これによってＰ型ウェルとセル接合間の空乏層の幅が減少することが抑制されるが、これはセル接合の電界集中現象を緩和させることを意味する。
図９は、従来の技術と本発明のものとのリフレッシュタイムを比較したグラフである。図９において、横座標はウェーハフレームナンバーを示し、縦座標はリフレッシュタイム（ｔＲＥＦ、ｍｓ）を示す。そして、図面符号「○」と「□」は各々ポーズリフレッシュタイム（Ｐａｕｓｅ−ｒｅｆｒｅｓｈ ｔｉｍｅ、Ｐ−ｔＲＥＦ）とＹ−マーチリフレッシュタイム（Ｙ−ｍａｒｃｈ ｒｅｆｒｅｓｈ ｔｉｍｅ、ＹＭＣ−ｔＲＥＦ）を示す。ここで、ポーズリフレッシュタイムはリフレッシュする時間の間隔を意味し、Ｙ−マーチリフレッシュタイムはＹ−マーチリフレッシュ法で測定したリフレッシュタイムを意味する。
また、「Ｒ１」はイオン注入エネルギーとドーズ量を全部増加させた場合の結果であり、「Ｒ２」は「Ｒ１」に比べてドーズ量を減少させた場合の結果であり、「Ｒ３」は「Ｒ１」に比べてイオン注入エネルギーを増加させた場合の結果である。そして、「Ｒ４」と「Ｒ５」は窒化膜なしに低いイオン注入エネルギーでプラグイオン注入を実施した従来の技術の結果であり、特に、「Ｒ５」は「Ｒ４」に比べてイオン注入エネルギーを増加させた場合の結果である。
図９から分かるように、窒化膜なしに低いイオン注入エネルギーでプラグイオン注入を実施した従来の技術の結果「Ｒ４」、「Ｒ５」はポーズリフレッシュタイムとＹ−マーチリフレッシュタイムが９０ｍｓ〜１５０ｍｓほどで非常に短いことに対し、窒化膜を形成した後にプラグイオン注入を実施した本発明の結果「Ｒ１」、「Ｒ２」、「Ｒ３」はポーズリフレッシュタイムとＹ−マーチリフレッシュタイムが１３０ｍｓ〜３００ｍｓほどで非常に長く測定されている。従って、本発明の結果である「Ｒ１」、「Ｒ２」、「Ｒ３」は従来の技術の結果「Ｒ４」、「Ｒ５」に比べて全部リフレッシュタイムが増加していることが分かる。
上述した実施例ではセル領域に限定して説明したが、緩衝膜の蒸着工程が周辺領域でもなされるためｐＭＯＳＦＥＴのＳＣＥ（Ｓｈｏｒｔ Ｃｈａｎｎｅｌ Ｅｆｆｅｃｔ）抑制効果を付加的に得ることができる。
例えば、緩衝膜の蒸着後プラグイオン注入がマスクなしに行なわれるために周辺領域のｎＭＯＳＦＥＴ及びｐＭＯＳＦＥＴ形成地域にもイオン注入が行なわれ、特にｐＭＯＳＦＥＴ地域は浅いＰ型ソース／ドレイン領域で予定された領域にカウンタドーピングされることによって、一般にポケットイオン注入の役割をする。すなわち、Ｐ型ソース／ドレイン領域と反対導電型のドーパントをイオン注入してＰ型ソース／ドレイン領域のチャネル方向に局部的にポケットイオン注入領域を形成する。これによってＳＣＥ効果を抑制することができる。
例えば、緩衝膜の蒸着後プラグイオン注入がマスクなしに行なわれるために周辺領域のｎＭＯＳＦＥＴ及びｐＭＯＳＦＥＴ形成地域にもイオン注入が行なわれ、特にｐＭＯＳＦＥＴ地域は浅いＰ型ソース／ドレイン領域で予定された領域にカウンタドーピングされることによって、一般にポケットイオン注入の役割をする。すなわち、Ｐ型ソース／ドレイン領域と反対導電型のドーパントをイオン注入してＰ型ソース／ドレイン領域のチャネル方向に局部的にポケットイオン注入領域を形成する。これによってＳＣＥ効果を抑制することができる。
周知の如く、セル領域では単一ゲートスペーサを利用し、周辺領域ではこの中でデュアル（ｄｕａｌ）ゲートスペーサを利用するため、緩衝膜からなった第１のゲートスペーサを形成した後に第２のゲートスペーサを形成し、以後Ｐ型ソース／ドレイン領域を形成するのでＰ型ソース／ドレイン領域のチャネル方向に局部的に第２のゲートスペーサ幅ほどのポケットイオン注入領域が形成される構造を得る。したがって、本発明ではポケットイオン注入領域を形成するための別途のイオン注入工程を必要としない。
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
３１ シリコン基板
３１Ａ Ｐ型ウェル
３２ フィールド酸化膜
３３ ゲート絶縁膜
３４ 第１ゲート導電膜
３５ 第２ゲート導電膜
３６ マスク酸化膜
３７ セル接合
３８ 緩衝膜
３８Ａ ゲートスペーサ
３９ プラグイオン注入領域
４０ 層間絶縁膜
４０Ａ コンタクト孔
４１ セルコンタクトプラグ
３１Ａ Ｐ型ウェル
３２ フィールド酸化膜
３３ ゲート絶縁膜
３４ 第１ゲート導電膜
３５ 第２ゲート導電膜
３６ マスク酸化膜
３７ セル接合
３８ 緩衝膜
３８Ａ ゲートスペーサ
３９ プラグイオン注入領域
４０ 層間絶縁膜
４０Ａ コンタクト孔
４１ セルコンタクトプラグ
Claims (8)
- シリコン基板上に複数のゲートラインを形成するステップと、
前記ゲートラインをマスクとして用い第１ドーパントをイオン注入して複数のセル接合を形成するステップと、
前記ゲートラインを含む前記シリコン基板上に緩衝膜を形成するステップと、
前記緩衝膜が形成された前記シリコン基板に第２ドーパントをイオン注入して、前記セル接合のＲｐ（投影飛程）と同じＲｐを持つ複数のプラグイオン注入領域を形成するステップと、
前記緩衝膜をエッチングして前記ゲートラインの両側壁にスペーサを形成するステップと、
前記スペーサが形成された前記シリコン基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜をエッチングして前記セル接合を露出させる複数のコンタクト孔を形成するステップと、
前記コンタクト孔を通して前記セル接合と電気的に接続する複数のセルコンタクトプラグを形成するステップとを含むことを特徴とするリフレッシュタイムを改善させた半導体素子の製造方法。 - 前記プラグイオン注入領域は、マスクなしのブランケットイオン注入法で形成することを特徴とする請求項１に記載のリフレッシュタイムを改善させた半導体素子の製造方法。
- 前記ブランケットイオン注入の工程は、リン（３１Ｐ）を利用し、８０ｋｅＶ〜１５０ｋｅＶのイオン注入エネルギーと、１×１０１２ｉｏｎｓ／ｃｍ２〜３×１０１３ｉｏｎｓ／ｃｍ２のドーズ量でなされることを特徴とする請求項２に記載のリフレッシュタイムを改善させた半導体素子の製造方法。
- 前記ブランケットイオン注入の工程は、リン（３１Ｐ）を利用し、８０ｋｅＶ〜１５０ｋｅＶの範囲内でイオン注入エネルギーを分散させると同時に１×１０１２ｉｏｎｓ／ｃｍ２〜３×１０１３ｉｏｎｓ／ｃｍ２の範囲内でドーズ量を分けてなされることを特徴とする請求項２に記載のリフレッシュタイムを改善させた半導体素子の製造方法。
- 前記イオン注入エネルギーを分散させるブランケットイオン注入の工程は、８０ｋｅＶ〜１５０ｋｅＶの範囲内で低いイオン注入エネルギーから高いイオン注入エネルギーに順にその大きさを増加させながら複数回イオン注入することを特徴とする請求項４に記載のリフレッシュタイムを改善させた半導体素子の製造方法。
- 前記緩衝膜は、窒化膜で形成されることを特徴とする請求項１に記載のリフレッシュタイムを改善させた半導体素子の製造方法。
- 前記窒化膜は、２００Å〜５００Åの厚さで形成されることを特徴とする請求項１に記載のリフレッシュタイムを改善させた半導体素子の製造方法。
- 前記第１ドーパントと前記第２ドーパントは、ｎ型ドーパントであることを特徴とする請求項１に記載のリフレッシュタイムを改善させた半導体素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043081A KR100541373B1 (ko) | 2003-06-30 | 2003-06-30 | 리프레시타임을 개선시킨 반도체소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005026661A true JP2005026661A (ja) | 2005-01-27 |
| JP4650998B2 JP4650998B2 (ja) | 2011-03-16 |
Family
ID=33536374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003431541A Expired - Fee Related JP4650998B2 (ja) | 2003-06-30 | 2003-12-25 | リフレッシュタイムを改善させた半導体素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7265039B2 (ja) |
| JP (1) | JP4650998B2 (ja) |
| KR (1) | KR100541373B1 (ja) |
| CN (1) | CN100565809C (ja) |
| TW (1) | TWI285411B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005321736A (ja) * | 2004-05-11 | 2005-11-17 | Fuji Xerox Co Ltd | 光書き込み型画像表示方法および画像表示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100648859B1 (ko) * | 2005-06-07 | 2006-11-24 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| DE102006040491B4 (de) * | 2006-08-30 | 2014-12-11 | Infineon Technologies Austria Ag | Verfahren zur Erzeugung einer Implantationszone und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone |
| US8050084B2 (en) | 2006-09-05 | 2011-11-01 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device |
| KR20080086692A (ko) * | 2007-03-23 | 2008-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR101017809B1 (ko) * | 2008-03-13 | 2011-02-28 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269461A (ja) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2001196470A (ja) * | 2000-01-13 | 2001-07-19 | Sharp Corp | 半導体装置の製造方法 |
| US6482707B1 (en) * | 2000-03-21 | 2002-11-19 | Micron Technology, Inc. | Method of improving static refresh |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172187A (ja) * | 1994-12-16 | 1996-07-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR19990018635A (ko) * | 1997-08-28 | 1999-03-15 | 구본준 | 엘디디구조 모스 트랜지스터 제조방법 |
| KR100268458B1 (ko) * | 1997-10-01 | 2000-10-16 | 윤종용 | 실리사이드 및 엘디디 구조를 갖는 반도체 디바이스의 제조방법 |
| US6087253A (en) * | 1998-03-03 | 2000-07-11 | Vanguard International Semiconductor Corporation | Method of forming landing plugs for PMOS and NMOS |
| US6455362B1 (en) * | 2000-08-22 | 2002-09-24 | Micron Technology, Inc. | Double LDD devices for improved dram refresh |
| KR100431298B1 (ko) * | 2001-12-15 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| KR100445055B1 (ko) * | 2002-05-16 | 2004-08-21 | 주식회사 하이닉스반도체 | 삼중웰 구조를 갖는 반도체소자의 제조 방법 |
| KR100495914B1 (ko) * | 2002-05-24 | 2005-06-20 | 주식회사 하이닉스반도체 | 씨모스트랜지스터 및 그 제조 방법 |
| JP2004119644A (ja) * | 2002-09-26 | 2004-04-15 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
-
2003
- 2003-06-30 KR KR1020030043081A patent/KR100541373B1/ko not_active IP Right Cessation
- 2003-12-25 JP JP2003431541A patent/JP4650998B2/ja not_active Expired - Fee Related
- 2003-12-29 TW TW092137324A patent/TWI285411B/zh not_active IP Right Cessation
- 2003-12-30 US US10/750,318 patent/US7265039B2/en not_active Expired - Lifetime
-
2004
- 2004-04-27 CN CNB2004100373535A patent/CN100565809C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269461A (ja) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2001196470A (ja) * | 2000-01-13 | 2001-07-19 | Sharp Corp | 半導体装置の製造方法 |
| US6482707B1 (en) * | 2000-03-21 | 2002-11-19 | Micron Technology, Inc. | Method of improving static refresh |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005321736A (ja) * | 2004-05-11 | 2005-11-17 | Fuji Xerox Co Ltd | 光書き込み型画像表示方法および画像表示装置 |
| JP4513414B2 (ja) * | 2004-05-11 | 2010-07-28 | 富士ゼロックス株式会社 | 画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4650998B2 (ja) | 2011-03-16 |
| US7265039B2 (en) | 2007-09-04 |
| CN1577749A (zh) | 2005-02-09 |
| TWI285411B (en) | 2007-08-11 |
| KR100541373B1 (ko) | 2006-01-11 |
| KR20050002035A (ko) | 2005-01-07 |
| TW200501328A (en) | 2005-01-01 |
| US20040266156A1 (en) | 2004-12-30 |
| CN100565809C (zh) | 2009-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6998319B2 (en) | Method of manufacturing semiconductor device capable of suppressing impurity concentration reduction in doped channel region arising from formation of gate insulating film | |
| JP4665141B2 (ja) | 半導体装置とその製造方法 | |
| US7265011B2 (en) | Method of manufacturing a transistor | |
| JP2005033098A (ja) | 半導体装置及びその製造方法 | |
| KR100843879B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN115295494A (zh) | 一种半导体结构的制作方法 | |
| US5432105A (en) | Method for fabricating self-aligned polysilicon contacts on FET source/drain areas | |
| KR20170001945A (ko) | 반도체 장치 | |
| JP4650998B2 (ja) | リフレッシュタイムを改善させた半導体素子の製造方法 | |
| KR20060013110A (ko) | 반도체소자의 제조방법 | |
| US6946338B2 (en) | Method for manufacturing semiconductor device | |
| US7402478B2 (en) | Method of fabricating dual gate electrode of CMOS semiconductor device | |
| CN113327978A (zh) | 半导体结构及其形成方法 | |
| KR100756815B1 (ko) | 트랜지스터의 제조 방법 | |
| JP2009141260A (ja) | 半導体装置、及びその製造方法 | |
| KR100271801B1 (ko) | 반도체장치의 제조방법 | |
| KR100943133B1 (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 | |
| KR100434955B1 (ko) | 반도체 소자의 ｃｍｏｓ 및 그 제조 방법 | |
| KR100439102B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2005109064A (ja) | 半導体装置及びその製造方法 | |
| KR20020071214A (ko) | 보더리스 콘택을 구비한 반도체 소자 및 그의 제조방법 | |
| KR20040008496A (ko) | 트랜지스터의 제조 방법 | |
| KR20010035814A (ko) | 반도체장치의 제조방법 | |
| JP2000182983A (ja) | 半導体装置及びその製造方法 | |
| KR20060059020A (ko) | Ｍｏｓ 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |