CN102446768B - 半导体器件及制造半导体器件的方法 - Google Patents

半导体器件及制造半导体器件的方法 Download PDF

Info

Publication number
CN102446768B
CN102446768B CN201110264433.4A CN201110264433A CN102446768B CN 102446768 B CN102446768 B CN 102446768B CN 201110264433 A CN201110264433 A CN 201110264433A CN 102446768 B CN102446768 B CN 102446768B
Authority
CN
China
Prior art keywords
semiconductor layer
region
layer
impurity
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110264433.4A
Other languages
English (en)
Other versions
CN102446768A (zh
Inventor
江间泰示
藤田和司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN102446768A publication Critical patent/CN102446768A/zh
Application granted granted Critical
Publication of CN102446768B publication Critical patent/CN102446768B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开半导体器件及其制造方法。第一晶体管包括：第一导电类型的第一杂质层，形成在半导体衬底的第一区域中；第一外延半导体层，形成在第一杂质层上；第一栅极绝缘膜，形成在第一外延半导体层上；第一栅极电极，形成在第一栅极绝缘膜上；及第二导电类型的第一源极区/漏极区，形成在第一区域内第一外延半导体层和半导体衬底中。第二晶体管包括：第一导电类型的第二杂质层，形成在半导体衬底的第二区域中；第二外延半导体层，形成在第二杂质层上，并比第一外延半导体层薄；第二栅极绝缘膜，形成在第二外延半导体层上；第二栅极电极，形成在第二栅极绝缘膜上；及第二导电类型的第二源极区/漏极区，形成在第二区域内第二外延半导体层和半导体衬底中。

Description

半导体器件及制造半导体器件的方法
技术领域
本发明于此公开的实施例涉及一种半导体器件及一种制造半导体器件的方法。
背景技术
随着半导体器件的小型化与高集成化，因沟道杂质的统计波动(statisticalfluctuation)而引起的晶体管的阈值电压的波动变得非常显著。阈值电压是决定晶体管性能的重要参数之一，为了制造高性能及高可靠性的半导体器件，降低因杂质的统计波动而引起的阈值电压的波动是很重要的。
作为降低因统计波动而引起的阈值电压波动的一种技术，在具有陡峭的(steep)杂质浓度分布的高掺杂沟道杂质层上形成非掺杂外延硅层的技术被提出。
下述是相关实例：U.S.专利No.6,482,714；U.S.专利公布No.2009/0108350；A.Asenov，“Suppression of Random Dopant-Induced ThresholdVoltage Fluctuations in Sub-0.1-μm MOSFET’s with Epitaxial and δ-dopedChannels”，IEEE Transactions on Electron Devices，vol.46，No.8.p.1718，1999；Woo-Hyeong Lee，“MOS Device Structure Development for ULSI：LowPower/High Speed Operation”，Microelectron.Reliab.，Vol.37，No.9，pp.1309-1314，1997；以及A.Hokazono等人，“Steep Channel Profiles in n/pMOSControlled by Boron-Doped Si：C Layers for Continual Bulk-CMOS Scaling”，IEDM09-673。
用于在半导体器件制造过程中结合上述提到的技术的方法还没有具体地提出来。尤其是，由于在制造过程中采用上述技术而将会发生的新的问题以及这些问题的解决手段还没有被具体地研究。
发明内容
因此，在实施例的一个方案中本发明的目的在于提供一种半导体器件及一种制造半导体器件的方法，其能够通过价格低廉的工艺过程实现高性能及高可靠性。
根据实施例的一个方案，提供了一种制造半导体器件的方法，其包括如下步骤：在半导体衬底的第一区域和第二区域中离子注入第一导电类型的第一杂质；激活(activate)所述第一杂质，以在所述第一区域和所述第二区域中形成第一杂质层；在形成有所述第一杂质层的所述半导体衬底上方外延生长半导体层；在所述半导体层上方形成暴露出所述第一区域且覆盖所述第二区域的掩模；利用所述掩模，部分地除去所述第一区域中的所述半导体层；在所述掩模被除去之后，在所述半导体层上方形成第一栅极绝缘膜；以及在所述第一区域中的所述第一栅极绝缘膜上方形成第一栅极电极，并且在所述第二区域中的所述第一栅极绝缘膜上方形成第二栅极电极。
根据实施例的另一个方案，提供了一种半导体器件，其包括第一晶体管及第二晶体管，所述第一晶体管包括：第一导电类型的第一杂质层，形成在半导体衬底的第一区域中；第一外延半导体层，形成在所述第一杂质层上方；第一栅极绝缘膜，形成在所述第一外延半导体层上方；第一栅极电极，形成在所述第一栅极绝缘膜上方；以及第二导电类型的第一源极区/漏极区，形成在所述第一区域内的所述第一外延半导体层中和所述半导体衬底中；以及所述第二晶体管包括：第一导电类型的第二杂质层，形成在所述半导体衬底的第二区域中；第二外延半导体层，形成在所述第二杂质层上方，并且比所述第一外延半导体层薄；第二栅极绝缘膜，形成在所述第二外延半导体层上方；第二栅极电极，形成在所述第二栅极绝缘膜上方；以及第二导电类型的第二源极区/漏极区，形成在所述第二区域内的所述第二外延半导体层中和所述半导体衬底中。
附图说明
图1和图2是示出根据一实施例的半导体器件的结构的概略剖视图；
图3至图20是示出根据该实施例的半导体器件的制造方法的剖视图；
图21A至图21D是示出根据第一参考实例的半导体器件的制造方法的剖视图；
图22A至图22B、图23A至图23B和图24A至图24B是示出根据第二参考实例的半导体器件的制造方法的剖视图；以及
图25A至图25B、图26A至图26B、图27A至图27B、图28A至图28B、图29A至图29B和图30是示出根据第三参考实例的半导体器件的制造方法的剖视图。
具体实施方式
[实施例]
将参照图1至图20来描述根据一实施例的半导体器件及制造半导体器件的方法。
图1和图2是示出根据本实施例的半导体器件的结构的概略剖视图。图3-图20是示出根据本实施例的半导体器件的制造方法的剖视图。
首先，将参照图1与图2来描述根据本实施例的半导体器件的结构。
在硅衬底10上方，形成低阈值电压/低压NMOS晶体管(LVt LV NMOS)和低阈值电压/低压PMOS晶体管(LVt LV PMOS)。这些低阈值电压/低压晶体管是具有运行于低压的低阈值电压的晶体管，并且用于需要高速运行的电路单元中。
在硅衬底10上方，形成高阈值电压/低压NMOS晶体管(HVt LV NMOS)和高阈值电压/低压PMOS晶体管(HVt LV PMOS)。这些高阈值电压/低压晶体管是具有运行于低压的高阈值电压的晶体管，并且用于需要较低漏电流的电路单元中。
在硅衬底10上方，形成高压NMOS晶体管(HV NMOS)和高压PMOS晶体管(HV PMOS)。这些高压晶体管用于施加高压的电路单元中(如3.3VI/O)。
高阈值电压/低压NMOS晶体管(HVt LV NMOS)在硅衬底10的高阈值电压/低压NMOS晶体管形成区域16H内形成。
在高阈值电压/低压NMOS晶体管形成区域16H内的硅衬底10中，形成p阱20和p型高掺杂杂质层22。在p型高掺杂杂质层22上方，形成在硅衬底10上外延生长的硅层48。在硅层48上方，形成栅极绝缘膜64a。在栅极绝缘膜64a上方，形成栅极电极66。在栅极电极66两侧的硅层48和硅衬底10中，形成源极区/漏极区78。因而，形成了高阈值电压/低压NMOS晶体管(HVt LV NMOS)。
低阈值电压/低压NMOS晶体管(LVt LV NMOS)在硅衬底10的低阈值电压/低压NMOS晶体管形成区域16L内形成。
在低阈值电压/低压NMOS晶体管形成区域16L内的硅衬底10中，形成p阱20和p型高掺杂杂质层22。在p型高掺杂杂质层22上方，形成在硅衬底10上外延生长的硅层48。在硅层48上方，形成栅极绝缘膜64a。在栅极绝缘膜64a上方，形成栅极电极66。在栅极电极66两侧的硅层48和硅衬底10中，形成源极区/漏极区78。因而，形成了低阈值电压/低压NMOS晶体管(LVt LV NMOS)。
高阈值电压/低压NMOS晶体管形成区域16H和低阈值电压/低压NMOS晶体管形成区域16L内的p阱20和p型高掺杂杂质层22是同时形成的并且具有相同的杂质浓度分布。
高阈值电压/低压NMOS晶体管(HVt LV NMOS)和低阈值电压/低压NMOS晶体管(LVt LV NMOS)的阈值电压通过硅层48的膜厚度之差来调节。也就是说，在高阈值电压/低压NMOS晶体管形成区域16H内形成的硅层48的膜厚度比在低阈值电压/低压NMOS晶体管形成区域16L内形成的硅层48的膜厚度薄。因而，高阈值电压/低压NMOS晶体管(HVt LV NMOS)的阈值电压比低阈值电压/低压NMOS晶体管(LVt LV NMOS)的阈值电压高。
低阈值电压/低压PMOS晶体管(LVt LV PMOS)在硅衬底10的低阈值电压/低压PMOS晶体管形成区域24L内形成。
在低阈值电压/低压PMOS晶体管形成区域24L内的硅衬底10中，形成n阱28和n型高掺杂杂质层30。在n型高掺杂杂质层30上方，形成在硅衬底10上外延生长的硅层48。在硅层48上方，形成栅极绝缘膜64a。在栅极绝缘膜64a上方，形成栅极电极66。在栅极电极66两侧的硅层48和硅衬底10中，形成源极区/漏极区80。因而，形成了低阈值电压/低压PMOS晶体管(LVt LV PMOS)。
高阈值电压/低压PMOS晶体管(HVt LV PMOS)在硅衬底10的高阈值电压/低压PMOS晶体管形成区域24H内形成。
在高阈值电压/低压PMOS晶体管(HVt LV PMOS)形成区域24H的硅衬底10中，形成n阱28和n型高掺杂杂质层30。在n型高掺杂杂质层30上方，形成在硅衬底10上外延生长的硅层48。在硅层48上方，形成栅极绝缘膜64a。在栅极绝缘膜64a上方，形成栅极电极66。在栅极电极66两侧的硅层48和硅衬底10中，形成源极区/漏极区80。因而，形成了高阈值电压/低压PMOS晶体管(HVt LV PMOS)。
这里，在高阈值电压/低压PMOS晶体管形成区域24H和低阈值电压/低压PMOS晶体管形成区域24L内形成的n阱28和n型高掺杂杂质层30是同时形成的并且具有相同的杂质浓度分布。
高阈值电压/低压PMOS晶体管(HVt LV PMOS)和低阈值电压/低压PMOS晶体管(LVt LV PMOS)的阈值电压通过硅层48的膜厚度之差来调节。也就是说，在高阈值电压/低压PMOS晶体管(HVt LV PMOS)形成区域24H内形成的硅层48的厚度比在低阈值电压/低压PMOS晶体管(LVt LvPMOS)内形成的硅层48的厚度小。因而，高阈值电压/低压PMOS晶体管(HVt LV PMOS)的阈值电压比低阈值电压/低压PMOS晶体管(LVt LVPMOS)的阈值电压高。
高压NMOS晶体管(HV NMOS)在硅衬底10的高压NMOS晶体管形成区域32中形成。
在高压NMOS晶体管形成区域32内的硅衬底10中，形成p阱36和p型杂质层38。为了改善结击穿电压，p型杂质层38相比于低压NMOS晶体管的p型高掺杂杂质层22具有低浓度与平缓的杂质分布。在p型杂质层38上方，形成在硅衬底10上外延生长的硅层48。在硅层48上方，形成比低压晶体管的栅极绝缘膜64a厚的栅极绝缘膜60a。在栅极绝缘膜60a上方，形成栅极电极66。在栅极电极66两侧的硅层48和硅衬底10中，形成源极区/漏极区78。因而，形成了高压NMOS晶体管(HV NMOS)。
高压PMOS(HV PMOS)晶体管在硅衬底10的高压PMOS晶体管形成区域40中形成。
在高压PMOS晶体管形成区域40内的硅衬底10中，形成n阱44和n型杂质层46。为了提高结击穿电压，n型杂质层46相比于低压PMOS晶体管的n型高掺杂杂质层30具有低浓度与平缓的杂质分布。在n型杂质层46上方，形成在硅衬底10上外延生长的硅层48。在硅层48上方，形成比低压晶体管的栅极绝缘膜64a厚的栅极绝缘膜60a。在栅极绝缘膜60a上方，形成栅极电极66。在栅极电极66两侧的硅层48和硅衬底10中，形成源极区/漏极区80。因而，形成了高压PMOS晶体管(HV PMOS)。
在各晶体管的栅极电极66和源极区/漏极区78、80上方，形成金属硅化物膜84。
在上面形成有六种晶体管的硅衬底10上方，形成层间绝缘膜86。在层间绝缘膜86中，埋置连接至各晶体管的接触塞88。互连90被连接至接触塞88。
如上所述，根据本实施例的半导体器件包括四种低压晶体管和两种高压晶体管。
如图2所示，四种低压晶体管均包括：沟道区域106，具有陡峭的杂质浓度分布的高掺杂杂质层108，以及在高掺杂杂质层108上外延生长的非掺杂硅层110。这种晶体管结构对于抑制因杂质的统计波动而引起的晶体管的阈值电压波动是很有效的。
如上所述，高阈值电压/低压NMOS晶体管(HVt LV NMOS)和低阈值电压/低压NMOS晶体管(LVt LV NMOS)的阈值电压通过硅层48的膜厚度之差来调节。因此，没有必要区分高阈值电压/低压NMOS晶体管(HVt LVNMOS)和低阈值电压/低压NMOS晶体管(LVt LV NMOS)之间的沟道区域的杂质分布图(impurity profile)，这样可以简化制造过程。
类似地，高阈值电压/低压PMOS晶体管(HVt LV PMOS)和低阈值电压/低压PMOS晶体管(LVt LV PMOS)的阈值电压也通过硅层48的膜厚度之差来调节。因此，没有必要区分高阈值电压/低压PMOS晶体管(HVt LVPMOS)和低阈值电压/低压PMOS晶体管(LVt LV PMOS)之间的沟道区域的杂质分布图，这样可以简化制造过程。
使得NMOS晶体管与PMOS晶体管之间的高阈值电压晶体管的硅层48和低阈值电压晶体管的硅层48的各个厚度彼此相等可进一步简化制造过程。因而，可降低制造成本。
接着，将参照图3至图20来描述根据本实施例的半导体器件的制造方法。
首先，通过光微影(photolithography)和蚀刻，将要用作用于掩模对准的标记(mark)的沟槽12被形成在硅衬底10的、除将要形成产品的区域外的区域中(如划线区)。
在根据本实施例的半导体器件的制造方法中，在形成器件隔离绝缘膜58之前，形成阱和沟道杂质层。在形成器件隔离绝缘膜58之前所进行的微影(lithography)过程中(如用于形成阱和沟道杂质层的微影过程)，沟槽12用作用于掩模对准的标记。
阱和沟道杂质层在形成器件隔离绝缘膜58之前形成，以抑制在除去氧化硅膜14、52、60(参照后述第一参考实例和第二参考实例)时隔离绝缘膜58的膜厚度减少。
接着，在硅衬底10的整个表面上方，通过如热氧化法形成氧化硅膜14作为硅衬底10的表面的保护膜(图3)。
接着，通过光微影，形成暴露出低压NMOS晶体管形成区域16并且覆盖其余区域的光致抗蚀剂膜18。为了进行光微影的对准，沟槽12用作对准标记。
接着，采用光致抗蚀剂膜18作为掩模而进行离子注入，以在低压NMOS晶体管形成区域16内形成p阱20和p型高掺杂杂质层22(图4)。
p阱20是在150keV加速能量与7.5×1012cm-2剂量的条件下如通过分别沿与衬底的法线方向相倾斜的四个方向注入硼离子(B+)而形成的。p型高掺杂杂质层22是分别通过如在50keV加速能量与5×1014cm-2的条件下注入锗离子(Ge+)，在3keV加速能量与3×1014cm-2的条件下注入碳离子(C+)，以及在2keV加速能量与3×1013cm-2的条件下注入硼离子(B+)而形成的。锗用来使硅衬底10非结晶从而防止硼离子的沟道效应，并且使硅衬底10非结晶以增加在晶格点处定位碳的概率。位于晶格点处的碳用来抑制硼的扩散。有鉴于此，优选地，在碳与硼之前离子注入锗，并且p阱20在p型高掺杂杂质层22之前形成。
接着，通过如灰化法，光致抗蚀剂膜18被除去。
然后，通过光微影，形成暴露出低压PMOS晶体管形成区域24并且覆盖其余区域的光致抗蚀剂膜26。为了进行光微影的对准，沟槽12用作对准标记。
接着，采用光致抗蚀剂膜26作为掩模，进行离子注入，以在硅衬底10的低压PMOS晶体管形成区域24内形成n阱28和n型高掺杂杂质层30(图5)。
n阱28是通过如分别沿与衬底的法线方向相倾斜的四个方向在360keV加速能量与7.5×1012cm-2剂量的条件下注入磷离子(P+)以及在80keV加速能量与6×1012cm-2剂量的条件下注入砷离子(As+)而形成的。n型高掺杂杂质层30是通过如在6keV加速能量与2×1013cm-2剂量的条件下注入砷离子，或者在20keV-50keV加速能量(如20keV)与0.5×1013cm-2-2.0×1013cm-2剂量(如1.5×1013cm-2)的条件下注入锑离子(Sb+)而形成的。
接着，通过如灰化法，光致抗蚀剂膜26被除去。
在根据本实施例的半导体器件的制造方法中，高阈值电压/低压NMOS晶体管(HVt LV NMOS)和低阈值电压/低压NMOS晶体管(LVt LV NMOS)的p阱20和p型高掺杂杂质层22是同时形成的。高阈值电压/低压PMOS晶体管(HVt LV PMOS)和低阈值电压/低压PMOS晶体管(LVt LV PMOS)的n阱28和n型高掺杂杂质层30是同时形成的。因而，用于将离子注入到四个低压晶体管的沟道区域的微影步骤是两步。
另一方面，当高阈值电压/低压NMOS晶体管(HVt LV NMOS)和低阈值电压/低压NMOS晶体管(LVt LV NMOS)通过改变p阱20和p型高掺杂杂质层22的浓度或者分布而分别形成时，所需的微影步骤至少为两步。类似地，当高阈值电压/低压PMOS晶体管(HVt LV PMOS)和低阈值电压/低压PMOS晶体管(LVt LV PMOS)通过改变n阱28和n型高掺杂杂质层30的浓度或者分布而分别形成时，所需的微影步骤至少为两步。用于将离子注入到四个低压晶体管的沟道区域所需的微影步骤至少为四步。
因而，根据本实施例的半导体器件的制造方法，在用于四个低压晶体管的沟道离子注入的过程中，微影步骤可以减少至少两步(参照后述第三参考实例)。
然后，通过光微影，形成暴露出高压NMOS晶体管形成区域32并且覆盖其余区域的光致抗蚀剂膜34。为了进行光微影的对准，沟槽12用作对准标记。
接着，采用光致抗蚀剂膜34作为掩模，进行离子注入，以在硅衬底10的高压NMOS晶体管形成区域32内形成p阱36和p型杂质层38(图6)。
p阱36是在150keV加速能量与7.5×1012cm-2剂量的条件下如通过分别沿与衬底的法线方向相倾斜的四个方向注入硼离子而形成的。p型杂质层38是如通过在2keV加速能量与5×1012cm-2的条件下注入硼离子而形成的。在高压运行的NMOS晶体管中，鉴于使沟道区域的杂质浓度分布平缓从而改善结击穿电压和热载流子抗扰度的考虑，既不离子注入碳也不离子注入锗。
接着，通过如灰化法，光致抗蚀剂膜34被除去。
接着，通过光微影，形成暴露出高压PMOS晶体管形成区域40并且覆盖其余区域的光致抗蚀剂膜42。为了进行光微影的对准，沟槽12用作对准标记。
接着，采用光致抗蚀剂膜42作为掩模，进行离子注入，以在硅衬底10的高压PMOS晶体管形成区域40内形成n阱44和n型杂质层46(图7)。
n阱44是在360keV加速能量与7.5×1012cm-2剂量下如通过分别沿与衬底的法线方向相倾斜的四个方向注入磷离子而形成的。n型杂质层46是在2keV加速能量与5×1012cm-2剂量下如通过注入磷离子而形成的。在高压运行的PMOS晶体管中，鉴于使沟道区域的杂质浓度分布平缓从而改善结击穿电压和热载流子抗扰度的考虑，离子注入磷以替代砷或者锑。
接着，通过如灰化法，光致抗蚀剂膜42被除去。
接着，在惰性环境气氛下进行热处理，以恢复在激活所注入的杂质时被引入硅衬底10中的离子注入损失。例如，在氮气环境气氛下，进行600℃、150秒与1000℃、0秒(其中0秒表示为尖峰退火(spike anneal)的短时间热处理，例如可参见0-7803-8478-4/042004 IEEE，pp.85-88，J.C.Hooker等人所著的“Work Function Stability of thermal ALD Ta(Si)N Gate Electrodes onHfO2”，以及97-4244-5640-6/09 2009 IEEE，pp.17.3.1-17.3.4，Satoshi Kamiyama等人所著的“Vth Fluctuation Suppression and High Performance ofHfSiON/Metal Gate Stacks by Controlling Capping-Y2O3 Layers for 22nm BulkDevices”)两个阶段的热处理。
此时，与其中只有硼被注入的p型杂质层38相比，其中锗和碳连同硼一起被注入的p型高掺杂杂质层22能够抑制硼的扩散。因而，在保持p型高掺杂杂质层22的陡峭分布的同时，p型杂质层38的杂质可被广泛地分布。
n型高掺杂杂质层30由扩散常数比在n型杂质层46中注入的磷小的砷或者锑形成，由此，在保持n型高掺杂杂质层30的陡峭分布的同时，n型杂质层46的杂质可被广泛地(broad)分布。
然后，通过湿蚀刻，如氢氟酸水溶液，氧化硅膜14被除去。此时，器件隔离绝缘膜58还没有在硅衬底上形成，所以因氧化硅膜14的蚀刻而引起的器件隔离绝缘膜58的膜厚度的减小不会发生。
然后，通过采用如TMAH(四甲基氢氧化铵)的湿蚀刻，硅衬底10的表面被蚀刻大约3nm。
接着，通过如CVD法，在硅衬底10的表面上生长如40nm-厚度的非掺杂硅层48(图8)。
接着，通过光微影，形成覆盖低阈值电压/低压NMOS晶体管形成区域16L与低阈值电压/低压PMOS晶体管形成区域24L并且暴露出其余区域的光致抗蚀剂膜50。为了进行光微影的对准，沟槽12用作对准标记。
然后，通过采用如TMAH或者氢氟酸-硝酸溶液(HF/HNO3/H2O)并采用光致抗蚀剂膜50作为掩模的湿蚀刻，位于没有被光致抗蚀剂膜50覆盖的区域中的硅层48被蚀刻大约10nm(图9)。
因而，高阈值电压/低压NMOS晶体管形成区域16H、高阈值电压/低压PMOS晶体管形成区域24H、高压NMOS晶体管形成区域32和高压PMOS晶体管形成区域40中的硅层48的膜厚度变为30nm。没有被蚀刻的低阈值电压/低压NMOS晶体管形成区域16L与低阈值电压/低压PMOS晶体管形成区域24L中的硅层48的膜厚度变为40nm。
为了形成两种膜厚度的硅层48，添加了一步微影。但是，如上所述，沟道离子注入步骤中的微影步骤可以减少两步，结果，微影步骤减少了一步。
硅层48被蚀刻以区分高阈值电压晶体管和低阈值电压晶体管之间的阈值电压。优选地，各区域中的硅层48的膜厚度对应于各晶体管需要的阈值电压值而被适当地设置。
在本实施例中，高阈值电压/低压NMOS晶体管形成区域16H、高阈值电压/低压PMOS晶体管形成区域24H、高压NMOS晶体管形成区域32以及高压PMOS晶体管形成区域40中的硅层48是相同的，但是可以不必要一定相同。优选地，各区域的硅层48具有对应于各晶体管所需的阈值电压、特性等或者简化步骤所需而被适当地选择的膜厚度。
然后，通过如灰化法，光致抗蚀剂膜50被除去。
接着，通过如ISSG(原位水汽生成In-Situ Steam Generation)法，在减压情况下对硅层48的表面进行湿氧化，以形成如3nm厚度的氧化硅膜52。作为处理条件，例如，温度被设置在810℃，并且处理时间周期被设置在20秒。
然后，在氧化硅膜52上方，通过如LPCVD法沉积如90nm厚度的氮化硅膜54。作为处理条件，例如，温度被设置在700℃，并且处理时间周期被设置在150分钟。
接着，通过光微影和干蚀刻，对氮化硅膜54、氧化硅膜52、硅层48和硅衬底10进行各向异性蚀刻，以在器件隔离区域中形成器件隔离沟槽56，该器件隔离区域包含各晶体管形成区域之间的区域(图10)。为了进行光微影的对准，沟槽12用作对准标记。
接着，通过如ISSG法，在减压的情况下对硅层48和硅衬底10的表面进行湿氧化，以在器件隔离沟槽56的内壁上形成如2nm厚度的氧化硅膜作为衬膜(liner film)。作为处理条件，例如，温度被设置在810℃，并且处理时间周期被设置在12秒。
接着，通过如高密度等离子体CVD法，沉积如500nm厚度的氧化硅膜，以通过该氧化硅膜来填充器件隔离沟槽56。
接着，通过如CMP法，除去在氮化硅膜54上方的氧化硅膜。因而，通过所谓的STI(浅沟槽隔离)法，形成器件隔离绝缘膜58，所述器件隔离绝缘膜58为被埋置在器件隔离沟槽56中的氧化硅膜(图11)。
接着，通过如采用氢氟酸水溶液并采用氮化硅膜54作为掩模的湿蚀刻，器件隔离绝缘膜58被蚀刻如大约30nm。这种蚀刻用于将全部晶体管的硅层48的表面和器件隔离绝缘膜58的表面调节至位于实质上(substantially)相同的高度上。
接着，通过如采用热磷酸的湿蚀刻，氮化硅膜54被除去(图12)。
接着，通过如采用氢氟酸水溶液的湿蚀刻，氧化硅膜52被除去。此时，器件隔离绝缘膜58决不会被过蚀刻，因为在器件隔离绝缘膜58中没有注入用于沟道离子注入的杂质。
接着，通过热氧化法，形成如7nm厚度的氧化硅膜60。作为处理条件，例如，温度被设置在750℃，并且处理时间周期被设置在52分钟。
接着，通过光微影，形成覆盖高压NMOS晶体管形成区域32和高压PMOS晶体管形成区域40并且暴露出其余区域的光致抗蚀剂膜62。
然后，通过如采用氢氟酸水溶液并采用光致抗蚀剂膜62作为掩模的湿蚀刻，氧化硅膜60被蚀刻。因而，低压NMOS晶体管形成区域16和低压PMOS晶体管形成区域24中的氧化硅膜60被除去(图13)。此时，器件隔离绝缘膜58决不会被过蚀刻，因为在器件隔离绝缘膜58中没有注入用于沟道离子注入的杂质。
然后，通过如灰化法，光致抗蚀剂膜62被除去。
然后，通过热氧化法，形成如2nm厚度的氧化硅膜64。作为处理条件，例如，温度被设置在810℃，并且处理时间周期被设置在8秒。
接着，在NO气氛下进行如870℃、13秒的热处理，以将氮引入到氧化硅膜60、64中。
因而，氧化硅膜60的栅极绝缘膜60a在高压NMOS晶体管形成区域32和高压PMOS晶体管形成区域40中形成。在低压NMOS晶体管形成区域16和低压PMOS晶体管形成区域24中，形成比氧化硅膜60薄的氧化硅膜64的栅极绝缘膜64a(图14)。
然后，在整个表面上方，通过如LPCVD法沉积如100nm厚度的非掺杂多晶硅膜。作为处理条件，例如，温度被设置在605℃。
接着，通过光微影和干蚀刻，多晶硅膜被图案化，以在各晶体管形成区域中形成栅极电极66(图15)。
接着，通过光微影和离子注入，采用栅极电极66作为掩模在高压NMOS晶体管形成区域32中选择性地注入n型杂质离子，以形成将要作为LDD区的n型杂质层68。n型杂质层68是在35keV加速能量与2×1013cm-2剂量的条件下通过注入如磷离子而形成的。
接着，通过光微影和离子注入，采用栅极电极66作为掩模在高压PMOS晶体管形成区域40中选择性地注入p型杂质离子，以形成将要作为LDD区的p型杂质层70(图16)。p型杂质层70是在10keV加速能量与2×1013cm-2剂量的条件下通过注入如硼离子而形成的。
接着，通过光微影和离子注入，采用栅极电极66作为掩模在低压NMOS晶体管形成区域16中选择性地注入n型杂质离子，以形成将要作为延伸区的n型杂质层72。n型杂质层72是在6keV加速能量与2×1014cm-2剂量下通过注入如砷离子而形成的。
然后，通过光微影和离子注入，采用栅极电极66作为掩模在低压PMOS晶体管形成区域24中选择性地注入p型杂质离子，以形成将要作为延伸区的p型杂质层74(图17)。p型杂质层74是在0.6keV加速能量与7×1014cm-2剂量的条件下通过注入如硼离子而形成的。
然后，在整个表面上方，通过如CVD法沉积如80nm厚度的氧化硅膜。作为处理条件，例如，温度被设置在520℃。
接着，对在整个表面上方所沉积的氧化硅膜进行各向异性蚀刻，以将其选择性地留在栅极电极66的侧壁上。因而，形成硅氧化物的侧壁间隔件76(图18)。
接着，通过光微影和离子注入，采用栅极电极66和侧壁间隔件76作为掩模，在低压NMOS晶体管形成区域16和高压NMOS晶体管形成区域32中选择性地进行离子注入。因而，形成将要作为源极区/漏极区的n型杂质层78，并且将n型杂质掺杂至NMOS晶体管的栅极电极66。作为用于离子注入的条件，例如，在8keV加速能量与1.2×1016cm-2剂量下对磷离子进行离子注入。
接着，通过光微影和离子注入，采用栅极电极66和侧壁间隔件76作为掩模，在低压PMOS晶体管形成区域24和高压PMOS晶体管形成区域40中选择性地进行离子注入。因而，形成将要作为源极区/漏极区的p型杂质层80，并且将p型杂质掺杂至PMOS晶体管的栅极电极66。作为用于离子注入的条件，例如，在4keV加速能量与6×1015cm-2剂量下对磷离子进行离子注入。
接着，在惰性环境气氛下进行如1025℃、0秒的快速热处理，以激活所注入的杂质并且在栅极电极66中使这些杂质扩散。1025℃、0秒的热处理足以使杂质扩散到栅极电极66与栅极绝缘膜之间的界面。
低压NMOS晶体管的沟道部分通过抑制硼扩散的碳可保持陡峭的杂质分布，低压PMOS晶体管的沟道部分通过砷或锑的缓慢扩散可保持陡峭的杂质分布。另一方面，其中没有注入碳的高压NMOS晶体管的沟道部分，扩散没有被抑制；而高压PMOS晶体管的沟道部分(其中磷的扩散常数比砷和锑大)可具有平缓的杂质分布。
这样，在硅衬底10上完成了6种晶体管。也就是说，在高阈值电压/低压NMOS晶体管形成区域16H内，高阈值电压/低压NMOS晶体管(HVt LVNMOS)形成了。在低阈值电压/低压NMOS晶体管形成区域16L内，低阈值电压/低压NMOS晶体管(LVt LV NMOS)形成了。在低阈值电压/低压PMOS晶体管形成区域24L内，低阈值电压/低压PMOS晶体管(LVt LVPMOS)形成了。在高阈值电压/低压PMOS晶体管形成区域24H内，高阈值电压/低压PMOS晶体管(HVt LV PMOS)形成了。在高压NMOS晶体管形成区域中，高压NMOS晶体管(HV NMOS)形成了。在高压PMOS晶体管形成区域中，高压PMOS晶体管(HV PMOS)形成了(图19)。
然后，通过自对准多晶硅化物(salicide)(自对准硅化物)工艺，在栅极电极电极66、n型杂质层78以及p型杂质层80上形成钴硅化物膜。
接着，在整个表面上方，通过如CVD法沉积如50nm厚度的氮化硅膜，以形成氮化硅膜作为蚀刻停止膜。
接着，在氮化硅膜上方，通过高密度等离子体CVD法沉积如500nm厚度的氧化硅膜。
因而，形成氮化硅膜和氧化硅膜的层膜的层间绝缘膜86。
接着，通过如CMP对层间绝缘膜86的表面进行抛光以进行平坦化。
然后，形成被埋置在层间绝缘膜86中的接触塞88、连接至接触塞88的互连90等等；进而完成了半导体器件(图20)。
如上所述，根据本实施例，在沟道区域中包括外延半导体层的晶体管的阈值电压通过该外延半导体层的膜厚度来控制，由此在不改变沟道杂质层的分布图的情况下，可形成阈值电压不同的晶体管。因而，可减少用于形成不同的沟道杂质层的光微影的步骤数目，进而可抑制制造成本。
器件隔离绝缘膜在形成阱和沟道杂质层之后形成，由此减少了在器件隔离绝缘膜中高浓度沟道杂质的引入，并且可以彻底抑制在蚀刻步骤中器件隔离绝缘膜的膜厚度的减小。因而，改善了衬底表面的平面度，并且可防止寄生晶体管沟道的生成。可实现高可靠性与高性能的半导体器件。
[第一参考实例]
将参照图21来描述根据第一实施例的半导体器件的制造方法。本参考实例与根据图1至图20所示的实施例的半导体器件及其制造方法相同的构件由相同的附图标记来表示，而不再重复，或者用于简化说明书。
图21A-图21D是剖视图，示出根据本参考实例的半导体器件的制造方法。
在本参考实例中，将描述在器件隔离绝缘膜58形成之后在p型高掺杂杂质层22、n型高掺杂杂质层30等中进行沟道离子注入的过程。
首先，在硅衬底10中，通过STI法形成器件隔离绝缘膜58。
接着，在器件隔离绝缘膜58所限定的有源区上方，形成氧化硅膜14作为保护氧化物膜(图21A)。
接着，通过光微影和离子注入，在低压NMOS晶体管形成区域16内形成p型高掺杂杂质层22。
接着，通过光微影和离子注入，在低压PMOS晶体管形成区域24内形成n型高掺杂杂质层30。
接着，进行热处理以恢复离子注入损失并且激活所注入的杂质。
接着，通过采用氢氟酸水溶液的湿蚀刻，氧化硅膜14被除去，以在有源区中暴露出硅衬底10(图21C)。
此时，在器件隔离绝缘膜58中，高浓度的杂质通过用于形成p型高掺杂杂质层22和n型高掺杂杂质层30的离子注入而被引入，由此加速了器件隔离绝缘膜58的蚀刻。尤其是，当为了获得陡峭的杂质分布图等而将砷注入以形成n型杂质层30时，低压PMOS晶体管形成区域24内蚀刻率的增加是显著的。
因此，在蚀刻氧化硅膜14的过程中，器件隔离绝缘膜58被过蚀刻，进而有源区的侧表面被暴露出来。
接着，在硅衬底10上方，外延生长非掺杂硅层48(图21D)。此时，硅层48的生长从有源区的表面和侧表面开始，并且在沿着不同的平面取向所生长的硅层相遇的部分处，即在器件隔离绝缘膜58的边缘中，引入结晶缺陷。
被引入硅层48中的结晶缺陷对诸如漏电流增加等特性的影响很大，因而不是优选的(unpreferable)。
器件隔离绝缘膜58的膜厚度减小也发生在后面的蚀刻工艺中，并且器件隔离绝缘膜58的膜减小降低了衬底表面的平面度，这在后续步骤的工艺中常常引起不便。
[第二参考实例]
将参照图22A至图24B来描述根据第二实施例的制造半导体器件的方法。本参考实例与根据图1至图20所示的实施例的半导体器件及其制造方法相同的构件由相同的附图标记来表示，而不再重复，或者用于简化说明书。
图22A-图24B是剖视图，示出根据本参考实例的半导体器件的制造方法。
在本参考实例中，制造包括低压晶体管和高压晶体管的半导体器件的方法是通过与第一参考实例相同的过程来制造的。
首先，在硅衬底10中，通过STI法形成器件隔离绝缘膜58。
接着，在器件隔离绝缘膜58所限定的有源区上方，形成氧化硅膜14作为保护氧化物膜(图22A)。
接着，通过光微影和离子注入，在低压NMOS晶体管形成区域16内形成p型高掺杂杂质层22。
接着，通过光微影和离子注入，在低压PMOS晶体管形成区域24内形成n型高掺杂杂质层30。
接着，通过光微影和离子注入，在高压NMOS晶体管形成区域32内形成p型杂质层38。
接着，通过光微影和离子注入，在高压PMOS晶体管形成区域40内形成n型杂质层46(图22B)。
接着，进行热处理以恢复离子注入损失(damage)并且激活所注入的杂质。
接着，通过采用氢氟酸水溶液的湿蚀刻，氧化硅膜14被除去，以在有源区中暴露出硅衬底10。
此时，如第一参考实例所述，在低压NMOS晶体管形成区域16和低压PMOS晶体管形成区域24中，器件隔离绝缘膜58被过蚀刻，并且有源区的侧表面被暴露出来。
p型杂质层38和n型杂质层46的杂质浓度相比于p型高掺杂杂质层22和n型高掺杂杂质层30的杂质浓度低1个数位(1place)。因此，高压NMOS晶体管形成区域32和高压PMOS晶体管形成区域40中的器件隔离绝缘膜58的蚀刻量相对较小。
接着，在硅衬底10上方，外延生长非掺杂硅层48(图23A)。此时，硅层48的生长从有源区的表面和侧表面开始，并且在沿着不同的平面取向所生长的硅层相遇的部分处，即在器件隔离绝缘膜58的边缘中，引入结晶缺陷。
被引入硅层48中的结晶缺陷对诸如漏电流增加等晶体管的特性的影响很大，因而不是优选的。
然后，在有源区上方，形成用于高压NMOS晶体管和高压PMOS晶体管的将要作为栅极绝缘膜60a的氧化硅膜60(图23B)。
接着，通过光微影和湿蚀刻，选择性地除去低压NMOS晶体管形成区域16和低压PMOS晶体管形成区域24中的氧化硅膜60(图24A)。
此时，器件隔离绝缘膜58连同氧化硅膜60一起被蚀刻，并且在低压NMOS晶体管形成区域16和低压PMOS晶体管形成区域24中，硅层48的下表面在器件隔离绝缘膜58的端部处被暴露出来。
接着，在低压NMOS晶体管形成区域16和低压PMOS晶体管形成区域24的有源区上方，形成将要作为栅极绝缘膜64a的氧化硅膜64(图24B)。
然后，当栅极电极66形成在栅极绝缘膜64a上方时，在位于器件隔离绝缘膜58的边缘处的硅层48下方，形成寄生晶体管沟道，所述寄生晶体管沟道与栅极电极相对且在它们之间没有硅层48。当外延生长硅层48然后形成膜厚度不同的两种或更多种栅极绝缘膜时，这种寄生沟道是不可避免的。
[第三参考实例]
将参照图25A至图30来描述根据第三实施例的半导体器件的制造方法。本参考实例与根据图1至图20所示的实施例的半导体器件及其制造方法相同的构件由相同的附图标记来表示，而不再重复，或者用于简化说明书。
图25A-图30是剖视图，示出根据本参考实例的半导体器件的制造方法。
在本参考实例中，将描述在p型高掺杂杂质层22和n型高掺杂杂质层30形成之后形成器件隔离绝缘膜58的过程。
首先，光微影和蚀刻，在硅衬底10的、除将要形成产品的区域外的区域中形成将要用作用于掩模对准的标记的沟槽12。
接着，在硅衬底10的整个表面上方，形成氧化硅膜14作为用于硅衬底10的表面的保护膜(图25A)。
接着，通过光微影和离子注入，在低压NMOS晶体管形成区域16和高压NMOS晶体管形成区域32中形成p阱20和p型高掺杂杂质层22。
接着，通过光微影和离子注入，在低压PMOS晶体管形成区域24和高压PMOS晶体管形成区域40中形成n阱28和n型高掺杂杂质层30(图25B)。
在本参考实例中，p阱20和p型高掺杂杂质层22在低压NMOS晶体管形成区域16和高压NMOS晶体管形成区域32中是同时形成的。在低压PMOS晶体管形成区域24和高压PMOS晶体管形成区域40中，n阱28和p型高掺杂杂质层30被形成。
当低压晶体管和高压晶体管需要不同的沟道杂质分布图时，为各晶体管多添加一个光微影步骤。
接着，进行热处理以恢复离子注入损失并且激活所注入的杂质。
接着，通过采用氢氟酸水溶液的湿蚀刻，氧化硅膜14被除去。
然后，在硅衬底上方，外延生长非掺杂硅层48(图26A)。
接着，通过STI法，在硅衬底10和硅层48中形成器件隔离绝缘膜58(图26B)。
接着，在有源区上方，形成将要作为高压NMOS晶体管和高压PMOS晶体管的栅极绝缘膜60a的氧化硅膜60(图27A)。
然后，通过光微影和湿蚀刻，选择性地除去低压NMOS晶体管形成区域16和低压PMOS晶体管形成区域24中的氧化硅膜60(图27B)。
接着，在低压NMOS晶体管形成区域16和低压PMOS晶体管形成区域24的有源区上方，形成将要作为栅极绝缘膜64a的氧化硅膜64(图28A)。
然后，在整个表面上方，形成多晶硅膜66a。
接着，通过光微影和离子注入，n型杂质离子被注入到低压NMOS晶体管形成区域16与高压NMOS晶体管形成区域32内的多晶硅膜66a中。p型杂质离子被注入到低压PMOS晶体管形成区域24和高压PMOS晶体管形成区域40内的多晶硅膜66a中(图28B)。
接着，多晶硅膜66a被图案化，以在各晶体管形成区域中形成栅极电极66。
接着，通过光微影和离子注入，在低压NMOS晶体管形成区域16中形成将要作为延伸区的n型杂质层72。在低压PMOS晶体管形成区域24中，形成将要作为延伸区的p型杂质层74。在高压NMOS晶体管形成区域32中，形成将要作为LDD区的n型杂质层68。在高压PMOS晶体管形成区域40中，形成将要作为LDD区的p型杂质层70(图29A)。
接着，沉积氧化硅膜并且对其进行各向异性蚀刻，以在栅极电极66的侧壁上形成侧壁间隔件76(图29B)。
接着，通过光微影和离子注入，在低压NMOS晶体管形成区域16和高压NMOS晶体管形成区域32内，形成将要作为源极区/漏极区的n型杂质层78。在低压PMOS晶体管形成区域24和高压PMOS晶体管形成区域40内，形成将要作为源极区/漏极区的p型杂质层80(图30)。
接着，进行热处理，以激活所注入的杂质。
这样，在硅衬底10上方，就形成了低压NMOS晶体管、低压PMOS晶体管、高压NMOS晶体管以及高压PMOS晶体管。
在本参考实例中，作为低压晶体管，形成了一种NMOS晶体管和一种PMOS晶体管。
然而，在很多实际产品中，对于NMOS晶体管和PMOS晶体管二者而言，在需要高速运行的电路单元中使用阈值电压低的低压晶体管，在需要低漏电流的电路单元中使用阈值电压高的低压晶体管。
在本参考实例的工艺过程中，当进行沟道离子注入以形成低阈值电压/低压NMOS晶体管、高阈值电压/低压NMOS晶体管、低阈值电压/低压PMOS晶体管以及高阈值电压/低压PMOS晶体管时，需要4次光微影步骤。为简化制造过程且减少产生的制造成本，期望通过尽可能少量的步骤来形成不同阈值电压的晶体管。
[改进实施例]
上述实施例可覆盖其它各种改进。
例如，在上述实施例中，作为基底半导体衬底，使用硅衬底，但是基底半导体衬底可以不必要是块硅衬底。可以使用其它的半导体衬底，诸如SOI衬底等。
在上述实施例中，作为外延半导体层，使用硅层，但是硅层不是必要的。替代硅层，可以使用诸如SiGe层、SiC层等其它半导体层。
在上述实施例中，作为高压晶体管，使用了高压NMOS晶体管和高压PMOS晶体管，但是，可以设置阈值电压不同的多种高压晶体管，低压晶体管也一样。为此，高阈值电压/高压晶体管在外延半导体层的厚度较小的区域中形成，而低阈值电压/高压晶体管在外延半导体层的厚度较大的区域中形成，由此，低压晶体管也一样，多个不同阈值电压的高压晶体管可以通过为它们设置相同的沟道杂质注入而形成。但是，高阈值电压与低阈值电压间的阈值电压之差比低压晶体管的小。
在上述实施例中，低压NMOS晶体管与高压NMOS晶体管的阱和低压PMOS晶体管与高压PMOS晶体管的阱分开形成，但是，如在第三参考实例中一样，低压晶体管的阱和高压晶体管的阱可以同时形成。
在上述实施例中所描述的半导体器件的结构、构成材料、制造条件等是一个实例，可以根据本领域技术人员的技术常识等对其进行适当的改变或改进。
本文所述的所有实例和条件性语言都是用于教示目的，以帮助读者理解本发明和发明人贡献的用以促进技术进步的思想，同时本文所述的所有实例和条件性的语言应理解为不是对具体叙述的实例和条件的限制，对说明书中的实例的组织也不涉及对发明优劣的示出。虽然本发明的实施例已被详细描述，但可以理解的是，可对其做各种变化、替代和改变而不脱离本发明的精神和范围。

Claims (17)

1.一种制造半导体器件的方法，包括如下步骤：
在半导体衬底的第一区域和第二区域中离子注入第一导电类型的第一杂质；
激活所述第一杂质，以在所述第一区域和所述第二区域中形成第一杂质层；
在形成有所述第一杂质层的所述半导体衬底上直接外延生长半导体层；
在所述半导体层上方形成暴露出所述第一区域且覆盖所述第二区域的掩模；
利用所述掩模，部分地除去所述第一区域中的所述半导体层；
在所述掩模被除去之后，在所述第一区域和所述第二区域的所述半导体层上直接形成第一栅极绝缘膜；以及
在所述第一区域中的所述第一栅极绝缘膜上方形成第一栅极电极，并且在所述第二区域中的所述第一栅极绝缘膜上方形成第二栅极电极。
2.根据权利要求1所述的制造半导体器件的方法，进一步包括如下步骤：
在生长所述半导体层之前，在所述半导体衬底的第三区域和第四区域中离子注入第二导电类型的第二杂质，其中，
在形成所述第一杂质层的步骤中，所述第二杂质被进一步激活，以在所述第三区域和所述第四区域中形成第二杂质层，
在形成所述掩模的步骤中，暴露出所述第一区域与所述第三区域且覆盖所述第二区域与所述第四区域的掩模被形成在所述半导体层上方，
在部分地除去所述半导体层的步骤中，利用所述掩模，在所述第一区域与所述第三区域中的所述半导体层被部分地除去，以及
在形成所述第一栅极电极与所述第二栅极电极的步骤中，在所述第三区域中的所述第一栅极绝缘膜上方进一步形成第三栅极电极，并且在所述第四区域中的所述第一栅极绝缘膜上方进一步形成第四栅极电极。
3.根据权利要求1所述的制造半导体器件的方法，进一步包括如下步骤：
在生长所述半导体层之前，在所述半导体衬底的第五区域中离子注入第一导电类型的第三杂质，其中，
在形成所述第一杂质层的步骤中，所述第三杂质被进一步激活，以在所述第五区域中形成第三杂质层，
在形成所述掩模的步骤中，进一步暴露出所述第五区域的掩模被形成在所述半导体层上方，
在部分地除去所述半导体层的步骤中，利用所述掩模，所述第五区域中的所述半导体层被进一步部分地除去，
在形成所述第一栅极绝缘膜的步骤中，在所述第五区域中的半导体层上方形成第二栅极绝缘膜，该第二栅极绝缘膜与所述第一栅极绝缘膜的膜厚度不同，以及
在形成所述第一栅极电极与第二栅极电极的步骤中，在所述第五区域中的所述第二栅极绝缘膜上方进一步形成第五栅极电极。
4.根据权利要求2所述的制造半导体器件的方法，进一步包括如下步骤：
在生长所述半导体层之前，在所述半导体衬底的第五区域中离子注入第一导电类型的第三杂质，其中，
在形成所述第一杂质层的步骤中，所述第三杂质被进一步激活，以在所述第五区域中形成第三杂质层，
在形成所述掩模的步骤中，进一步暴露出所述第五区域的掩模被形成在所述半导体层上方，
在部分地除去所述半导体层的步骤中，利用所述掩模，所述第五区域中的所述半导体层被进一步部分地除去，
在形成所述第一栅极绝缘膜的步骤中，在所述第五区域中的半导体层上方形成第二栅极绝缘膜，该第二栅极绝缘膜与所述第一栅极绝缘膜的膜厚度不同，以及
在形成所述第一栅极电极与第二栅极电极的步骤中，在所述第五区域中的所述第二栅极绝缘膜上方进一步形成第五栅极电极。
5.根据权利要求4所述的制造半导体器件的方法，进一步包括如下步骤：
在生长所述半导体层之前，在所述半导体衬底的第六区域中离子注入第二导电类型的第四杂质，其中，
在形成所述第一杂质层的步骤中，所述第四杂质被进一步激活，以在所述第六区域中形成第四杂质层，
在形成所述掩模的步骤中，进一步暴露出所述第六区域的掩模被形成在所述半导体层上方，
在部分地除去所述半导体层的步骤中，利用所述掩模，所述第六区域中的所述半导体层被进一步部分地除去，
在形成所述第一栅极绝缘膜的步骤中，所述第二栅极绝缘膜被进一步形成在所述第六区域中的所述半导体层上方，以及
在形成所述第一栅极电极与所述第二栅极电极的步骤中，在所述第六区域中的所述第二栅极绝缘膜上方进一步形成第六栅极电极。
6.根据权利要求3所述的制造半导体器件的方法，其中，
形成所述第一栅极绝缘膜与所述第二栅极绝缘膜的步骤包括：
对所述半导体层进行热氧化，以在所述半导体层的表面上方形成氧化物膜；
除去所述第一栅极绝缘膜的形成区域中的所述氧化物膜；以及
对所述半导体层的表面进行热氧化，以由进一步氧化的氧化物膜形成所述第一栅极绝缘膜并形成所述第二栅极绝缘膜。
7.根据权利要求1所述的制造半导体器件的方法，进一步包括如下步骤：
在部分地除去所述半导体层之后且在形成所述第一栅极绝缘膜之前，形成器件隔离绝缘膜。
8.一种半导体器件，包括：
第一晶体管，包括：
第一导电类型的第一杂质层，形成在半导体衬底的第一区域中；
第一外延半导体层，直接形成在所述第一杂质层上；
第一栅极绝缘膜，直接形成在所述第一外延半导体层上；
第一栅极电极，形成在所述第一栅极绝缘膜上方；以及
第二导电类型的第一源极区/漏极区，形成在所述第一区域内的所述第一外延半导体层中和所述半导体衬底中；以及
第二晶体管，包括：
第一导电类型的第二杂质层，形成在所述半导体衬底的第二区域中；
第二外延半导体层，直接形成在所述第二杂质层上，并且比所述第一外延半导体层薄；
第二栅极绝缘膜，形成在所述第二外延半导体层上方；
第二栅极电极，直接形成在所述第二栅极绝缘膜上；以及
第二导电类型的第二源极区/漏极区，形成在所述第二区域内的所述第二外延半导体层中和所述半导体衬底中。
9.根据权利要求8所述的半导体器件，其中：
所述第一杂质层和所述第二杂质层具有相同的杂质浓度分布。
10.根据权利要求8所述的半导体器件，其中：
所述第一栅极绝缘膜和所述第二栅极绝缘膜具有相同的膜厚度。
11.根据权利要求8所述的半导体器件，进一步包括：
第三晶体管，包括：
第二导电类型的第三杂质层，形成在所述半导体衬底的第三区域中；
第三外延半导体层，形成在所述第三杂质层上方；
第三栅极绝缘膜，形成在所述第三外延半导体层上方；
第三栅极电极，形成在所述第三栅极绝缘膜上方；以及
第一导电类型的第三源极区/漏极区，形成在所述第三区域内的所述第三外延半导体层和所述半导体衬底中；以及
第四晶体管，包括：
第二导电类型的第四杂质层，形成在所述半导体衬底的第四区域中；
第四外延半导体层，形成在所述第四杂质层上方，并且比所述第三外延半导体层薄；
第四栅极绝缘膜，形成在所述第四外延半导体层上方；
第四栅极电极，形成在所述第四栅极绝缘膜上方；以及
第一导电类型的第四源极区/漏极区，形成在所述第四区域内的所述第四外延半导体层和所述半导体衬底中。
12.根据权利要求11所述的半导体器件，其中：
所述第三杂质层和所述第四杂质层具有相同的杂质浓度分布。
13.根据权利要求11所述的半导体器件，其中：
所述第三栅极绝缘膜和所述第四栅极绝缘膜具有相同的膜厚度。
14.根据权利要求11所述的半导体器件，其中：
所述第一外延半导体层和所述第三外延半导体层具有相同的膜厚度；以及
所述第二外延半导体层和所述第四外延半导体层具有相同的膜厚度。
15.根据权利要求8所述的半导体器件，进一步包括：
第五晶体管，包括：
第一导电类型的第五杂质层，形成在所述半导体衬底的第五区域中；
第五外延半导体层，形成在所述第五杂质层上方，并且具有与所述第二外延半导体层相同的膜厚度；
第五栅极绝缘膜，形成在所述第五外延半导体层上方，并且比所述第一栅极绝缘膜厚；
第五栅极电极，形成在所述第五栅极绝缘膜上方；以及
第二导电类型的第五源极区/漏极区，形成在所述第五区域内的所述第五外延半导体层和所述半导体衬底中。
16.根据权利要求11所述的半导体器件，进一步包括：
第五晶体管，包括：
第一导电类型的第五杂质层，形成在所述半导体衬底的第五区域中；
第五外延半导体层，形成在所述第五杂质层上方，并且具有与所述第二外延半导体层相同的膜厚度；
第五栅极绝缘膜，形成在所述第五外延半导体层上方，并且比所述第一栅极绝缘膜厚；
第五栅极电极，形成在所述第五栅极绝缘膜上方；以及
第二导电类型的第五源极区/漏极区，形成在所述第五区域内的所述第五外延半导体层和所述半导体衬底中。
17.根据权利要求16所述的半导体器件，进一步包括：
第六晶体管，包括：
第二导电类型的第六杂质层，形成在所述半导体衬底的第六区域中；
第六外延半导体层，形成在所述第六杂质层上方，并且具有与所述第二外延半导体层相同的膜厚度；
第六栅极绝缘膜，形成在所述第六外延半导体层上方，并且比所述第一栅极绝缘膜厚；
第六栅极电极，形成在所述第六栅极绝缘膜上方；以及
第一导电类型的第六源极区/漏极区，形成在所述第六区域内的所述第六外延半导体层和所述半导体衬底中。
CN201110264433.4A 2010-09-30 2011-08-31 半导体器件及制造半导体器件的方法 Expired - Fee Related CN102446768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010220777A JP5605134B2 (ja) 2010-09-30 2010-09-30 半導体装置及びその製造方法
JP2010-220777 2010-09-30

Publications (2)

Publication Number Publication Date
CN102446768A CN102446768A (zh) 2012-05-09
CN102446768B true CN102446768B (zh) 2015-06-17

Family

ID=45889073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110264433.4A Expired - Fee Related CN102446768B (zh) 2010-09-30 2011-08-31 半导体器件及制造半导体器件的方法

Country Status (3)

Country Link
US (3) US8822280B2 (zh)
JP (1) JP5605134B2 (zh)
CN (1) CN102446768B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406567B1 (en) * 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
KR20140029024A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 매립 게이트형 무접합 반도체 소자와 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자의 제조 방법
JP6024354B2 (ja) * 2012-10-02 2016-11-16 富士通セミコンダクター株式会社 半導体集積回路装置及びその製造方法
US20140238958A1 (en) * 2013-02-28 2014-08-28 Ultratech, Inc. Systems and methods for material processing using light-emitting diodes
CN104064464A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US9269714B2 (en) * 2013-06-10 2016-02-23 Globalfoundries Inc. Device including a transistor having a stressed channel region and method for the formation thereof
JP6244699B2 (ja) 2013-07-08 2017-12-13 富士通セミコンダクター株式会社 半導体装置
JP2015018937A (ja) 2013-07-11 2015-01-29 セイコーエプソン株式会社 半導体装置及びその製造方法
KR102138385B1 (ko) * 2014-03-06 2020-07-28 매그나칩 반도체 유한회사 저 비용의 반도체 소자 제조방법
US10103064B2 (en) 2014-05-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor structure including epitaxial channel layers and raised source/drain regions
JP6354363B2 (ja) 2014-06-12 2018-07-11 富士通セミコンダクター株式会社 半導体装置の製造方法
KR102277398B1 (ko) * 2014-09-17 2021-07-16 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9455195B2 (en) 2014-12-05 2016-09-27 International Business Machines Corporation Method of forming performance optimized gate structures by silicidizing lowered source and drain regions
JP6513450B2 (ja) * 2015-03-26 2019-05-15 三重富士通セミコンダクター株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090652A (en) * 1996-12-28 2000-07-18 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device including implanting threshold voltage adjustment ions

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293557A (ja) * 1995-04-25 1996-11-05 Hitachi Ltd 半導体装置及びその製造方法
US5817562A (en) * 1997-01-24 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC)
JP4068746B2 (ja) * 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
JP2000243958A (ja) 1999-02-24 2000-09-08 Toshiba Corp 半導体装置およびその製造方法
TW413921B (en) * 1999-03-02 2000-12-01 United Microelectronics Corp Manufacturing method of multi-threshold voltage device
US20020052083A1 (en) 2000-10-26 2002-05-02 Xin Zhang Cost effective split-gate process that can independently optimize the low voltage(LV) and high voltage (HV) transistors to minimize reverse short channel effects
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4364739B2 (ja) * 2004-07-15 2009-11-18 シャープ株式会社 半導体装置およびその製造方法
TWI312177B (en) * 2006-03-15 2009-07-11 Promos Technologies Inc Recessed gate structure and method for preparing the same
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP4712683B2 (ja) * 2006-12-21 2011-06-29 パナソニック株式会社 トランジスタおよびその製造方法
JP2009026781A (ja) * 2007-07-17 2009-02-05 Renesas Technology Corp 集積型半導体装置およびｍｉｓ型半導体装置
US7709331B2 (en) * 2007-09-07 2010-05-04 Freescale Semiconductor, Inc. Dual gate oxide device integration
US8329564B2 (en) 2007-10-26 2012-12-11 International Business Machines Corporation Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
JP5173582B2 (ja) * 2008-05-19 2013-04-03 株式会社東芝 半導体装置
US8252649B2 (en) * 2008-12-22 2012-08-28 Infineon Technologies Ag Methods of fabricating semiconductor devices and structures thereof
JP2010157570A (ja) * 2008-12-26 2010-07-15 Toshiba Corp 半導体装置の製造方法
DE102008063402B4 (de) * 2008-12-31 2013-10-17 Advanced Micro Devices, Inc. Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
JP5350815B2 (ja) * 2009-01-22 2013-11-27 株式会社東芝 半導体装置
DE102009035418B4 (de) * 2009-07-31 2012-08-16 Globalfoundries Dresden Module One Llc & Co. Kg Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
US8273617B2 (en) * 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
WO2011041109A1 (en) * 2009-09-30 2011-04-07 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
JP5870478B2 (ja) * 2010-09-30 2016-03-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5630185B2 (ja) * 2010-09-30 2014-11-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5772068B2 (ja) * 2011-03-04 2015-09-02 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090652A (en) * 1996-12-28 2000-07-18 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device including implanting threshold voltage adjustment ions

Also Published As

Publication number Publication date
CN102446768A (zh) 2012-05-09
US20120080759A1 (en) 2012-04-05
JP5605134B2 (ja) 2014-10-15
US20140308783A1 (en) 2014-10-16
JP2012079746A (ja) 2012-04-19
US8822280B2 (en) 2014-09-02
US9324711B2 (en) 2016-04-26
US20140306292A1 (en) 2014-10-16

Similar Documents

Publication Publication Date Title
CN102446768B (zh) 半导体器件及制造半导体器件的方法
CN102446856B (zh) 半导体器件及制造半导体器件的方法
US8685847B2 (en) Semiconductor device having localized extremely thin silicon on insulator channel region
CN102655150B (zh) 半导体器件以及半导体器件的制造方法
JP5125036B2 (ja) 半導体装置の製造方法
US20170263606A1 (en) Semiconductor device and manufacturing method of semiconductor device
KR101762080B1 (ko) 반도체 장치
US20130026565A1 (en) Low rdson resistance ldmos
KR20010025030A (ko) 반도체 디바이스 제조 방법
US8592278B2 (en) Method of manufacturing semiconductor device
JP5854104B2 (ja) 半導体装置
US20190057909A1 (en) Semiconductor structure and method for forming the same
JP2011009571A (ja) 半導体装置およびその製造方法
KR20050056616A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

Termination date: 20190831