CN101150068A - 减小gidl效应的方法 - Google Patents
减小gidl效应的方法 Download PDFInfo
- Publication number
- CN101150068A CN101150068A CNA2006101164042A CN200610116404A CN101150068A CN 101150068 A CN101150068 A CN 101150068A CN A2006101164042 A CNA2006101164042 A CN A2006101164042A CN 200610116404 A CN200610116404 A CN 200610116404A CN 101150068 A CN101150068 A CN 101150068A
- Authority
- CN
- China
- Prior art keywords
- gidl effect
- energy
- angle
- gidl
- effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种减小GIDL效应的方法，在多晶硅栅极刻蚀后，氮化硅层淀积前增加注入剂量为5e12～1e13cm－2，角度为15度～45度，能量为30keV～60keV的硼，可使在漏端与多晶硅栅极的重叠处形成一层浓度很高的离子注入层。本发明可有效地减小GIDL效应，并有效控制漏区的横向扩散及其对器件特性的影响。
Description
技术领域
本发明涉及一种改善高压器件漏电的方法，特别是指一种减小GIDL效应的方法。
背景技术
由于对于高压器，漏端采用低剂量、高能量的扩散形成，使得漏端与多晶硅栅极有很大的重叠处，该重叠处的有较高的栅极诱生漏电流(Gate-induced Drain Leakage GIDL)，从而使漏电流增加。
常规的高压P沟道金属氧化物半导体(P channel Metal OxideSemiconductor PMOS)如图1所示，画圈的位置为重叠处，所述重叠处，在栅极加上一定电压后，由于受到电场的作用，形成漏电流。如果增加该处的浓度，可以有效降低GIDL，但是仅仅增加源漏的注入度，就会加大横向扩散，使有效沟道长度减小，进一步影响到开启电压(Vt)，饱和电流(Ion)等器件的关键特性。
因此，在此技术领域中，需要一种减小GIDL效应的方法，能够有效地减小GIDL效应的同时有效控制漏区的横向扩散及对器件特性的影响。
发明内容
本发明要解决的技术问题是提供一种减小GIDL效应的方法，能够有效地减小GIDL效应，同时不影响器件的其它特性。
为解决上述技术问题，本发明的减小GIDL效应的方法，多晶硅栅极刻蚀后，氮化硅层淀积前注入剂量为5e12～1e13cm-2，角度为15度～45度，能量为30keV～60keV的硼。
所述注入硼，其剂量为8e12cm-2，角度为30度，能量为45keV。
本发明减小GIDL效应的方法，在多晶硅栅极刻蚀后，氮化硅层淀积前在该处进行高剂量、高角度、低能量的一次离子注入，可以在该重叠处形成一层浓度很高的离子注入层，从而有效地减小GIDL效应，有效控制了漏区的横向扩散及其对器件特性的影响。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明。
图1是高压PMOS的剖面图；
图2是本发明实施例增加硼注入工艺程序示意图；
图3是本发明实施例结果示意图。
具体实施方式
本发明是在多晶硅栅极刻蚀后，氮化硅层淀积前增加一次高剂量、高角度、低能量的注入，从而有效地减小GIDL效应，同时不影响器件的其它特性。
以P沟道金属氧化物半导体(P channel Metal Oxide SemiconductorPMOS)的制作工艺为例，如一般的工艺流程，首先形成高压N阱后，高温氧化，形成一层氧化层作为栅极氧化层。
涂上光刻胶，曝光后进行P型注入，然后去除光刻胶及氧化层，如图2所示，再形成新的栅极氧化层，并在栅极氧化层上淀积一层多晶硅栅。
刻蚀多晶硅，形成多晶硅栅及栅极氧化层之后，增加一次与源区、漏区同型(如NMOS采用N型，PMOS采用P型)的高剂量、高角度、低能量的离子注入，其注入剂量为8e12cm-2，角度为30度，能量为45keV的硼。
如图3所示，虚线部分为本实施例增加的一次P型高剂量、高角度、低能量的离子注入层。
其次，在现有工艺采用直接淀积氮化硅层，但在本发明中，去除光刻胶，淀积一层氮化硅层。
下一步工艺与现有工艺完全相同，刻蚀氮化硅，形成氮化硅侧墙，然后进行源区、漏区的注入(对于PMOS而言，所述源漏注入为P型)，所述源、漏注入经过高温过程后，所注入的杂质向下扩散，形成P型源、漏区。
经过上述步骤，就在多晶硅栅极和漏区之间的重叠处，形成了一层浓度较高的掺杂区域，从而可以有效降低GIDL。
Claims (2)
1.一种减小GIDL效应的方法，其特征在于：多晶硅栅极刻蚀后，氮化硅层淀积前增加注入硼，其剂量为5e12～1e13cm-2，角度为15度～45度，能量为30keV～60keV。
2.如权利要求1所述的减小GIDL效应的方法，其特征在于：所述注入硼，其剂量为8e12cm-2，角度为30度，能量为45keV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101164042A CN101150068A (zh) | 2006-09-22 | 2006-09-22 | 减小gidl效应的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101164042A CN101150068A (zh) | 2006-09-22 | 2006-09-22 | 减小gidl效应的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101150068A true CN101150068A (zh) | 2008-03-26 |
Family
ID=39250510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101164042A Pending CN101150068A (zh) | 2006-09-22 | 2006-09-22 | 减小gidl效应的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101150068A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446771A (zh) * | 2011-11-11 | 2012-05-09 | 上海华力微电子有限公司 | 一种减小mos io器件gidl效应的方法 |
| CN101930926B (zh) * | 2009-06-25 | 2012-06-20 | 上海华虹Nec电子有限公司 | Ldmos制造方法 |
| CN102543750A (zh) * | 2011-11-11 | 2012-07-04 | 上海华力微电子有限公司 | 一种改善io器件栅致漏极泄漏电流的方法 |
| CN104900504A (zh) * | 2015-05-25 | 2015-09-09 | 上海华虹宏力半导体制造有限公司 | 降低mos晶体管gidl电流的方法 |
-
2006
- 2006-09-22 CN CNA2006101164042A patent/CN101150068A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930926B (zh) * | 2009-06-25 | 2012-06-20 | 上海华虹Nec电子有限公司 | Ldmos制造方法 |
| CN102446771A (zh) * | 2011-11-11 | 2012-05-09 | 上海华力微电子有限公司 | 一种减小mos io器件gidl效应的方法 |
| CN102543750A (zh) * | 2011-11-11 | 2012-07-04 | 上海华力微电子有限公司 | 一种改善io器件栅致漏极泄漏电流的方法 |
| CN104900504A (zh) * | 2015-05-25 | 2015-09-09 | 上海华虹宏力半导体制造有限公司 | 降低mos晶体管gidl电流的方法 |
| CN104900504B (zh) * | 2015-05-25 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | 降低mos晶体管gidl电流的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101572250B (zh) | 半导体器件、p型MOS晶体管及其制作方法 | |
| CN103187276B (zh) | n型MOS场效应管及形成方法，半导体器件及形成方法 | |
| KR20000069811A (ko) | 임계전압을 승압하는 웰 부스팅 | |
| CN101459082B (zh) | Mos晶体管及其形成方法 | |
| CN100576512C (zh) | 半导体器件的制作方法 | |
| CN101783299B (zh) | Mos晶体管的形成方法及其阈值电压调节方法 | |
| CN101211847B (zh) | 高压器件的离子注入方法 | |
| CN101593681B (zh) | 减小nmos器件栅极诱导漏极漏电流的方法 | |
| CN101150068A (zh) | 减小gidl效应的方法 | |
| CN102420228A (zh) | 抑制gidl效应的后栅极工艺半导体器件及其制备方法 | |
| CN101651121B (zh) | 静态随机存储器上拉晶体管阈值电压调整方法 | |
| CN101431024B (zh) | 一种分开优化源/漏极的方法 | |
| CN102569077A (zh) | 用于制作半导体器件的源/漏区的方法 | |
| CN102737965A (zh) | 一种Halo结构的形成方法 | |
| CN101572235B (zh) | N型轻掺杂区域的形成方法及半导体器件的制造方法 | |
| CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
| CN102456554A (zh) | 一种减小mos io器件gidl效应的方法 | |
| CN104393049A (zh) | 改善esd保护能力的soi nmos器件及制作方法 | |
| CN109473357B (zh) | Mos晶体管的制造方法 | |
| CN107919280B (zh) | 不同电压器件的集成制造方法 | |
| CN108630740B (zh) | 半导体结构及其形成方法 | |
| CN101136369A (zh) | 改进器件反转短沟道效应的方法 | |
| CN102543750A (zh) | 一种改善io器件栅致漏极泄漏电流的方法 | |
| US20080003788A1 (en) | Method of manufacturing semiconductor device | |
| CN102082094B (zh) | 晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080326 |