CN101783299B - Mos晶体管的形成方法及其阈值电压调节方法 - Google Patents
Mos晶体管的形成方法及其阈值电压调节方法 Download PDFInfo
- Publication number
- CN101783299B CN101783299B CN2009101437058A CN200910143705A CN101783299B CN 101783299 B CN101783299 B CN 101783299B CN 2009101437058 A CN2009101437058 A CN 2009101437058A CN 200910143705 A CN200910143705 A CN 200910143705A CN 101783299 B CN101783299 B CN 101783299B
- Authority
- CN
- China
- Prior art keywords
- ion
- grid structure
- injection
- injects
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种MOS晶体管的形成方法及其阈值电压调节方法，MOS晶体管的形成方法包括在半导体衬底上形成栅极结构，穿透栅极结构进行第二离子注入，形成用于调节阈值电压的离子扩散区以及袋状注入区；在栅极结构两侧、半导体衬底中进行离子注入以形成源/漏延伸区和源/漏极，将半导体衬底进行退火。第二离子注入能量和剂量，根据MOS晶体管的阈值电压确定。本发明方法适用于长沟道和短沟道器件的阈值电压调节，不需要增加额外的阱来单独进行不同尺寸器件阈值电压的平行调节，从而实现了简单、灵活地对阈值电压的调节，缩短了制程工艺周期，节省了成本。
Description
技术领域
本发明涉及半导体制造技术领域，尤指一种MOS晶体管的形成方法及其阈值电压调节方法。
背景技术
目前，由于集成电路的集成度越来越高，器件的尺寸越来越小，器件的特征尺寸(CD)从0.13μm向0.10μm以下的区域进行开发。随着半导体器件向高密度和小尺寸发展，金属一氧化物一半导体(MOS)器件是主要的驱动力。阈值电压(Vt)和驱动电流(Id)是MOS晶体管的两个重要的电参数，也是在制造工艺中的重要控制参数。不同的核心电路(Core)和输入/输出电路(IO)具有不同的Vt和Id性能需求。
现有技术中，通常通过控制栅氧化层、沟道区域、阱区域、源/漏延伸区的掺杂形状、袋形注入(pocket implant)区以及源/漏极注入形状和热预算等等来获得预料的性能需求。最常见的是改变离子注入类型、能量和剂量，以及改变栅氧化层厚度两种方式，但是无论哪种方法，都需要增加阱(well)，这样，会用到不同的光罩来定义不同的器件区域，使得整个MOS晶体管的制作工艺变得更加复杂。
发明内容
有鉴于此，本发明的主要目的在于提供一种MOS晶体管的形成方法，能够简单、灵活地调节阈值电压。
本发明的另一目的在于提供一种MOS晶体管的阈值电压调节方法，能够实现阈值电压简单、灵活的调节。
为达到上述目的，本发明的技术方案具体是这样实现的：
一种MOS晶体管的形成方法，还包括：
在半导体衬底上形成栅极结构；
穿透栅极结构进行第二离子注入，形成用于调节阈值电压的离子扩散区以及袋状注入区；
在栅极结构两侧、半导体衬底中进行离子注入以形成源/漏延伸区和源/漏极，将半导体衬底进行退火。
所述形成方法还包括：
在所述栅极结构两侧、半导体衬底中进行第一离子注入；
如果所述第一离子注入先于第二离子注入，所述第一离子注入后已经形成的袋状注入区延伸，以形成最终的袋状注入区；
如果所述第二离子注入先于第一离子注入，所述第一离子注入后形成的袋状注入区与所述第二离子注入后已经形成的袋状注入区重合，以形成最终的袋状注入区。
所述源/漏延伸区的形成，可以在所述第一离子注入之前，或者所述第二离子注入之前，或者所述第一离子注入之后，或者所述第二离子注入之后，或者所述第一离子注入和第二离子注入之间。
所述MOS晶体管为NMOS晶体管，所述栅极结构中的多晶硅片厚度为75nm～110nm，所述第一离子和第二离子为P型离子；所述第二离子注入的能量范围为9.5KeV～15KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
所述第二离子为硼离子。
所述MOS晶体管为PMOS晶体管，所述栅极结构中的多晶硅片厚度范围为75nm～110nm，所述第一离子和第二离子为N型离子；所述第二离子注入的能量范围为30KeV～50KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
所述第二离子为磷离子。
所述袋形注入区的深度界于源/漏延伸区与源/漏极之间，所述袋形注入区的导电类型与源/漏延伸区或源/漏极的导电类型相反。
在形成源/漏极步骤之前，还包括在栅极结构两侧、半导体衬底上形成侧墙步骤。
一种MOS晶体管的阈值电压调节方法，该方法包括：
在半导体衬底上形成栅极结构；
穿透栅极结构进行第二离子注入，形成用于调节阈值电压的离子扩散区以及袋状注入区；
在栅极结构两侧、半导体衬底中进行离子注入以形成源/漏延伸区和源/漏极，将半导体衬底进行退火；
所述第二离子注入能量和剂量，根据MOS晶体管的阈值电压确定。
还包括：
在所述栅极结构两侧、半导体衬底中进行第一离子注入以形成袋状离子注入，该袋状离子注入形成与所述袋状注入区重合或是使所述袋状注入区延伸后的袋状注入区。
所述MOS晶体管为NMOS晶体管，所述栅极结构中的多晶硅片厚度为75nm～110nm，所述第一离子和第二离子为P型离子；所述第二离子注入的能量范围为9.5KeV～15KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
所述第二离子为硼离子。
所述MOS晶体管为PMOS晶体管，所述栅极结构中的多晶硅片厚度范围为75nm～110nm，所述第一离子和第二离子为N型离子；所述第二离子注入的能量范围为30KeV～50KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
所述第二离子为磷离子。
由上述技术方案可见，本发明在半导体衬底上形成栅极结构，穿透栅极结构进行第二离子注入，形成用于调节阈值电压的离子扩散区以及袋状注入区；在栅极结构两侧、半导体衬底中进行离子注入以形成源/漏延伸区和源/漏极，将半导体衬底进行退火。第二离子注入能量和剂量，根据MOS晶体管的阈值电压确定。本发明方法适用于长沟道和短沟道器件的阈值电压调节，不需要增加额外的阱即可同时实现同型不同类别的器件(如1.2V/1.8V/2.5V/...NMOS器件等)，从而实现了简单、灵活地对阈值电压的调节，缩短了制程工艺周期，节省了成本。
进一步地，还可以保留现有的第一离子注入，在栅极结构两侧、半导体衬底中进行第一离子注入以形成袋状注入区，对第一离子注入和第二离子注入的顺序没有限定。如果先注入第一离子的情况，实际上第二离子的注入会使已经形成的袋状注入区延伸，以形成最终的袋状注入区；如果先注入第二离子，那么实际上第一离子注入后的袋状注入区与已经形成的重合，以形成最终的袋状注入区。
源/漏延伸区的形成工艺，可以在第一离子注入和第二离子注入之前或之后或之间，(当第一离子注入与第二离子注入不同N/P型，则第一离子注入形成源/漏延伸区，且可在第二离子注入之前或者之后)。
附图说明
图1a～图1f是本发明以NMOS晶体管为实施例的MOS晶体管的形成方法的示意图；
图2是本发明NMOS晶体管阈值电压随沟道长度变化的实验曲线。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
应用本发明方法形成MOS晶体管的步骤包括：在半导体衬底上形成栅极结构，穿透栅极结构进行第二离子注入，形成用于调节阈值电压的离子扩散区以及袋状注入区；在栅极结构两侧、半导体衬底中形成源/漏延伸区、源/漏极，将半导体衬底进行退火。
还包括在栅极结构两侧、半导体衬底中进行第一离子注入以形成袋状离子注入；当MOS晶体管为PMOS时，注入的第二离子为N型离子，如磷离子、砷离子等；当MOS晶体管为NMOS时，注入的第二离子均为P型离子，如硼离子等。第二离子的注入深度大于第一离子的注入深度，使其能穿透栅极结构，第二离子的注入深度(能量)和剂量，决定了离子扩散区的厚度和浓度大小，与需要调节的阈值电压有关系，即由MOS晶体管的阈值电压确定。
本发明方法适用于长沟道和短沟道器件的阈值电压调节，不需要增加额外的阱即可同时实现同型不同类别的器件(如1.2V/1.8V/2.5V/...NMOS器件等)。
下面以NMOS晶体管的形成过程为例，结合图1a～图1f，举实施例对本发明方法进行详细描述。
参照附图1a，提供半导体衬底100，半导体衬底100可以为硅或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构101，隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在半导体衬底100中还形成有各种阱(well)结构与衬底表面的栅极沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与栅极沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构101的深度。为了简化，图1a～图1f中仅示出一空白半导体衬底100图示。
接着，在半导体衬底100上依次形成栅介质层102与多晶硅栅103，栅介质层102与多晶硅栅103构成栅极结构。然后，进行氧化步骤，在多晶硅栅104外围形成氧化硅层104以便保护多晶硅栅103的边缘。
参照附图1b，在形成的栅极结构两侧、半导体衬底100中进行第一离子注入即袋形注入(Pocket implant)110，袋形注入110一般采用角度介于0至45度的离子注入，形成袋形注入区105。袋形注入区105的深度界于后续待形成的源/漏延伸区与源/漏极之间，其导电类型与后续待形成的源/漏延伸区或源/漏极的导电类型相反，即为P型。
参照附图1c，在栅极结构两侧、半导体衬底100中进行离子注入111，形成源/漏延伸区106。源/漏延伸区106的形成为本技术领域人员公知技术，这里不再详述。源/漏延伸区106的导电类型为N型，即第一离子注入111注入的离子为磷(P)离子或者砷(As)离子。
参照附图1d，穿透栅极结构进行第二离子注入112，形成离子扩散区107与袋状注入区105重合或延伸的袋状注入区105，这里强调的是本发明在NMOS晶体管的形成过程中，增加了第二离子注入的工艺，以简单，灵活地调节阈值电压。注入的第二离子均为P型离子，如硼离子等。第二离子的注入深度大于第一离子的注入深度，使其能穿透栅极结构，第二离子的注入能量和剂量与需要调节的阈值电压有关系。在栅极结构中的多晶硅片厚度范围为75nm～110nm时，第二离子注入的能量范围为9.5KeV～15KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
作为本发明的一个实施方式，形成离子扩散区107的注入硼离子的能量为9.5KeV～15KeV，注入的剂量为1e14cm-2～5e 14cm-2。
在PMOS晶体管的形成过程中，注入的第一离子和第二离子为N型离子。在栅极结构中的多晶硅片厚度范围为75nm～110nm时，第二离子注入的能量范围为30KeV～50KeV，注入的剂量范围为1e14cm-2～5e14cm-2。作为本发明的一个实施方式，形成离子扩散区107的注入磷离子的能量为30KeV～50KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
根据注入能量和剂量如何确定MOS晶体管的阈值电压属于本领域技术人员惯用技术手段，这里不再赘述。本发明强调的是，增加第二离子注入的工艺，对第二离子注入的剂量和能量进行恰当的选取，实现了对不同尺寸的器件进行有效的阈值电压调节即几乎平行调节不同尺寸的器件阈值电压，从而在栅极沟道层离子掺杂之外增加了对不同尺寸的器件阈值电压平行调节的灵活性，使得在栅极结构(栅介质层102与多晶硅栅103)形成后仍然可以对不同尺寸的器件的阈值电压平行调节，达到了简单、灵活地对阈值电压的调节。
参照附图1e，在栅极结构两侧、半导体衬底100上形成侧墙108，侧墙108可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述侧墙108为氧化硅、氮化硅共同组成，具体工艺大致为：在半导体衬底100上以及氧化硅层104上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻(etch-back)方法形成侧墙。
参照附图1f，在栅极结构两侧、半导体衬底100中进行源/漏极注入，形成源/漏极109。所述源/漏极109为N型，即源/漏极注入的离子为磷(P)离子或者砷(As)离子。
最后，将半导体衬底100进行退火，使注入的各种离子扩散均匀。
基于上述工艺实施后，如图1f，形成的NMOS晶体管包括：位于半导体衬底100上的栅极结构；位于栅极结构两侧、半导体衬底100中的源/漏延伸区106以及源/漏极109；还包括位于栅极结构下方，通过穿透栅极结构进行第二离子注入而形成的离子扩散区107。
本发明中，离子扩散区107的形成还可以在形成源/漏延伸区之前形成，袋状注入区之前形成，具体工艺请参照上述实施例。
图2是本发明NMOS晶体管阈值电压随沟道长度变化的实验曲线，横坐标表示沟道长度，纵坐标表示阈值电压，实验条件是：穿透栅极结构进行不同的第二离子注入。曲线21为对较高能量或者剂量的第二离子注入的硅片进行WAT测试所得到的数据(Wafer Acceptance Test)，在曲线21上对应同一横坐标，不同的小三角表示同一硅片上不同数据点；曲线22为对较低能量或者剂量的第二离子注入的硅片进行WAT测试所得到的数据，在曲线22上对应同一横坐标，不同的小方块表示同一硅片上不同数据点；从图2所表示的曲线可见，对第二离子注入的剂量和能量进行恰当的选取，可以对不同尺寸的器件进行有效的阈值电压调节即几乎平行调节不同尺寸的器件阈值电压，从而在栅极沟道层离子掺杂之外增加了对不同尺寸的器件阈值电压平行调节的灵活性，使得栅极结构(栅介质层102与多晶硅栅103)形成后仍然可以对不同尺寸的器件阈值电压平行调节。
本发明方法同样适用于PMOS晶体管，只要穿透栅极结构进行第二离子注入，形成离子扩散区即可。第二离子注入的方式可以是采用渗透多晶硅的晕圈式(halo)离子注入方式。对于PMOS晶体管，注入的第二离子为N型离子，如磷离子、砷离子等。第二离子注入的能量范围为30KeV～50KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种MOS晶体管的形成方法，其特征在于，还包括：
在半导体衬底上形成栅极结构；
穿透栅极结构进行第二离子注入，形成用于调节阈值电压的离子扩散区以及袋状注入区；
在栅极结构两侧、半导体衬底中进行离子注入以形成源/漏延伸区和源/漏极，将半导体衬底进行退火；
所述形成方法还包括：
在所述栅极结构两侧、半导体衬底中进行第一离子注入；
如果所述第一离子注入先于第二离子注入，所述第一离子注入后已经形成的袋状注入区延伸，以形成最终的袋状注入区；
如果所述第二离子注入先于第一离子注入，所述第一离子注入后形成的袋状注入区与所述第二离子注入后已经形成的袋状注入区重合，以形成最终的袋状注入区。
2.根据权利要求1所述的形成方法，其特征在于，所述源/漏延伸区的形成，可以在所述第一离子注入之前，或者所述第二离子注入之前，或者所述第一离子注入之后，或者所述第二离子注入之后，或者所述第一离子注入和第二离子注入之间。
3.根据权利要求1所述的形成方法，其特征在于，所述MOS晶体管为NMOS晶体管，所述栅极结构中的多晶硅片厚度为75nm～110nm，所述第一离子和第二离子为P型离子；所述第二离子注入的能量范围为9.5KeV～15KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
4.根据权利要求3所述的形成方法，其特征在于，所述第二离子为硼离子。
5.根据权利要求1所述的形成方法，其特征在于，所述MOS晶体管为PMOS晶体管，所述栅极结构中的多晶硅片厚度范围为75nm～110nm，所述第一离子和第二离子为N型离子；所述第二离子注入的能量范围为30KeV～50KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
6.根据权利要求5所述的形成方法，其特征在于，所述第二离子为磷离子。
7.根据权利要求1所述的形成方法，其特征在于，所述袋形注入区的深度界于源/漏延伸区与源/漏极之间，所述袋形注入区的导电类型与源/漏延伸区或源/漏极的导电类型相反。
8.根据权利要求1所述的形成方法，其特征在于，在形成源/漏极步骤之前，还包括在栅极结构两侧、半导体衬底上形成侧墙步骤。
9.一种MOS晶体管的阈值电压调节方法，其特征在于，该方法包括：
在半导体衬底上形成栅极结构；
穿透栅极结构进行第二离子注入，形成用于调节阈值电压的离子扩散区以及袋状注入区；
在栅极结构两侧、半导体衬底中进行离子注入以形成源/漏延伸区和源/漏极，将半导体衬底进行退火；
所述第二离子注入能量和剂量，根据MOS晶体管的阈值电压确定；
还包括：
在所述栅极结构两侧、半导体衬底中进行第一离子注入以形成袋状离子注入，该袋状离子注入形成与所述袋状注入区重合或是使所述袋状注入区延伸后的袋状注入区。
10.根据权利要求9所述的阈值电压调节方法，其特征在于，所述MOS晶体管为NMOS晶体管，所述栅极结构中的多晶硅片厚度为75nm～110nm，所述第一离子和第二离子为P型离子；所述第二离子注入的能量范围为9.5KeV～15KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
11.根据权利要求10所述的形成方法，其特征在于，所述第二离子为硼离子。
12.根据权利要求9所述的形成方法，其特征在于，所述MOS晶体管为PMOS晶体管，所述栅极结构中的多晶硅片厚度范围为75nm～110nm，所述第一离子和第二离子为N型离子；所述第二离子注入的能量范围为30KeV～50KeV，注入的剂量范围为1e14cm-2～5e14cm-2。
13.根据权利要求12所述的形成方法，其特征在于，所述第二离子为磷离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101437058A CN101783299B (zh) | 2009-01-20 | 2009-05-22 | Mos晶体管的形成方法及其阈值电压调节方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910045602.8 | 2009-01-20 | ||
| CN200910045602 | 2009-01-20 | ||
| CN2009101437058A CN101783299B (zh) | 2009-01-20 | 2009-05-22 | Mos晶体管的形成方法及其阈值电压调节方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101783299A CN101783299A (zh) | 2010-07-21 |
| CN101783299B true CN101783299B (zh) | 2011-07-20 |
Family
ID=42523223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101437058A Active CN101783299B (zh) | 2009-01-20 | 2009-05-22 | Mos晶体管的形成方法及其阈值电压调节方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101783299B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187273B (zh) * | 2011-12-31 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其制作方法 |
| CN104681460B (zh) * | 2013-11-28 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | 一种离子注入测试方法、测试结构和半导体器件 |
| CN104934376B (zh) * | 2014-03-18 | 2019-01-18 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN106601604A (zh) * | 2015-10-15 | 2017-04-26 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN107452792A (zh) * | 2016-06-01 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN108074811A (zh) * | 2016-11-10 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN113468845A (zh) * | 2020-03-31 | 2021-10-01 | 中芯国际集成电路制造(上海)有限公司 | 工艺制造方法、阈值电压的调节方法、设备和存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1694263A (zh) * | 2004-05-07 | 2005-11-09 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN1763973A (zh) * | 2004-09-27 | 2006-04-26 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
-
2009
- 2009-05-22 CN CN2009101437058A patent/CN101783299B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1694263A (zh) * | 2004-05-07 | 2005-11-09 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN1763973A (zh) * | 2004-09-27 | 2006-04-26 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101783299A (zh) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101783299B (zh) | Mos晶体管的形成方法及其阈值电压调节方法 | |
| US8377783B2 (en) | Method for reducing punch-through in a transistor device | |
| CN101312208B (zh) | Nmos晶体管及其形成方法 | |
| CN104681558B (zh) | Otp器件结构及其加工方法 | |
| US9837323B2 (en) | Semiconductor structure and fabrication method thereof | |
| US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
| US9111959B2 (en) | Semiconductor device and manufacture method thereof | |
| KR101781220B1 (ko) | 디프레션형 ｍｏｓ 트랜지스터를 갖는 반도체 장치 | |
| CN104638006B (zh) | 半导体器件及其制造方法 | |
| US20170229540A1 (en) | Non-volatile memory device having reduced drain and read disturbances | |
| CN102194868B (zh) | 一种抗辐照的Halo结构MOS器件 | |
| CN102569077B (zh) | 用于制作半导体器件的源/漏区的方法 | |
| CN104916675B (zh) | 半导体器件及其制造方法 | |
| JP2004056077A (ja) | 三重ウェル構造を有する半導体素子の製造方法 | |
| EP1142014B1 (en) | A method of manufacturing a peripheral transistor of a non-volatile memory | |
| CN104916545A (zh) | 一种半导体器件的制作方法 | |
| CN101826464A (zh) | Mos晶体管的形成方法及其阈值电压调节方法 | |
| CN102024701B (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
| CN111092120A (zh) | 场效应管器件及其制造方法 | |
| CN112928068B (zh) | Cmos生产工艺中节省轻掺杂光罩数的方法 | |
| JP2004165648A (ja) | 半導体装置およびその製造方法 | |
| US9881841B2 (en) | Methods for fabricating integrated circuits with improved implantation processes | |
| CN111613533A (zh) | 制作非对称低中压器件的方法及非对称低中压器件 | |
| CN102693904B (zh) | 一种减小i/o mos器件hci效应的方法 | |
| JP2004266019A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |