CN1694263A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1694263A
CN1694263A CNA2005100677624A CN200510067762A CN1694263A CN 1694263 A CN1694263 A CN 1694263A CN A2005100677624 A CNA2005100677624 A CN A2005100677624A CN 200510067762 A CN200510067762 A CN 200510067762A CN 1694263 A CN1694263 A CN 1694263A
Authority
CN
China
Prior art keywords
impurity
layer
diffusion layer
type
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100677624A
Other languages
English (en)
Inventor
野田泰史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1694263A publication Critical patent/CN1694263A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
    • H03M1/005—Reconfigurable analogue/digital or digital/analogue converters among different converters types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
    • H03M1/007—Reconfigurable analogue/digital or digital/analogue converters among different resolutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters

Abstract

本发明涉及的MIS型半导体装置，具有P型的半导体基板(11)，在半导体基板(11)上形成的栅极绝缘膜(14)，在栅极绝缘膜(14)上形成的栅电极(15)，在半导体基板(11)中的栅电极(15)的两侧方的区域形成的源·漏扩散层(20)。在源·漏扩散层(20)的内部，形成P型杂质浓度低于N型源·漏扩散层(20)的P型杂质注入区(19)。可实现一方面抑制伴随细微化的短沟道效应的明显化，一方面还能够使源·漏扩散层的形状在深度方向变浅、而且在横向上变小地抑制外延扩散层的再分布。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种在能够进一步细微化的同时，还具有能够以高速且节电进行动作的MIS型晶体管的半导体装置及其制造方法。
背景技术
伴随着半导体集成电路的高集成化，要求MIS型晶体管更加细微，为此，要求具有源·漏区的接合面浅的高浓度源·漏结构的MIS型晶体管(例如，参阅专利文献1)。
下面，参照附图，讲述现有技术的具有的MIS型晶体管的半导体装置的制造方法。
图12(a)～图12(e)示出现有技术的半导体装置的制造工序顺序的剖面构成。
首先，在图12(a)所示的工序中，在由P型硅构成的半导体基板101中，以注入能量为10keV、注入剂量为2×1012ions/cm2的注入条件离子注入P型杂质——硼(B)离子后，进行热处理，在半导体基板101的沟道形成区形成P型沟道扩散层102。
接着，在图12(b)所示的工序中，在半导体基板101上，依次形成栅氧化膜103，和在其上由多晶硅构成的栅电极104。
接着，在图12(c)所示的工序中，以栅电极104为掩模，向半导体基板101离子注入N型杂质——砷(As)离子，形成N型外延注入层105A。接着，以栅电极104为掩模，向半导体基板101离子注入P型杂质——硼(B)离子，形成P型凹处注入层106A。
接着，在图12(d)所示的工序中，在半导体基板101上堆积绝缘膜后，对堆积的绝缘膜进行各向异性腐蚀，在栅电极104的侧面上形成侧壁107。
接着，在图12(e)所示的工序中，以栅电极104及侧壁107为掩模，向半导体基板101离子注入N型杂质——砷离子。然后，对半导体基板101进行热处理，在半导体基板101中的侧壁107的两侧的区域，分别形成N型源·漏扩散层108。这时，在半导体基板101中的侧壁107的下侧，在各N型源·漏扩散层108和P型沟道扩散层102之间的区域，形成N型外延注入层105A扩散了的N型外延扩散层105，在N型外延扩散层105的下侧的区域，形成P型凹处注入层106A扩散了的P型凹处扩散层106。
在现有技术的这种制造方法中，为了不使短沟道效应显现地实现MIS型晶体管的细微化，具有降低形成N型外延扩散层105的杂质离子的注入能量、而且提高旨在活性化的热处理的温度的倾向。
【专利文献1】特开平11-261069号公报
【专利文献2】特开2003-31798号公报
可是，在具有所述现有技术的MIS型晶体管的半导体装置的制造方法中，存在如下问题。
第1，在图12(e)所示的工序中，以栅电极104及侧壁107为掩模，向半导体基板101以高剂量离子注入源·漏区形成用的砷离子后，用高温进行热处理时，构成N型源·漏扩散层108的杂质原子(砷)出现过度增速扩散(Transient Enhanced Diffusion：TED)，结果使杂质原子扩散到半导体基板101的深区，存在不能获得所定的杂质分布的问题。在这里，所谓“过度增速扩散”，是指与杂质原子由于主要起因于离子注入等的工艺的损伤而产生的过剩点缺陷的相互作用后，使杂质原子的扩散增速的异常扩散现象。
另外，第2，为了抑制注入N型源·漏扩散层108的杂质原子的TED，而施加需要以上的高温的退火后，同时还会发生已经浅浅地形成的N型外延扩散层105出现再分布，而导致接合面变深的问题。由于N型外延扩散层105的接合面的深度及形状，直接影响半导体装置的短沟道特性及驱动电流，所以在使N型源·漏扩散层108的杂质活性化的热处理工序中，防止N型外延扩散层105的杂质分布的再分布，与控制N型源·漏扩散层108的杂质分布同等重要。
图13示出图12(e)的XIII-XIII线中的N型源·漏扩散层108的横向(与基板面平行的方向)的杂质浓度分布。在这里，纵轴表示杂质浓度的对数值，横轴表示到侧壁外侧的端部的距离。实线表示为了形成P型沟道扩散层102及P型凹处扩散层106而注入的硼(B)的浓度，虚线表示为了形成N型源·漏扩散层108而注入的砷(As)的浓度。由图13可知：在现有技术的结构中，在N型源·漏扩散层108的内部，在与P型凹处扩散层106的接合部附近，由于起因于PN结的电场效应，形成硼偏折的偏折区和硼的浓度减少的区域。而在远离接合附近的区域，硼的浓度，和注入基板的沟道浓度(包括凹处注入)相等。所以，为了形成N型源·漏扩散层108而注入的砷，由于比注入基板的硼的浓度高得多，所以几乎不受硼的影响，其结果，出现TED。另外，为了形成N型源·漏扩散层108而注入的砷，产生的过剩点缺陷，在扩散时，一直迂回到栅电极104的下侧的沟道扩散层102，迂回到栅电极104的下侧的过剩点缺陷，还能成为引起临界值电压上升的逆短沟道效应的原因。
进而，伴随着晶体管的细微化的进展，栅极长度变短，为了形成N型源·漏扩散层108而注入砷离子的注入能的日益低能量化后，在晶带轴的<110>方向产生的沟道作用，还可以使砷离子迂回到位于栅电极104的下侧的沟道扩散层102处，该迂回的砷离子，也对短沟道特性产生影响。
总之，在所述现有技术的半导体装置的制造方法中，一边抑制杂质离子在MIS型晶体管的细微化不可缺少的浅接合而且是高浓度的源·漏扩散层中的迂回以及TED导致的外延扩散层的再分布，一边形成所定的杂质浓度，是极其困难的。
发明内容
鉴于所述现有技术的问题，本发明的目的在于一方面抑制伴随细微化的短沟道效应(及逆短沟道效应)的明显化，一方面使源·漏扩散层的形状在深度方向变浅、而且在横向上变小地实现细微化。
为了达到所述的目的，本发明的半导体装置的制造方法采用如下构成：向源·漏区注入导电型和源·漏区相反的杂质后进行热处理，在形成N型杂质和P型杂质的杂质对(离子对)的状态下，进行杂质扩散，从而一面降低热预算，一面形成低电阻的源·漏区。这样，使半导体装置成为在源·漏区包含与该源·漏区相反的导电型的杂质扩散层的结构。在这里，所谓“热预算”，是指用加热温度和加热时间的乘积表示的热处理量。
具体地说，本发明涉及的半导体装置，其特征在于：具有第1导电型的半导体层、在半导体层上形成的栅极绝缘膜、在栅极绝缘膜上形成的栅电极、在半导体层中的栅电极的侧方的区域形成的第2导电型的源·漏扩散层，源·漏扩散层在其内部形成杂质浓度低于源·漏扩散层的第1导电型的杂质注入区。
采用本发明的半导体装置后，第2导电型的源·漏扩散层，在其内部形成杂质浓度低于源·漏扩散层的第1导电型的杂质注入区。这样，在对为了形成源·漏扩散层而注入的第2导电型的杂质离子进行热扩散之际，第2导电型的杂质离子与注入杂质注入区的第1导电型的杂质离子形成离子对后，可以抑制过度增速扩散。因此，源·漏扩散层的接合深度变浅，所以可以一边抑制短沟道效应的明显化，一边实现半导体装置的细微化。
本发明的半导体装置，最好还具有：在半导体层中的栅电极的侧方而且在和源·漏扩散层之间的区域形成的第2导电型的外延扩散层，在外延扩散层的下侧的区域形成的第1导电型的凹处扩散层；杂质注入区中的杂质浓度，高于凹处扩散层的杂质浓度。
本发明的半导体装置，最好还具有：在半导体层中的栅电极的下侧的区域形成的第1导电型的沟道扩散层；杂质注入区中的杂质浓度，高于沟道扩散层的杂质浓度。
在本发明的半导体装置中，构成源·漏扩散层的第2导电型的杂质最好是砷，构成杂质注入区的第1导电型的杂质最好是铟。
在本发明的半导体装置中，在源·漏扩散层中，最好包含浓度高于位于栅电极的下侧的半导体层的IV族原子。
本发明的半导体装置的制造方法，其特征在于，具有：在第1导电型的半导体层上，依次形成栅极绝缘膜及栅电极的工序(a)；在栅电极的侧面上，形成侧壁的工序(b)；将栅电极及侧壁作为掩模，向半导体层离子注入第1导电型的第1杂质，从而在半导体层中的侧壁的侧方形成第1导电型的杂质注入层的工序(c)；将栅电极及侧壁作为掩模，向半导体层离子注入第2导电型的第2杂质，从而在半导体层中的侧壁的侧方形成第2导电型的源·漏注入层的工序(d)；在工序(c)及工序(d)之后，对半导体层进行第1热处理，从而在半导体层中的侧壁的侧方形成第2杂质扩散后构成的源·漏扩散层的工序(e)；在工序(e)中，在源·漏扩散层内，形成杂质浓度低于源·漏扩散层的第1杂质扩散后构成的第1导电型的杂质注入区。
采用本发明的半导体装置的制造方法后，由于在通过注入第2导电型的第2杂质，从而形成第2导电型的源·漏注入层的工序(d)的基础上，还具有通过注入第1导电型的第1杂质，从而形成杂质注入层的工序(c)，所以在以后的第1热处理工序(e)中，导电型互异的第1及第2杂质，形成杂质对(离子对)。这样形成的杂质对，以互相相反的极性形成离子化的对(正离子和负离子)，从而在电气性上成为中性，不易扩散，所以能够抑制第2杂质的过度增速扩散。其结果，与只注入第2杂质的情况相比，能够形成具有浅接合面的源·漏扩散层。
本发明的半导体装置的制造方法，最好还具有：在工序(a)之后且在工序(b)之前，将栅电极作为掩模，向半导体层离子注入第2导电型的第3杂质，从而在半导体层中的栅电极的侧方形成第2导电型的外延注入层的工序(f)；将栅电极作为掩模，向半导体层中的栅电极的侧方离子注入第1导电型的第4杂质，从而在半导体层中形成第1导电型的凹处注入层的工序(g)；在工序(f)及工序(g)之后，对半导体层进行第2热处理，从而在半导体层中的栅电极的侧方形成第3杂质扩散后构成的第2导电型的外延扩散层，和在外延扩散层的下侧区域形成第4杂质扩散后构成的第1导电型的凹处扩散层的工序(h)；在杂质注入区中的杂质浓度，高于凹处扩散层的杂质浓度。这样，就在半导体层中栅电极的侧方区域，形成和源·漏扩散层同一导电型的外延扩散层，同时还在该外延扩散层的下侧，形成和源·漏扩散层相反的导电型的凹处扩散层。所以，可以降低源·漏间的电阻，而且还可以抑制在栅电极的下侧形成的沟道区中的耗尽层的扩大。
本发明的半导体装置的制造方法，最好还具有：在工序(a)之之前，向半导体层离子注入第1导电型的第5杂质，从而在半导体层中形成第1导电型的沟道注入层后，对半导体层进行第3热处理，从而在半导体层中形成第5杂质扩散后构成的第1导电型的沟道扩散层的工序(i)；杂质注入区中的杂质浓度，高于沟道扩散层的杂质浓度。
本发明的半导体装置的制造方法，最好还具有：在工序(b)之后且在工序(c)及工序(d)之前，将栅电极及侧壁作为掩模，向半导体层离子注入第6杂质，从而在半导体层中的侧壁的侧方形成非晶形层的工序(j)。这样，能够防止在工序(d)中进行的源·漏形成用的第2杂质向半导体层的深度方向的沟道作用，进而，例如在半导体层由硅构成时，还能够抑制起因于向晶带轴的<110>方向的沟道作用的向栅电极的下侧部分的迂回。
这时，在工序(j)中，最好通过与所述半导体层的主面的法线具有所定的角度的角度注入，注入第6杂质。这样，能够更切实地抑制向晶带轴的<110>方向的沟道作用
在本发明的半导体装置的制造方法中，第6杂质最好是IV族的元素。这样，在半导体层由硅构成时，用IV族的元素使该半导体层非晶形化后，由于IV族的元素在电性上是中性的，所以使半导体层非晶形化后，IV族的元素对半导体层不产生电气性的影响。
在本发明的半导体装置的制造方法中，第2杂质最好以大于或等于第1杂质的注入飞越距离的注入飞越距离进行离子注入。
在本发明的半导体装置的制造方法中，第1杂质最好是铟。
本发明的半导体装置的制造方法，最好还具有：在工序(d)之后且在工序(e)之前，进行能够使注入的杂质不扩散程度的极低温热处理，从而恢复离子注入时造成的结晶损伤的工序(k)。
这时，极低温热处理的加热温度最好在400℃以上且700℃以下。这样，加热温度为400℃以上且700℃以下的低温区域，是非晶形层产生固相外延再成长(Solid Phase Epitaxial Regrowth：SPER)的温度范围，可以使杂质离子几乎不扩散地只进行结晶损伤的恢复。
另外，本发明的半导体装置的制造方法，最好还具有：在工序(e)之后，除去侧壁，将栅电极作为掩模，向半导体层离子注入第2导电型的第3杂质，从而在半导体层中的栅电极的侧方形成第2导电型的外延注入层的工序(1)；将栅电极作为掩模，向半导体层离子注入第1导电型的第4杂质，从而在半导体层中的栅电极的侧方形成第1导电型的凹处注入层的工序(m)；在工序(1)及工序(m)之后，对半导体层进行第2热处理，从而在半导体层中的栅电极的侧方形成第3杂质扩散后构成的第2导电型的外延扩散层，和在外延扩散层的下侧区域形成第4杂质扩散后构成的第1导电型的凹处扩散层的工序(n)；杂质注入区中的杂质浓度，高于凹处扩散层的杂质浓度。
这样，由于形成源·漏扩散层后，有选择地除去侧壁，然后，将栅电极作为掩模，形成外延注入层，所以就象先形成外延扩散层时一样，可以从而防止因源·漏形成用杂质的活性化工序(e)中的热处理而出现的杂质再分布、接合深度变大的事态。
采用本发明涉及的半导体装置的制造方法后，由于向源·漏区注入极性互异的2种杂质后进行使其活性化的热处理，所以形成源·漏扩散层的杂质一边形成杂质对一边扩散。这样，由于过度增速扩散受到抑制，所以能够形成MIS型晶体管的细微化所必需的结构——浅源·漏扩散层。而且，通过形成杂质对，从而使形成源·漏扩散层的杂质的扩散受到抑制，所以不必以需要以上的高温进行活性化的热处理。其结果，可以用比较少的热预算(以下称作“低热预算”)进行旨在形成源·漏扩散层的热处理，同时还不增大其它扩散层的再分布引起的接合深度。进而，在形成较深的源·漏扩散层后形成外延扩散层，从而还能抑制在对源·漏扩散层进行热处理时，外延扩散层再分布，该外延扩散层的接合面的深度增大。
附图说明
图1是表示本发明的第1实施方式涉及的半导体装置的结构剖面图。
图2(a)～(e)是表示本发明的第1实施方式涉及的半导体装置的制造方法的工序顺序的剖面图。
图3(a)～(d)是表示本发明的第1实施方式涉及的半导体装置的制造方法的工序顺序的剖面图。
图4(a)是表示图2(d)的IVa-IVa线中的N型源·漏扩散层的横向的杂质浓度分布的曲线图。(b)是表示注入和不注入形成离子对用的铟而造成的热处理后的砷的杂质分布的模拟结果的曲线图。
图5(a)～(e)是表示本发明的第2实施方式涉及的半导体装置的制造工序的剖面图。
图6(a)～(e)是表示本发明的第2实施方式涉及的半导体装置的制造工序的剖面图。
图7(a)～(d)是表示本发明的第3实施方式涉及的半导体装置的制造工序的剖面图。
图8(a)～(c)是表示本发明的第3实施方式涉及的半导体装置的制造工序的剖面图。
图9(a)是表示图7(d)、图8(b)、图8(c)、图8(b)、图11(a)、图11(c)及图11(d)的IXa-IXa线中的N型源·漏扩散层的横向的杂质浓度分布的曲线图。(b)是表示注入和不注入形成离子对用的铟而造成的热处理后的砷的杂质分布的模拟结果的曲线图。
图10(a)～(d)是表示本发明的第4实施方式涉及的半导体装置的制造工序的剖面图。
图11(a)～(d)是表示本发明的第4实施方式涉及的半导体装置的制造工序的剖面图。
图12(a)～(e)是表示现有技术的半导体装置的制造工序的剖面图。
图13示出图12(e)的XIII-XIII线中的N型源·漏扩散层的横向的杂质浓度分布的曲线图。
具体实施方式
(第1实施方式)
下面，参照附图，讲述本发明的第1实施方式。
图1是本发明的第1实施方式涉及的半导体装置，示出N沟道型的MIS型晶体管的剖面结构。
如图1所示，例如在由P型硅构成的半导体基板11的主面上，有选择地形成栅极绝缘膜14和在其上的栅电极15，在栅极绝缘膜14及栅电极15的两侧面上，形成绝缘性的侧壁18。
在半导体基板11中的栅极绝缘膜14的下侧的区域，形成P型沟道扩散层12，在半导体基板11中的各的侧壁18的下侧的区域，形成N型外延扩散层16，以及进而在其下侧有选择地形成P型凹处扩散层17。
另外，在半导体基板11中的各侧壁18的两侧的区域，分别形成具有比P型沟道扩散层12深的接合面，而且内侧的端部与N型外延扩散层16及P型凹处扩散层17接合的N型源·漏扩散层20。
作为第1实施方式的特点，在各N型源·漏扩散层20中，在其内部形成注入杂质浓度低于该N型源·漏扩散层20包含的杂质浓度的P型杂质构成的P型杂质注入区19。在这里，向N型源·漏扩散层20例如导入砷(As)，而向P型杂质注入区19例如注入铟(In)。另外，P型杂质注入区19的杂质浓度，设定得高于P型沟道扩散层12及P型凹处扩散层17的各杂质浓度。
这样，采用第1实施方式涉及的半导体装置后，在N型源·漏扩散层20的内部，形成P型杂质浓度低于N型源·漏扩散层20的P型杂质注入区19。因此，在为了形成N型源·漏扩散层20而对注入的砷离子进行热扩散之际，施主——砷离子和受主——铟离子，形成离子对，在电气性上成为中性。这样，由于铟离子不容易扩散，所以能够形成接合面浅的N型源·漏扩散层20。因为能够较浅地形成N型源·漏扩散层20的接合面，所以可以实现MIS型晶体管的细微化。
下面，参照附图，讲述上述结构的MIS型晶体管的制造方法。
图2(a)～图2(e)及图3(a)～图2(d)示出本发明的第1实施方式涉及的半导体装置的制造方法的制造工序顺序的剖面构成。
首先，在图2(a)所示的工序中，向由P型硅构成的半导体基板11的沟道形成区中，以注入能量为70keV、注入剂量为8×1012ions/cm2的注入条件进行离子注入P型杂质——铟(In)离子，在半导体基板11的上部形成P型沟道注入层12A。
接着，在图2(b)所示的工序中，在半导体基板11的P型井形成区，以注入能量为100keV、注入剂量为1×1013ions/cm2的第1注入条件进行第1次离子注入，离子注入P型杂质——硼(B)离子，接着以注入能量为250keV、注入剂量为1×1013ions/cm2的第2注入条件进行第2次离子注入，从而在半导体基板11的P型沟道注入层12A的下侧区域形成P型井注入层13A。此外，沟道注入还可以采用所谓旋转注入即分割剂量后，以互不相同的注入角度分作数次在晶片面内对称注入的方法进行离子注入。另外，在第1实施方式中，在进行沟道注入之后，进行井注入。但也可以在沟道注入之前，先进行井注入。
接着，在图2(c)所示的工序中，在形成P型沟道注入层12A及P型井注入层13A后，对半导体基板11进行以约100℃/秒以上、最好以约200℃/秒以上的升温速率、而且升温到850℃～1050℃为止、将峰值温度最长保持10秒钟或不保持峰值温度的第1急速热处理(RTA)。通过该急速热处理，在半导体基板11的上部，形成P型沟道扩散层12及P型井扩散层13。此外，所谓“不保持峰值温度的急速热处理”，是指热处理温度一达到峰值温度后就同时降温的热处理。
接着，在图2(d)所示的工序中，在半导体基板11的主面上，有选择地形成膜厚为1.5nm左右的由氧化硅构成的栅极绝缘膜14，和在其上形成膜厚为150nm左右的由多晶硅或多金属构成的栅电极15。
接着，在图2(e)所示的工序中，以栅电极15为掩模，向半导体基板11以注入能量为2keV、注入剂量为2×1014ions/cm2的注入条件离子注入N型杂质——砷(As)离子，形成N型外延注入层16A。接着，以栅电极15为掩模，向半导体基板11以注入能量为10keV、注入剂量为1×1013ions/cm2的注入条件离子注入P型杂质——硼(B)离子，形成P型凹处注入层17A。
接着，在图3(a)所示的工序中，对半导体基板11进行以约200℃/秒以上的升温速率、而且升温到850℃～1050℃为止、将峰值温度最长保持10秒钟或不保持峰值温度的第2急速热处理。通过该急速热处理，在半导体基板11的栅电极15的两侧的区域，形成N型外延注入层16AP的砷离子活性化、具有比较浅的接合面的N型外延扩散层16。进而，在N型外延扩散层16的下侧，形成P型凹处注入层17A的硼离子活性化、具有杂质浓度比P型井扩散层13高的P型凹处扩散层17。
接着，在图3(b)所示的工序中，例如，采用化学性气相堆积(CVD)法，在半导体基板11上包括栅电极15在内的整个面上，堆积膜厚约50nm的硅氮化膜。接着，对堆积的硅氮化膜进行各向异性腐蚀，从而在栅电极15的侧面上形成由氮化硅构成的侧壁18。在这里，在侧壁18中，也可以取代氮化硅，使用由氧化硅构成的单层膜，或由断面呈L字形的硅氧化膜和板状的硅氮化膜构成的叠层膜等。进而，还可以在侧壁18和栅电极15之间形成偏置间隔。
接着，在图3(c)所示的工序中，以栅电极15及侧壁18为掩模，向半导体基板11以注入能量为10keV、注入剂量为1×1014ions/cm2的注入条件离子注入P型杂质——铟离子，形成P型离子注入层19A。接着，以栅电极15及侧壁18为掩模，向半导体基板11以注入能量为15keV、注入剂量为3×1015ions/cm2的注入条件离子注入N型杂质——砷离子，形成N型源·漏注入层20A。该N型源·漏注入层20A，注入注入深度比P型离子注入层19A深，而且注入浓度比P型离子注入层19A高的砷离子。进而，虽然没有图示，但为了缓和源·漏区中的电场，在注入砷离子后，还可以以注入能量为20keV、注入剂量为1×1013ions/cm2的注入条件离子注入N型杂质——磷(P)离子。为了缓和电场而注入的磷离子，在注入铟及高剂量的砷后，在半导体基板11的表面及其附近部位，被非晶形化，所以成为利用预先非晶形效应而有效地抑制沟道效应的注入分布。此外，在N型源·漏注入层20A中，也可以取代砷离子，使用磷离子。
接着，在图3(d)所示的工序中，对半导体基板11进行以约200℃/秒以上的升温速率、而且升温到850℃～1000℃左右为止、将峰值温度最长保持10秒钟或不保持峰值温度的第3急速热处理。通过该第3急速热处理，在半导体基板11的侧壁18的两侧的区域，形成N型源·漏注入层20A的砷离子活性化后构成的N型源·漏扩散层20。形成该N型源·漏扩散层20之后，就在栅电极15下的P型沟道扩散层12和N型源·漏扩散层20之间，形成N型外延扩散层16和P型凹处扩散层17。N型源·漏扩散层20，具有与N型外延扩散层16连接、而且比N型外延扩散层16深的接合面。在这里，N型源·漏扩散层20的内部，成为由P型离子注入层19A获得的、埋入用虚线所示的P型杂质注入区19的状态。该P型杂质注入区19的P型杂质的杂质浓度，低于N型源·漏扩散层20的N型杂质的杂质浓度，所以没有形成P型杂质扩散层。
图4(a)示出图3(d)的IVa-IVa线中的N型源·漏扩散层20的横向(与基板面平行的方向)的杂质浓度分布。在这里，纵轴表示杂质浓度的对数值，横轴表示到侧壁外侧的端部的距离。实线表示注入本发明的源·漏形成区的P型杂质注入区19的铟的浓度，虚线表示N型源·漏扩散层20中的砷的浓度。为了比较，用点划线示出现有技术的在形成凹处扩散层时导入源·漏形成区的硼的浓度。如图4(a)所示，导入N型源·漏扩散层20的P型杂质注入区19的P型杂质——铟的浓度，与现有技术的在形成凹处扩散层时导入的硼的浓度硼的浓度相比，增高了。这种铟和砷相互作用的结果，使砷的扩散受到抑制。此外，在图4(a)中，作为本发明，只示出铟的浓度。但是实际上，和现有技术一样，通过注入硼，从而形成P型凹处扩散层17，所以作为P型杂质的总浓度，就成为铟浓度和的硼浓度的合计值。
这样，采用第1实施方式后，在图3(c)所示的工序中，在形成为了形成N型源·漏扩散层20的N型源·漏注入层20A，和杂质浓度低于该N型源·漏注入层20A的P型离子注入层19A后，在图3(d)所示的工序中，进行了旨在使N型源·漏注入层20A的砷离子及P型离子注入层19A的铟离子活性化的第3急速热处理。这时，由于N型源·漏注入层20A的杂质浓度高于P型离子注入层19A的杂质浓度，所以能够切实形成N型源·漏扩散层20。
分别离子化的施主原子和受主原子，具有经过热处理后被电气性地互相吸引，形成离子对的性质。因此，在N型源·漏注入层20A中离子化的砷和在P型离子注入层19A中离子化的铟形成离子对，从而使砷的过度增速扩散受到抑制，所以与只注入N型杂质的情况相比，可以形成具有浅接合面的扩散层。
图4(b)示出注入和不注入形成离子对用的铟而造成的热处理后的砷的杂质分布的模拟结果。由图4(b)可知：与现有技术的不注入形成离子对用的铟的情况相比，本发明注入形成离子对用的铟后，砷的接合面变浅了。
这样，由于砷的扩散被砷和铟的离子对抑制，所以不必将为了形成N型源·漏扩散层20而使之活性化的热处理设定成必要以上的高温。而且，在热处理工序中，能够缩短保持加热状态的保持时间，所以可以以低热预算进行活性化处理。进而，由于能够以低热预算进行源·漏形成用的杂质的活性化工序，所以还能防止出现象现有技术那样，先较浅地形成的外延扩散层，在源·漏形成用的杂质的活性化工序的热处理中，杂质出现分布，结果使该外延扩散层的接合面变深的不良现象。
另外，作为旨在和源·漏形成用的杂质形成离子对的P型杂质，使用铟那样的质量数比较大的元素，所以即使使用较低的注入剂量也能使半导体基板11的源·漏形成区非晶形化。因此，在离子注入源·漏区形成用的砷之前，通过注入形成离子对用的铟，还能使铟同时发挥预先非晶形化注入的作用。利用这种预先非晶形化效应，能够抑制以后注入的砷的沟道效应，所以可以使砷的注入分布变浅。这样，旨在活性化的热扩散引起的砷的杂质分布，可以在该预先非晶形化效应的作用下，获得较浅的接合面。此外，在非晶层向结晶恢复的过程中，杂质的固溶界限成为比在结晶层中时更高的稳定状态(meta-stable state)，所以注入的离子活性比对结晶层施加同一温度的热处理时高。
一般地，铟向位错环缺陷层大量地偏折，通过在注入砷离子的N型源·漏注入层20A中，形成注入铟离子的P型离子注入层19A，从而使铟被位错环缺陷层捕获，所以还能抑制晶格间硅由该位错环缺陷层释放后产生的砷的过度增速扩散。
综上所述，采用第1实施方式涉及的半导体装置的制造方法后，可以一面抑制N型外延扩散层16的杂质的再分布，一面切实形成具有浅接合面的N型源·漏扩散层20。
另外，形成P型沟道扩散层12时，使用质量相对较大的铟，所以可以获得所谓后退比率的杂质分布，即在P型沟道扩散层12中的基板表面的附近杂质浓度变低，而在距基板表面稍深的区域杂质浓度变高。这样，由于能够防止主要起因于杂质散乱的载流子的迁移率的下降，所以能够抑制短沟道效应的明显化。其结果，能够切实进行晶体管的细微化。
(第2实施方式)
下面，参照附图，讲述本发明的第2实施方式。
图5(a)～图5(e)及图6(a)～图2(e)示出本发明的第2实施方式涉及的半导体装置的制造方法的工序顺序的剖面构成。此外，在第2实施方式中，也用N沟道型MIS晶体管进行讲述。
首先，在图5(a)所示的工序中，向由P型硅构成的半导体基板11的沟道形成区中，以注入能量为70keV、注入剂量为8×1012ions/cm2的注入条件进行离子注入P型杂质——铟(In)离子，形成P型沟道注入层12A。
接着，在图5(b)所示的工序中，在半导体基板11的P型井形成区，以注入能量为100keV、注入剂量为1×1013ions/cm2的第1注入条件进行第1次离子注入，接着以注入能量为250keV、注入剂量为1×1013ions/cm2的第2注入条件进行第2次离子注入，离子注入P型杂质——硼(B)离子，从而在半导体基板11的P型沟道注入层12A的下侧区域形成P型井注入层13A。此外，沟道注入还可以采用所谓旋转注入即分割剂量，以互不相同的注入角度分作数次在晶片面内对称注入的方法进行离子注入。另外，在本实施方式中，在进行沟道注入之后，进行井注入。但也可以在沟道注入之前，先进行井注入。
接着，在图5(c)所示的工序中，在形成P型沟道注入层12A及P型井注入层13A后，对半导体基板11进行以约100℃/秒以上、最好以约200℃/秒以上的升温速率、而且升温到850℃～1050℃为止、将峰值温度最长保持10秒钟或不保持峰值温度的第1急速热处理(RTA)。通过该急速热处理，在半导体基板11的上部，形成P型沟道扩散层12及P型井扩散层13。
接着，在图5(d)所示的工序中，在半导体基板11上，有选择地形成膜厚为1.5nm左右的由氧化硅构成的栅极绝缘膜14，和在其上形成膜厚为150nm左右的由多晶硅或多金属构成的栅电极15。
接着，在图5(e)所示的工序中，以栅电极15为掩模，向半导体基板11以注入能量为2keV、注入剂量为2×1014ions/cm2的注入条件离子注入N型杂质——砷(As)离子，形成N型外延注入层16A。接着，以栅电极15为掩模，向半导体基板11以注入能量为10keV、注入剂量为1×1013ions/cm2的注入条件离子注入P型杂质——硼(B)离子，形成P型凹处注入层17A。
接着，在图6(a)所示的工序中，对半导体基板11进行以约200℃/秒以上的升温速率、而且升温到850℃～1050℃为止、将峰值温度最长保持10秒钟或不保持峰值温度的第2急速热处理。通过该急速热处理，在半导体基板11的栅电极15的两侧的区域，形成N型外延注入层16A的砷离子活性化、具有比较浅的接合面的N型外延扩散层16。进而，在N型外延扩散层16的下侧，形成P型凹处注入层17A的硼离子活性化、具有杂质浓度比P型井扩散层13高的P型凹处扩散层17。
接着，在图6(b)所示的工序中，例如，采用CVD法，在半导体基板11上包括栅电极15在内的整个面上，堆积膜厚约50nm的硅氮化膜。接着，对堆积的硅氮化膜进行各向异性腐蚀，从而在栅电极15的侧面上形成由硅氮化膜构成的侧壁18。在这里，在侧壁18中，也可以取代硅氮化膜，使用由氧化硅构成的单层膜，或由断面呈L字形的硅氧化膜和板状的硅氮化膜构成的叠层膜等。进而，还可以在侧壁18和栅电极15之间形成偏置间隔。
接着，在图6(c)所示的工序中，以栅电极15及侧壁18为掩模，向半导体基板11以注入能量为100keV、注入剂量为1×1015ions/cm2的注入条件离子注入IV族元素——锗(Ge)，在半导体基板11的源·漏形成区形成非晶形层21。该非晶形层21的深度，最好比在后工序中形成的源·漏注入层的深度深。在这里，在形成非晶形层21的IV族元素中，还可以取代锗，使用和锗一样，对半导体基板11不产生电气性的影响的硅(Si)。在这里，使用硅形成非晶形层21时，形成非晶形层21的区域的硅浓度，由于在半导体基板11的硅浓度上加上注入的硅浓度，所以成为比半导体基板11中的栅电极15正下方的硅浓度高的浓度。
接着，在图6(d)所示的工序中，以栅电极15及侧壁18为掩模，向半导体基板11上形成的非晶形层21，以注入能量为10keV、注入剂量为1×1014ions/cm2的注入条件离子注入P型杂质——铟离子，形成P型离子注入层19A。接着，以栅电极15及侧壁18为掩模，向半导体基板11上形成的非晶形层21，以注入能量为15keV、注入剂量为3×1015ions/cm2的注入条件离子注入N型杂质——砷离子，形成N型源·漏注入层20A。该N型源·漏注入层20A，注入注入深度比P型离子注入层19A深，而且注入浓度比P型离子注入层19A高的砷离子。进而，虽然没有图示，但为了缓和源·漏区中的电场，在注入砷离子后，还可以以注入能量为20keV、注入剂量为1×1013ions/cm2的注入条件离子注入N型杂质——磷(P)离子。为了缓和电场而注入的磷离子，由于在半导体基板11上形成非晶形层21，所以成为利用预先非晶形效应而有效地抑制沟道效应的注入分布。此外，在N型源·漏注入层20A中，也可以取代砷离子，使用磷离子。
接着，在图6(e)所示的工序中，将形成非晶形层21、P型离子注入层19A及N型源·漏注入层20A的半导体基板11升温到400℃～700℃、最好为400℃～600℃，对半导体基板11进行将升温的温度最长保持10小时左右的第3极低温热处理。该极低温热处理，由于热处理温度非常低，所以几乎不引起起因于过度增速扩散的杂质扩散，只进行离子注入造成的结晶损伤及非晶形化的结晶的恢复。其结果，接合位置与刚进行离子注入之后几乎没有变化。
接着，在第3极低温热处理后，对半导体基板11进行以约200℃/秒以上的升温速率、而且升温到850℃～1000℃左右为止、将峰值温度最长保持10秒钟或不保持峰值温度的第4急速热处理。通过该第4急速热处理，在半导体基板11的侧壁18的两侧的区域，形成N型源·漏注入层20A的砷离子活性化后构成的N型源·漏扩散层20。形成该N型源·漏扩散层20之后，就在栅电极15下侧的P型沟道扩散层12和N型源·漏扩散层20之间，形成N型外延扩散层16和P型凹处扩散层17。N型源·漏扩散层20，具有与N型外延扩散层16连接、而且比N型外延扩散层16深的接合面。在这里，N型源·漏扩散层20的内部，成为由P型离子注入层19A获得的、埋入用虚线所示的P型杂质注入区19的状态。该P型杂质注入区19的P型杂质的杂质浓度，低于N型源·漏扩散层20的N型杂质的杂质浓度，所以没有形成P型杂质扩散层。该第4急速热处理，例如，通过进行SpikeRTA、激光退火或闪光灯退火等，可以提高只用第3极低温热处理尚不彻底的杂质的活性化。
这样，采用第1实施方式后，在图6(c)所示的工序中，在源·漏形区形成非晶形层21后，在图6(d)所示的工序中，形成进行P型离子注入层19A及N型源·漏注入层20A。通过形成该非晶形层21，N型源·漏注入层20A形成时的砷的沟道效应受到抑制，所以可以形成具有浅杂质分布的N型源·漏注入层20A。
然后，在图6(e)所示的工序中，用第3极低温热处理恢复结晶后，通过第4极低温热处理进行活性化。这样，可以使注入的杂质几乎不扩散地实现该杂质的活性化。这时，如前所述，通过热处理，离子化的施主原子和受主原子，具有被电气性地互相吸引，形成离子对的性质。因此，在N型源·漏注入层20A中离子化的砷和在P型离子注入层19A中离子化的铟形成离子对，从而使砷的过度增速扩散受到抑制，所以和只注入N型杂质时相比，可以形成具有浅接合面的N型源·漏扩散层20。
这样，由于砷的扩散被离子对抑制，所以不必将继极低温热处理之后进行的为了形成源·漏扩散层20而使之活性化的热处理设定成不必要的高温。而且，在热处理工序中，能够缩短保持加热状态的保持时间，所以可以以低热预算进行活性化处理。进而，由于能够以低热预算进行源·漏形成用的杂质的活性化工序，所以还能防止出现象现有技术那样，先较浅地形成的外延扩散层，在源·漏形成用的杂质的活性化工序的热处理中，杂质出现分布，结果使该外延扩散层的接合面变深的不良现象。
另外，在图6(e)所示的工序中，由于向源漏形成区进行离子注入后，进行极低温热处理，所以可以将高分布量的预先非晶形注入后形成的非晶形层恢复为结晶层。由于这时的热处理温度非常低，所以通过扩散及再结合只消灭点缺陷，几乎不产生起因于过度增速扩散的杂质扩散，而只进行非晶形层的再成长。我们知道，在这种热处理温度为400℃～700℃左右，甚至为400℃～600℃左右的温度下，在非晶形层中出现固相再成长。因此，注入源·漏形成区的砷及铟的接合面，可以从离子注入的时刻起，几乎不变地保持浅接合面。此外，在非晶层向结晶恢复的过程中，杂质的固溶界限成为比在结晶层中时更高的稳定状态(meta-stable state)，所以注入的离子活性比对结晶层施加同一温度的热处理时高。
另外，在图6(c)所示的工序中，由于离子注入IV族元素——锗，所以可以有选择地而且积极地使源·漏形成区非晶形化。这样，由于在形成N型源·漏注入层20A之前，使源·漏形成区非晶形化，所以不仅能够抑制注入N型源·漏注入层20A的砷离子的注入分布中的深度方向的沟道作用现象，还能够抑制起因于晶带轴的<110>方向的沟道作用的、砷离子向栅电极15的下侧区域的迂回。
另外，如前所述，我们知道：铟向位错环缺陷层大量地偏折，通过在注入砷离子的N型源·漏注入层20A中，形成注入铟离子的P型离子注入层19A，从而使铟被位错环缺陷层捕获，所以还能抑制晶格间硅由该位错环缺陷层释放后产生的砷的过度增速扩散。
综上所述，可以一面抑制N型外延扩散层16包含的杂质的再分布，一面切实形成具有浅接合面的N型源·漏扩散层20。
另外，由于形成P型沟道扩散层12时，使用质量数相对较大的铟，所以可以获得所谓后退比率的杂质分布，即在P型沟道扩散层12中的基板表面的附近杂质浓度变低，而在距基板表面稍深的区域杂质浓度变高。这样，由于能够防止主要起因于杂质散乱的载流子的迁移率的下降，所以能够抑制短沟道效应的明显化。其结果，能够切实进行晶体管的细微化。
(第3实施方式)
下面，参照附图，讲述本发明的第3实施方式涉及的半导体装置。
图7(a)～图5(d)及图8(a)～图8(c)示出本发明的第3实施方式涉及的半导体装置的制造方法的工序顺序的剖面构成。此外，在第3实施方式中，也用N沟道型MIS晶体管进行讲述。
首先、和第1实施方式一样，如图7(a)所示，在由P型硅构成的半导体基板11的上部，形成P型沟道扩散层12及P型井扩散层13，接着，在半导体基板11的主面上，有选择地形成膜厚为1.5nm左右的由氧化硅构成的栅极绝缘膜14，和在其上形成膜厚为150nm左右的由多晶硅或多金属构成的栅电极15。
接着，在图7(b)所示的工序中，例如，采用CVD法，在半导体基板11上包括栅电极15在内的整个面上，堆积膜厚约50nm的硅氮化膜。接着，对堆积的硅氮化膜进行各向异性腐蚀，从而在栅电极15的侧面上形成由氮化硅构成的侧壁18。在这里，在侧壁18中，也可以取代氮化硅，使用由氧化硅构成的单层膜，或由断面呈L字形的硅氧化膜和板状的硅氮化膜构成的叠层膜等。进而，还可以在侧壁18和栅电极15之间形成偏置间隔。
接着，在图7(c)所示的工序中，以栅电极15及第1侧壁18A为掩模，向半导体基板11以注入能量为10keV、注入剂量为1×1014ions/cm2的注入条件离子注入P型杂质——铟离子，形成P型离子注入层19A。接着，以栅电极15及第1侧壁18A为掩模，向半导体基板11以注入能量为15keV、注入剂量为3×1015ions/cm2的注入条件离子注入N型杂质——砷离子，形成N型源·漏注入层20A。该N型源·漏注入层20A，注入注入深度比P型离子注入层19A深，而且注入浓度比P型离子注入层19A高的砷离子。进而，虽然没有图示，但为了缓和源·漏区中的电场，在注入砷离子后，还可以以注入能量为20keV、注入剂量为1×1013ions/cm2的注入条件离子注入N型杂质——磷(P)离子。为了缓和电场而注入的磷离子，在注入铟及高剂量的砷后，在半导体基板11的表面及其附近部位，被非晶形化，所以成为利用预先非晶形效应而有效地抑制沟道效应的注入分布。此外，在N型源·漏注入层20A中，也可以取代砷离子，使用磷离子。
接着，在图7(d)所示的工序中，对半导体基板11进行以约200℃/秒～250℃/秒的升温速率、而且升温到850℃～1000℃左右为止、将峰值温度最长保持10秒钟或不保持峰值温度的第1急速热处理。通过该第1急速热处理，在半导体基板11的第1侧壁18A的两侧的区域，形成N型源·漏注入层20A的砷离子活性化后构成的N型源·漏扩散层20。这时，N型源·漏扩散层20的内部，成为由P型离子注入层19A获得的、埋入用虚线所示的P型杂质注入区19的状态。该P型杂质注入区19的P型杂质的杂质浓度，低于N型源·漏扩散层20的N型杂质的杂质浓度，所以没有形成P型杂质扩散层。
然后，在图8(a)所示的工序中，例如通过采用热磷酸溶液的湿腐蚀，暂时除去第1侧壁18A。接着，以栅电极15为掩模，向半导体基板11以注入能量为2keV、注入剂量为2×1014ions/cm2的注入条件离子注入N型杂质——砷(As)离子，形成N型外延注入层16A。接着，以栅电极15为掩模，向半导体基板11以注入能量为10keV、注入剂量为1×1013ions/cm2的注入条件离子注入P型杂质——硼(B)离子，形成P型凹处注入层17A。
接着，在图8(b)所示的工序中，对半导体基板11进行以约200℃/秒的升温速率、而且升温到850℃～1050℃为止、将峰值温度最长保持10秒钟或不保持峰值温度的第2急速热处理。通过该急速热处理，在半导体基板11的栅电极15的两侧的区域，形成N型外延注入层16AP的砷离子活性化、具有比较浅的接合面的N型外延扩散层16。进而，在N型外延扩散层16的下侧，形成P型凹处注入层17A的硼离子活性化、具有杂质浓度比P型井扩散层13高的P型凹处扩散层17。该N型外延扩散层16和N型源·漏扩散层20连接，而且具有比N型源·漏扩散层20浅的接合面。
接着，在图8(c)所示的工序中，和图7(b)所示的工序一样，在栅电极15的两侧面上再度形成第2侧壁18B。这样，在第3实施方式中，在形成N型源·漏扩散层20后，除去第1侧壁18A，在形成N型外延扩散层16及型凹处扩散层17后，重解形成第2侧壁18B。因此第2侧壁18B的厚度(宽度)，就不规定N型外延扩散层16及型凹处扩散层17中栅极长方向的尺寸。这样，可以任意设定第2侧壁18B的厚度(宽度)。在这里，在第2侧壁18B中，也可以取代氮化硅，使用由氧化硅构成的单层膜，或由断面呈L字形的硅氧化膜和板状的硅氮化膜构成的叠层膜等。进而，还可以在第2侧壁18B和栅电极15之间形成偏置间隔。
图9(a)示出图7(d)、图8(b)及图7(c)的IXa-IXa线中的N型源·漏扩散层20的横向的杂质浓度分布。在这里，纵轴表示杂质浓度的对数值，横轴表示到侧壁外侧的端部的距离。实线表示注入本发明的源·漏形成区的P型杂质注入区19的铟的浓度，虚线表示N型源·漏扩散层20中的砷的浓度。为了比较，用点划线示出现有技术的在形成凹处扩散层时导入源·漏形成区的硼的浓度。如图9(a)所示，导入N型源·漏扩散层20的P型杂质注入区19的P型杂质——铟的浓度，与现有技术的在形成凹处扩散层时导入的硼的浓度硼的浓度相比，增高了。这种铟和砷相互作用的结果，使砷的扩散受到抑制。
这样，采用第3实施方式后，在图7(d)所示的工序中，在形成N型外延扩散层16之前，形成为了形成N型源·漏扩散层20的N型源·漏注入层20A，和杂质浓度低于该N型源·漏注入层20A的P型离子注入层19A。然后，在图8(b)所示的工序中，进行了旨在使N型源·漏注入层20A的砷离子及P型离子注入层19A的铟离子活性化的第2急速热处理。这时，由于N型源·漏注入层20A的杂质浓度高于P型离子注入层19A的杂质浓度，所以能够切实形成N型源·漏扩散层20。
如前所述，在N型源·漏注入层20A中离子化的砷和在P型离子注入层19A中离子化的铟形成离子对。在该形成的离子对的作用下，砷的过度增速扩散受到抑制，所以与只注入N型杂质的情况相比，可以形成具有浅接合面的N型源·漏扩散层20。
另外，图9(b)示出注入和不注入形成离子对用的铟而造成的热处理后的砷的杂质分布的模拟结果。由图9(b)可知：与现有技术的不注入形成离子对用的铟的情况相比，本发明注入形成离子对用的铟后，砷的接合面变浅了。
这样，由于砷的扩散被砷和铟的离子对抑制，所以不必将为了形成N型源·漏扩散层20而使之活性化的热处理设定成必要以上的高温。而且，在热处理工序中，不必设置保持加热状态的保持时间，所以可以以低热预算进行活性化处理。进而，由于能够在N型源·漏扩散层20之后形成N型外延扩散层16，所以能够抑制在源·漏形成用的N型杂质的活性化工序的热处理中，先形成的N型外延扩散层16包含的杂质出现分布，结果使该N型外延扩散层16的接合面变深的不良现象。
另外，在栅电极15由多晶硅或多金属构成时，对导入形成该栅电极15的多晶硅的杂质进行的活性化处理中，也能利用N型源·漏扩散层20的形成工序，使形成栅电极15的多晶硅等充分地活性化。
综上所述，采用第3实施方式涉及的半导体装置的制造方法后，可以一面抑制N型外延扩散层16的杂质的再分布，一面切实形成具有浅接合面的N型源·漏扩散层20。
另外，形成P型沟道扩散层12时，使用质量数相对较大的铟，所以可以获得所谓后退比率的杂质分布，即在P型沟道扩散层12中的基板表面的附近杂质浓度变低，而在距基板表面稍深的区域杂质浓度变高。这样，由于能够防止主要起因于杂质散乱的载流子的迁移率的下降，所以能够抑制短沟道效应的明显化。其结果，能够切实进行晶体管的细微化。
(第4实施方式)
下面，参照附图，讲述本发明的第4实施方式涉及的半导体装置。
图10(a)～图10(d)及图11(a)～图11(d)示出本发明的第4实施方式涉及的半导体装置的制造方法的工序顺序的剖面构成。此外，在第4实施方式中，也用N沟道型MIS晶体管进行讲述。
首先，和第1实施方式一样，如图10(a)所示，在由P型硅构成的半导体基板11的上部，形成P型沟道扩散层12及P型井扩散层13，接着，在半导体基板11的主面上，有选择地形成膜厚为1.5nm左右的由氧化硅构成的栅极绝缘膜14，和在其上形成膜厚为150nm左右的由多晶硅或多金属构成的栅电极15。
接着，在图7(b)所示的工序中，例如，采用CVD法，在半导体基板11上包括栅电极15在内的整个面上，堆积膜厚约50nm的硅氮化膜。接着，对堆积的硅氮化膜进行各向异性腐蚀，从而在栅电极15的侧面上形成由氮化硅构成的侧壁18。在这里，在侧壁18中，也可以取代氮化硅，使用由氧化硅构成的单层膜，或由断面呈L字形的硅氧化膜和板状的硅氮化膜构成的叠层膜等。进而，还可以在侧壁18和栅电极15之间形成偏置间隔。
接着，在图10(c)所示的工序中，以栅电极15及第1侧壁18A为掩模，向半导体基板11以注入能量为100keV、注入剂量为1×1015ions/cm2的注入条件、而且以对基板面法线而言约20度的倾斜角度(注入角度)离子注入IV族元素——锗(Ge)，在半导体基板11的源·漏形成区形成非晶形层21。该非晶形层21的深度，最好比在后工序中形成的源·漏注入层的深度浅。P27(-0)另外，通过角度注入，使半导体基板11p中的第1侧壁18A的下侧区域也非晶形化，所以能够更切实地抑制砷离子在向晶带轴<110>方向的沟道效应的作用下，朝栅电极15的下侧部位迂回的现象。这样，采用角度注入形成非晶形层21时，由于栅电极15及栅极绝缘膜14的侧面被非晶形层21覆盖，所以栅极绝缘膜14的侧端部也不会受到锗离子的损伤。此外，在形成非晶形层21的IV族元素中，还可以取代锗，使用硅(Si)。
接着，在图10(d)所示的工序中，以栅电极15及第1侧壁18A为掩模，向半导体基板11上形成的非晶形层21，以注入能量为10keV、注入剂量为1×1014ions/cm2的注入条件离子注入P型杂质——铟离子，形成P型离子注入层19A。接着，以栅电极15及第1侧壁18A为掩模，向半导体基板11上形成的非晶形层21，以注入能量为15keV、注入剂量为3×1015ions/cm2的注入条件离子注入N型杂质——砷离子，形成N型源·漏注入层20A。该N型源·漏注入层20A，注入注入深度比P型离子注入层19A深、而且注入浓度比P型离子注入层19A高的砷离子。进而，虽然没有图示，但为了缓和源·漏区中的电场，在注入砷离子后，还可以以注入能量为20keV、注入剂量为1×1013ions/cm2的注入条件离子注入N型杂质——磷(P)离子。为了缓和电场而注入的磷离子，在铟注入及高剂量的注入砷后，在半导体基板11的表面及其附近部位被非晶形化，所以成为利用预先非晶形效应而有效地抑制沟道效应的注入分布。此外，在N型源·漏注入层20A中，也可以取代砷离子，使用磷离子。
接着，在图11(a)所示的工序中，将形成非晶形层21、P型离子注入层19A及N型源·漏注入层20A的半导体基板11升温到400℃～700℃、最好为400℃～600℃，对半导体基板11进行将升温的温度保持数秒到最长10小时左右的第1极低温热处理。该极低温热处理，由于热处理温度非常低，所以几乎不引起起因于过度增速扩散的杂质扩散。这样，只进行离子注入造成的结晶损伤及非晶形化的结晶的恢复，各注入层的接合位置与刚进行离子注入之后几乎没有变化。
接着，在极低温下的第1极低温热处理后，对半导体基板11进行以约200℃/秒以上的升温速率、而且升温到850℃～1000℃左右为止、将峰值温度最长保持10秒钟或不保持峰值温度的第2急速热处理(例如，SpikeRTA、激光退火或闪光灯退火等)。通过该第2急速热处理，在半导体基板11的第1侧壁18A的两侧的区域，形成N型源·漏注入层20A的砷离子活性化后构成的N型源·漏扩散层20。在这里，N型源·漏扩散层20的内部，成为由P型离子注入层19A获得的、埋入用虚线所示的P型杂质注入区19的状态。该P型杂质注入区19的P型杂质的杂质浓度，低于N型源·漏扩散层20的N型杂质的杂质浓度，所以没有形成P型杂质扩散层。通过该第2急速热处理，可以提高只用第1极低温热处理尚不彻底的杂质的活性化。
然后，在图11(b)所示的工序中，例如通过采用热磷酸溶液的湿腐蚀，暂时除去第1侧壁18A。接着，以栅电极15为掩模，向半导体基板11以注入能量为2keV、注入剂量为2×1014ions/cm2的注入条件离子注入N型杂质——砷(As)离子，形成N型外延注入层16A。接着，以栅电极15为掩模，向半导体基板11以注入能量为10keV、注入剂量为1×1013ions/cm2的注入条件离子注入P型杂质——硼(B)离子，形成P型凹处注入层17A。
接着，在图11(c)所示的工序中，对半导体基板11进行以约200℃/秒的升温速率、而且升温到850℃～1050℃为止、将峰值温度最长保持10秒钟或不保持峰值温度的第3急速热处理。通过该第3急速热处理，在半导体基板11的栅电极15的两侧的区域，形成N型外延注入层16AP的砷离子活性化、具有比较浅的接合面的N型外延扩散层16。进而，在N型外延扩散层16的下侧，形成P型凹处注入层17A的硼离子活性化、具有杂质浓度比P型井扩散层13高的P型凹处扩散层17。该N型外延扩散层16和N型源·漏扩散层20连接，而且具有比N型源·漏扩散层20浅的接合面。
接着，在图11(d)所示的工序中，和图10(b)所示的工序一样，在栅电极15的两侧面上再度形成第2侧壁18B。这样，在第4实施方式中，在形成N型源·漏扩散层20后，除去第1侧壁18A，在形成N型外延扩散层16及型凹处扩散层17后，重解形成第2侧壁18B。因此第2侧壁18B的厚度(宽度)，就不规定N型外延扩散层16及型凹处扩散层17中栅极长方向的尺寸。这样，可以任意设定第2侧壁18B的厚度(宽度)。在这里，在第2侧壁18B中，也可以取代氮化硅，使用由氧化硅构成的单层膜，或由断面呈L字形的硅氧化膜和板状的硅氮化膜构成的叠层膜等。进而，还可以在第2侧壁18B和栅电极15之间形成偏置间隔。
图9(a)示出图11(a)、图11(c)及图11(d)的IXa-IXa线中的N型源·漏扩散层20的横向的杂质浓度分布。
这样，采用第4实施方式后，在图10(c)所示的工序中，在源·漏形区通过注入锗形成非晶形层21后，在图10(d)所示的工序中，形成进行P型离子注入层19A及N型源·漏注入层20A。这样，通过在源·漏形区形成非晶形层21，从而使N型源·漏注入层20A形成时的砷的沟道效应受到抑制，所以可以形成具有浅杂质分布的N型源·漏注入层20A。
然后，在图11(a)所示的工序中，用第1极低温热处理恢复结晶后，通过第2急速热处理进行活性化。这样，可以使注入的杂质几乎不扩散地实现该杂质的活性化。这时，如前所述，通过热处理，离子化的施主原子和受主原子，被电气性地互相吸引，形成离子对。因此，在N型源·漏注入层20A中离子化的砷和在P型离子注入层19A中离子化的铟形成离子对，从而使砷的过度增速扩散受到抑制，所以和只注入N型杂质时相比，可以形成具有浅接合面的N型源·漏扩散层20。
这样，由于砷的扩散被离子对抑制，所以不必将继第1极低温热处理之后进行的为了形成源·漏扩散层20而使之活性化的第2急速热处理设定成不必要的高温。而且，升温后也不需要长时间保持其升温状态，所以可以以低热预算进行活性化处理。进而，由于将N型外延扩散层16在源·漏扩散层20之后形成，所以还能防止出现先较浅地形成的N型外延扩散层16，在源·漏形成用的杂质的活性化工序的热处理中，杂质出现分布，结果使N型外延扩散层16的接合面变深的不良现象。
另外，如图11(a)所示，通过向源·漏形成区进行砷离子的离子注入后，立刻进行第1极低温热处理，所以可以将高分布量的预先非晶形注入后形成的非晶形层恢复为结晶层。这时，由于第1极低温热处理的加热温度非常低，所以引起扩散及再结合只消灭半导体基板11中的点缺陷，几乎不产生起因于过度增速扩散的杂质扩散，而只进行非晶形层的再成长。如前所述，在加热温度为400℃～700℃左右，甚至为400℃～600℃左右的温度下，在非晶形层中出现固相再成长。因此，注入源·漏形成区的砷及铟的接合深度，可以从离子注入的时刻起，几乎不变地保持浅接合面。此外，非晶形层正在恢复结晶时，杂质的固溶界限比结晶层中时成为高的准稳定状态(meta-stable state)，所以对于结晶层来说，与施加同一温度的热处理时相比，还提高注入的离子的活性化。
另外，在第4实施方式中，通过预先向源·漏形成区离子注入IV族元素，形成非晶形层21，从而可以有选择地而且积极地使源·漏形成区非晶形化。就是说，由于在形成N型源·漏注入层20A之前，通过角度注入使源·漏形成区非晶形化，从而不仅能够抑制注入的砷离子的深度方向的沟道作用现象，还能够抑制砷离子在向晶带轴的<110>方向的沟道作用下向栅电极15的下侧区域的迂回的现象。
另外，我们知道：铟向位错环缺陷层大量地偏折，通过在注入砷离子的N型源·漏注入层20A中，形成注入铟离子的P型离子注入层19A，从而使铟被位错环缺陷层捕获。所以还能抑制晶格间硅由该位错环缺陷层释放后产生的砷的过度增速扩散。
综上所述，可以一面抑制N型外延扩散层16包含的杂质的再分布，一面切实形成具有浅接合面的N型源·漏扩散层20。
另外，由于形成P型沟道扩散层12时，使用质量数相对较大的铟，所以可以获得所谓后退比率的杂质分布，即在P型沟道扩散层12中的基板表面的附近杂质浓度变低，而在距基板表面稍深的区域杂质浓度变高。这样，由于能够防止主要起因于杂质散乱的载流子的迁移率的下降，所以能够抑制短沟道效应的明显化。其结果，能够切实进行晶体管的细微化。
此外，在第2实施方式中，在源·漏形成区形成非晶形层21之际，也可以角度注入锗离子或硅离子。
另外，在第1～第4的各实施方式中，作为P型沟道扩散层12的杂质离子，使用了铟，但也可以取代它，使用硼离子或比该硼离子重的P型元素离子，还可以同时使用硼离子及比该硼离子重的P型元素离子。进而，还可以使用质量数比铟大的3B族元素。在栅极绝缘膜14中，使用了氧化硅，但也可以使用氧氮化硅或高介电体绝缘膜，例如铪氧化物或铪硅酸盐等
另外，在第1～第4的各实施方式中，作为半导体装置，使用了N沟道型MIS型晶体管进行了讲述，但也可以取代它，使用P沟道型MIS型晶体管。使用P沟道型MIS型晶体管时，作为构成P型源·漏扩散层的P型杂质离子，例如可以使用硼离子或铟离子等，作为和P型杂质离子形成离子对的N型杂质，可以使用砷离子、锑离子(Sb)或铋离子(Bi)等5B族元素。
另外，在第1～第4的各实施方式中，在栅极绝缘膜14中使用氧化硅，在栅电极15中使用多晶硅或多金属，但也可以进行所谓栅极置换，即在形成N型源·漏扩散层20及N型外延扩散层16后，通过腐蚀去掉栅电极15及栅极绝缘膜14，然后在栅极绝缘膜14中使用氧氮化硅或铪氧化物等高介电体膜，在栅电极15中使用钨或钛等金属膜，置换栅电极结构。
本发明涉及的半导体装置及其制造方法，通过向源·漏扩散层的内侧注入和源·漏扩散层相反的导电型的杂质，从而可以利用低热预算抑制构成源·漏扩散层的杂质的过度增速扩散，形成具有急剧而浅的接合面的源·漏扩散层，而且还能获得抑制外延扩散层的再分布的效果，作为接合面浅而且具有低电阻的扩散层的可以细微化的半导体装置，大有用处。

Claims (16)

1、一种半导体装置，其特征在于：具有：第1导电型的半导体层、
在所述半导体层上形成的栅极绝缘膜、
在所述栅极绝缘膜上形成的栅电极、以及
在所述半导体层的所述栅电极的侧方的区域所形成的第2导电型的源·漏扩散层，
所述源·漏扩散层，在其内部形成杂质浓度低于所述源·漏扩散层的第1导电型的杂质注入区。
2、如权利要求1所述的半导体装置，其特征在于：还具有：在所述半导体层的所述栅电极的侧方而且与所述源·漏扩散层之间的区域所形成的第2导电型的外延扩散层、和
在所述外延扩散层的下侧的区域所形成的第1导电型的凹处扩散层，
所述杂质注入区中的杂质浓度，高于所述凹处扩散层的杂质浓度。
3、如权利要求1或2所述的半导体装置，其特征在于：还具有：在所述半导体层的所述栅电极的下侧的区域所形成的第1导电型的沟道扩散层，
所述杂质注入区中的杂质浓度，高于所述沟道扩散层的杂质浓度。
4、如权利要求1或2所述的半导体装置，其特征在于：构成所述源·漏扩散层的所述第2导电型的杂质是砷，
构成所述杂质注入区的所述第1导电型的杂质是铟。
5、如权利要求1或2所述的半导体装置，其特征在于：在所述源·漏扩散层中，包含浓度高于位于所述栅电极的下侧的所述半导体层的IV族原子。
6、一种半导体装置的制造方法，其特征在于，具有：在第1导电型的半导体层上，依次形成栅极绝缘膜及栅电极的工序a；
在所述栅电极的侧面上形成侧壁的工序b；
将所述栅电极及侧壁作为掩模，向所述半导体层离子注入第1导电型的第1杂质，从而在所述半导体层的所述侧壁的侧方形成第1导电型的杂质注入层的工序c；
将所述栅电极及侧壁作为掩模，向所述半导体层离子注入第2导电型的第2杂质，从而在所述半导体层的所述侧壁的侧方形成第2导电型的源·漏注入层的工序d；以及
在所述工序c及所述工序d之后，对所述半导体层进行第1热处理，从而在所述半导体层的所述侧壁的侧方形成由第2杂质扩散后构成的源·漏扩散层的工序e，
在所述工序e中，在所述源·漏扩散层内，形成由杂质浓度低于所述源·漏扩散层的所述第1杂质扩散后构成的第1导电型的杂质注入区。
7、如权利要求6所述的半导体装置的制造方法，其特征在于：在所述工序a之后且在所述工序b之前，还具有：
将所述栅电极作为掩模，向所述半导体层离子注入第2导电型的第3杂质，从而在所述半导体层的所述栅电极的侧方形成第2导电型的外延注入层的工序f；
将所述栅电极作为掩模，向所述半导体层中的所述栅电极的侧方离子注入第1导电型的第4杂质，从而在所述半导体层的所述栅电极的侧方形成第1导电型的凹处注入层的工序g；以及
在所述工序f及所述工序g之后，对所述半导体层进行第2热处理，从而在所述半导体层的所述栅电极的侧方，形成由第3杂质扩散后构成的第2导电型的外延扩散层、和在所述外延扩散层的下侧区域由所述第4杂质扩散后构成的第1导电型的凹处扩散层的工序h，
在所述杂质注入区中的杂质浓度，高于所述凹处扩散层的杂质浓度。
8、如权利要求6或7所述的半导体装置的制造方法，其特征在于：还具有：在所述工序a之前，向所述半导体层离子注入第1导电型的第5杂质，从而在所述半导体层中形成第1导电型的沟道注入层后，对所述半导体层进行第3热处理，从而在所述半导体层中形成由第5杂质扩散后构成的第1导电型的沟道扩散层的工序i；
所述杂质注入区中的杂质浓度，高于所述沟道扩散层的杂质浓度。
9、如权利要求6或7所述的半导体装置的制造方法，其特征在于：还具有：在所述工序b之后且在所述工序c及所述工序d之前，将所述栅电极及所述侧壁作为掩模，向所述半导体层离子注入第6杂质，从而在所述半导体层的所述侧壁的侧方形成非晶形层的工序j。
10、如权利要求9所述的半导体装置的制造方法，其特征在于：所述第6杂质是IV族的元素。
11、如权利要求6或7所述的半导体装置的制造方法，其特征在于：所述第2杂质以大于或等于所述第1杂质的注入飞越距离的注入飞越距离进行离子注入。
12、如权利要求6或7所述的半导体装置的制造方法，其特征在于：所述第1杂质是铟。
13、如权利要求6或7所述的半导体装置的制造方法，其特征在于：还具有：在所述工序d之后且在所述工序e之前，进行使注入的杂质不会扩散程度的极低温热处理，从而恢复离子注入时造成的结晶损伤的工序k。
14、如权利要求13所述的半导体装置的制造方法，其特征在于：所述工序k中的极低温热处理的加热温度在400℃以上且700℃以下。
15、如权利要求6所述的半导体装置的制造方法，其特征在于：还具有：在所述工序e之后，除去所述侧壁，将所述栅电极作为掩模，向所述半导体层离子注入第2导电型的第3杂质，从而在所述半导体层的所述栅电极的侧方形成第2导电型的外延注入层的工序1；
将所述栅电极作为掩模，向所述半导体层离子注入第1导电型的第4杂质，从而在所述半导体层中的所述栅电极的侧方形成第1导电型的凹处注入层的工序m；以及
在所述工序1及所述工序m之后，对所述半导体层进行第2热处理，从而在所述半导体层的所述栅电极的侧方，形成由第3杂质扩散后构成的第2导电型的外延扩散层、和在所述外延扩散层的下侧区域由所述第4杂质扩散后构成的第1导电型的凹处扩散层的工序n，
所述杂质注入区中的杂质浓度，高于所述凹处扩散层的杂质浓度。
16、如权利要求9所述的半导体装置的制造方法，其特征在于：在所述工序j中，以与所述半导体层的主面的法线具有所定的角度的角度注入，来注入所述第6杂质。
CNA2005100677624A 2004-05-07 2005-04-26 半导体装置及其制造方法 Pending CN1694263A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004138010 2004-05-07
JP2004138010 2004-05-07

Publications (1)

Publication Number Publication Date
CN1694263A true CN1694263A (zh) 2005-11-09

Family

ID=34936108

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100677624A Pending CN1694263A (zh) 2004-05-07 2005-04-26 半导体装置及其制造方法

Country Status (3)

Country Link
US (3) US7429771B2 (zh)
EP (1) EP1594166A3 (zh)
CN (1) CN1694263A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783299B (zh) * 2009-01-20 2011-07-20 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法及其阈值电压调节方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5114829B2 (ja) * 2005-05-13 2013-01-09 ソニー株式会社 半導体装置およびその製造方法
TW200816312A (en) * 2006-09-28 2008-04-01 Promos Technologies Inc Method for forming silicide layer on a silicon surface and its use
US8273633B2 (en) * 2007-03-26 2012-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of enhancing dopant activation without suffering additional dopant diffusion
KR100877673B1 (ko) * 2007-06-26 2009-01-08 주식회사 동부하이텍 반도체 소자 제조방법
US20090186457A1 (en) * 2008-01-23 2009-07-23 International Business Machines Corporation Anneal sequence integration for cmos devices
KR102294724B1 (ko) 2014-12-02 2021-08-31 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
US11798991B2 (en) * 2019-06-28 2023-10-24 Intel Corporation Amorphization and regrowth of source-drain regions from the bottom-side of a semiconductor assembly

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835112A (en) * 1988-03-08 1989-05-30 Motorola, Inc. CMOS salicide process using germanium implantation
JPH065819B2 (ja) * 1989-06-29 1994-01-19 ヤマハ株式会社 Ａ／ｄ変換装置
JPH0354823A (ja) 1989-07-24 1991-03-08 Sony Corp 半導体装置の製法
DE69113153T2 (de) * 1990-07-11 1996-06-13 Hitachi Ltd Digitales Informationssystem.
DE4035842A1 (de) * 1990-11-10 1992-05-14 Telefunken Electronic Gmbh Verfahren zur rekristallisierung voramorphisierter halbleiteroberflaechenzonen
US5401994A (en) * 1991-05-21 1995-03-28 Sharp Kabushiki Kaisha Semiconductor device with a non-uniformly doped channel
US5786620A (en) * 1992-01-28 1998-07-28 Thunderbird Technologies, Inc. Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same
JPH06267974A (ja) 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP3050717B2 (ja) * 1993-03-24 2000-06-12 シャープ株式会社 半導体装置の製造方法
JP2743828B2 (ja) 1994-04-23 1998-04-22 日本電気株式会社 半導体装置及びその製造方法
JP3397497B2 (ja) * 1995-02-08 2003-04-14 キヤノン株式会社 レンズ位置制御装置及びそれを用いた光学機器
JP3263299B2 (ja) * 1995-12-04 2002-03-04 株式会社東芝 半導体装置およびその製造方法
JP3641523B2 (ja) 1996-04-05 2005-04-20 株式会社ルネサステクノロジ パイプライン型ａ／ｄコンバータ
JPH1050988A (ja) 1996-07-31 1998-02-20 Sharp Corp 絶縁ゲート型電界効果トランジスタ及びその製造方法
JPH1056171A (ja) 1996-08-09 1998-02-24 Matsushita Electric Ind Co Ltd Ｍｉｓ半導体装置及びその製造方法
US5907299A (en) * 1996-10-23 1999-05-25 Sonix Technologies, Inc. Analog-to digital converter with delta-sigma modulator
US6093951A (en) * 1997-06-30 2000-07-25 Sun Microsystems, Inc. MOS devices with retrograde pocket regions
JPH11168069A (ja) * 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
US6306712B1 (en) 1997-12-05 2001-10-23 Texas Instruments Incorporated Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing
US5970353A (en) * 1998-03-30 1999-10-19 Advanced Micro Devices, Inc. Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion
US6037204A (en) * 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
US6174778B1 (en) * 1998-12-15 2001-01-16 United Microelectronics Corp. Method of fabricating metal oxide semiconductor
US6271095B1 (en) * 1999-02-22 2001-08-07 Advanced Micro Devices, Inc. Locally confined deep pocket process for ULSI mosfets
US6333217B1 (en) * 1999-05-14 2001-12-25 Matsushita Electric Industrial Co., Ltd. Method of forming MOSFET with channel, extension and pocket implants
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US6177705B1 (en) * 1999-08-12 2001-01-23 Intel Corporation High power PMOS device
US6432802B1 (en) * 1999-09-17 2002-08-13 Matsushita Electronics Corporation Method for fabricating semiconductor device
JP3574613B2 (ja) 1999-09-17 2004-10-06 松下電器産業株式会社 半導体装置の製造方法
FI107482B (fi) * 1999-09-20 2001-08-15 Nokia Networks Oy Menetelmä analogia-digitaalimuuntimen kalibroimiseksi sekä kalibrointilaite
US6319798B1 (en) * 1999-09-23 2001-11-20 Advanced Micro Devices, Inc. Method for reducing lateral dopant gradient in source/drain extension of MOSFET
US6426278B1 (en) * 1999-10-07 2002-07-30 International Business Machines Corporation Projection gas immersion laser dopant process (PGILD) fabrication of diffusion halos
JP2001119021A (ja) 1999-10-20 2001-04-27 Nec Corp 半導体装置の製造方法
US6323800B1 (en) * 2000-02-17 2001-11-27 Advanced Micro Devices, Inc. Pipeline analog to digital (a/d) converter with lengthened hold operation of a first stage
US6368947B1 (en) * 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6720632B2 (en) * 2000-06-20 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device having diffusion layer formed using dopant of large mass number
US6472282B1 (en) * 2000-08-15 2002-10-29 Advanced Micro Devices, Inc. Self-amorphized regions for transistors
US20020058385A1 (en) * 2000-10-26 2002-05-16 Taiji Noda Semiconductor device and method for manufacturing the same
US6580383B1 (en) * 2000-11-01 2003-06-17 Telasic Communications, Inc. High resolution ADC based on an oversampled subranging ADC
US6500739B1 (en) * 2001-06-14 2002-12-31 Taiwan Semiconductor Manufacturing Company Formation of an indium retrograde profile via antimony ion implantation to improve NMOS short channel effect
US6489904B1 (en) * 2001-07-27 2002-12-03 Fairchild Semiconductor Corporation Pipeline analog-to-digital converter with on-chip digital calibration
US6548361B1 (en) * 2002-05-15 2003-04-15 Advanced Micro Devices, Inc. SOI MOSFET and method of fabrication
DE10250888B4 (de) * 2002-10-31 2007-01-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements
US6778126B2 (en) * 2002-11-21 2004-08-17 Analog Devices, Inc. Structures and methods that improve the linearity of analog-to-digital converters with introduced nonlinearities

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783299B (zh) * 2009-01-20 2011-07-20 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法及其阈值电压调节方法

Also Published As

Publication number Publication date
EP1594166A3 (en) 2006-11-15
EP1594166A2 (en) 2005-11-09
US20050247977A1 (en) 2005-11-10
US20060279447A1 (en) 2006-12-14
US20060275964A1 (en) 2006-12-07
US7274320B2 (en) 2007-09-25
US7429771B2 (en) 2008-09-30

Similar Documents

Publication Publication Date Title
CN1243372C (zh) 制造具有超浅超陡反向表面沟道的半导体器件的方法
CN1109360C (zh) Cmos结构半导体器件的制备方法
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1694263A (zh) 半导体装置及其制造方法
CN1295763C (zh) 半导体装置的制造方法
CN1130757C (zh) 使用离子注入制造半导体器件的方法
CN1291500C (zh) 半导体器件及其制备方法
CN1324687C (zh) 半导体装置的制造方法
CN1286157C (zh) 半导体装置及其制造方法
CN1763973A (zh) 半导体装置及其制造方法
CN1684246A (zh) 低噪声和高性能大规模集成器件、布局以及制造方法
CN1253929C (zh) 半导体装置及其制造方法
CN1885557A (zh) 半导体元件及形成半导体元件的方法
CN1195199A (zh) 场效应晶体管及其制造方法
CN1819202A (zh) 绝缘栅极场效应晶体管及其制造方法
CN1679169A (zh) 半导体器件及其制造方法
CN1458675A (zh) 具有超浅超陡反向表面沟道的半导体器件的制备方法
CN1897231A (zh) 半导体装置及其形成方法
CN1815757A (zh) 横向双扩散的mos晶体管及其制造方法
CN1738056A (zh) 晶体管及其制造方法
CN1126150C (zh) 制造半导体器件的方法
CN1193818A (zh) 半导体器件
US7071069B2 (en) Shallow amorphizing implant for gettering of deep secondary end of range defects
CN1291484C (zh) 半导体装置及其制造方法
CN1945801A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication