CN1109360C - Cmos结构半导体器件的制备方法 - Google Patents

Cmos结构半导体器件的制备方法 Download PDF

Info

Publication number
CN1109360C
CN1109360C CN98107883A CN98107883A CN1109360C CN 1109360 C CN1109360 C CN 1109360C CN 98107883 A CN98107883 A CN 98107883A CN 98107883 A CN98107883 A CN 98107883A CN 1109360 C CN1109360 C CN 1109360C
Authority
CN
China
Prior art keywords
drain region
pair
type source
pmos district
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98107883A
Other languages
English (en)
Other versions
CN1198008A (zh
Inventor
安藤岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1198008A publication Critical patent/CN1198008A/zh
Application granted granted Critical
Publication of CN1109360C publication Critical patent/CN1109360C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Abstract

一种CMOS结构半导体器件制备方法，以第一加速能量将n型掺杂剂离子注入NMOS区中的第一对n型源/漏区的表面区和第一栅极的表面区，由此形成多个第一非晶区。以比第一加速能量低的第二加速能量，将n型掺杂剂离子注入进PMOS区的第二对p型源/漏区的表面区和第二栅极的表面区，由此形成多个第二非晶区。

Description

CMOS结构半导体器件的制备方法
技术领域
本发明涉及半导体器件的制备方法，特别涉及具有互补金属—氧化物—半导体(CMOS)结构的半导体器件的制备方法，其中，在n沟道和p沟道MOS场效应晶体管(MOSFET)的栅极和源/漏区的表面自对准形成高熔点金属的硅化物层。
背景技术
图1A到1C表示这种半导体器件的常规制备方法，这是1996年公布的日本未审查专利公报8-78361所公开的方法。
该方法使用了已知的自对准硅化物工艺(SALICIDE)，并提供有低电阻的高熔点金属硅化物层，同时防止引线之间的短路。
在该方法中，在单晶硅(Si)衬底的掺杂硅区的表面形成非晶硅层或区。接着将衬底加热到不产生所淀积的高熔点金属的硅化物的温度，在非晶硅层或区上淀积如钛(Ti)等高熔点金属。最后对衬底进行热处理以发生硅化反应，使非晶硅层与所淀积的高熔点金属反应，由此形成所淀积高熔点金属的硅化物层。
首先如图1A所示，用选择氧化技术在p型单晶硅衬底101的表面上选择形成200到400nm厚的场氧化层104，由此在衬底101的表面限定形成n沟道MOSFET的NMOS区121、和形成p沟道MOSFET的PMOS区122。
接着，用离子注入技术分别在NMOS和PMOS区121和122中形成p型阱区102和n型阱区103。
然后，用热氧化技术在NMOS和PMOS区121和122的暴露表面形成3到6nm厚的栅氧化层105。随后用化学汽相淀积(CVD)、光刻和腐蚀技术在NMOS和PMOS区121和122的栅氧化层105上形成150到250nm厚的多晶硅栅极106。
用CVD技术和各向异性腐蚀技术，在NMOS和PMOS区121和122的相应栅极106的每边于栅氧化层105上形成80到150nm宽的一对氧化物侧壁107。
用CVD技术形成5到10nm厚的氧化层108以全部覆盖NMOS和PMOS区121和122。
而且用离子注入技术和退火技术，通过氧化层108分别在NMOS和PMOS区121和122中形成一对n型源/漏区109和一对p型源/漏区110。
在NMOS区121中形成一对n型源/漏区109时，以2到5×1015个原子/cm2的浓度和20到50keV的加速能量，将作为n型掺杂剂的砷(As)离子选择注入到NMOS区121，同时用已构图的光刻胶薄膜(未示出)覆盖PMOS区122。当在PMOS区122中形成一对p型源/漏区110时，以2到5×1015个原子/cm2的浓度和20到50keV的加速能量，将作为p型掺杂剂的氟化硼(BF2)离子选择注入到PMOS区122，同时用已构图的光刻胶薄膜(未示出)覆盖NMOS区121。
将这样形成的一对n型源/漏区109和一对p型源/漏区110进行退火处理，以激活注入的砷和硼原子。该退火处理通常在1000到1050℃下进行10到30秒钟。
该步骤下的状态示于图1A中。
如图1B所示，退火处理后，通过氧化层108再向NMOS和PMOS区121和122中的一对n型源/漏区109和一对p型源/漏区110及栅极106注入砷离子，如垂直箭头115所示。这样在NMOS和PMOS区121和122中的栅极106的表面区域形成非晶硅区106a，同时分别在NMOS和PMOS区121和122中的成对n和p型源/漏区109和110的表面区域形成非晶硅区109a和110a。
在该工艺中选择砷作为离子注入源的原因是因为在半导体器件制备中常用的n型掺杂剂中砷有最大的质子数，因此对于本发明的目的来说砷最好。
进而，去除氧化层108，以从氧化层108暴露栅极106上的非晶硅区106a、和成对n和p型源/漏区109和110上的非晶硅区109a和110a。接着用溅射技术淀积20到40nm厚的钛(Ti)层(未示出)，以覆盖衬底101的整个表面。钛层与栅极106上暴露的非晶硅区106a和成对n和p型源/漏区109和110上暴露的非晶硅区109a和110a接触。
将钛层和整个衬底101在650到750℃下热处理10到30秒钟，由此使钛层与栅极106的非晶硅区106a和成对n和p型源/漏区109和110的非晶硅区109a和110a反应。通过该热处理，由于硅化反应，形成分别与栅极106及成对源/漏区109和110自对准的、30到60nm厚的硅化钛(TiSi2)层111。
然后去除未反应的钛层。该步骤的状态如图1C所示。
最后，将硅化钛层111在800到900℃下热处理10到30秒钟，由此导致层111发生相变，以降低其电阻率。
但是，使用图1A到1C所示的半导体器件常规制备方法有下面问题。
有这样的倾向，即与注入氟化硼(BF2)离子代替砷离子的情况相比，钛(Ti)与其中有以2到5×1015个原子/cm2的浓度注入的砷(As)离子的硅(Si)的硅化反应更难进行。因此当砷离子的加速能量低时，与PMOS区122中硅化钛层111比较，NMOS区121中硅化钛层111的厚度变小。
此时，即使PMOS区122中的硅化钛层111有满意的较大厚度，NMOS区121中硅化钛层111的厚度较小，不够令人满意。因此，在随后的热处理以激活注入的砷原子的过程中，硅化钛层111中容易出现硅化钛的聚集，由此会显著增加NMOS区121中硅化钛层111的薄层电阻。
为了避免上述NMOS区121中硅化钛层111的薄层电阻的增加，通常尽可能高地设置砷离子的加速能量，由此增加NMOS和PMOS区121和122中非晶硅区106a、109a和110a的最后厚度。非晶硅区106a、109a和110a的增加的厚度加速了钛与注入砷的非晶硅之间的硅化反应，由此可以防止发生NMOS区121中硅化钛层111的薄层电阻的增加的问题。
但是，NMOS区121中非晶硅区106a和109a增加的厚度将导致另外的问题，即PMOS区122中一对p型源/漏区110的结漏电流变高。
本发明人发现导致该问题的原因如下。
图2示意地表示PMOS区122中成对p型源/漏区110中掺杂剂浓度分布与深度的函数关系。
在图2中，曲线A表示为形成一对p型源/漏区110而离子注入二氟化硼所导致的掺杂剂的浓度分布。直线B表示n型阱区103中的掺杂剂浓度分布。曲线C表示为在一对p型源/漏区110中形成非晶硅区110a而离子注入砷离子所导致的掺杂剂浓度分布。曲线D表示砷离子注入形成非晶硅区110a之后一对p型源/漏区110中的最后或总的掺杂剂的浓度分布。
如图2所示，在砷离子注入形成非晶硅区110a之前，一对p型源/漏区110的p-n结的深度Xj0由曲线A和直线B的交点给出。另一方面，在砷离子注入形成非晶硅区110a之后，一对p型源/漏区110的p-n结的深度Xj1由曲线D和直线B的交点给出。
很明显深度Xj1小于深度Xj0。这是因为，在注入的p型掺杂剂(即BF2)的拖尾或底部，即在p型源/漏区110中的p-n结的附近处，n型掺杂剂(即As)抵消或消除了一对p型源/漏区110中掺入的p型掺杂剂(即BF2)。换句话说，一对p型源/漏区110的p-n结变浅。由于尖峰或晶体缺陷，这些浅p-n结增加了PMOS区122中一对p型源/漏区110的结漏电流。
具体地，为了制备栅长度约为0.15μm的p沟道或n沟道MOSFET，从防止短沟道效应的观点来说，一对源/漏区的p-n结相对于其表面的深度需要设置为约0.15μm以下。
另一方面，为了将n沟道MOSFET的栅极中硅化钛层的薄层电阻设置为10Ω/或更小，需要将形成栅极中非晶区的n型掺杂剂(即As离子)的加速能量设置为60keV或更高。但是，如果在60keV或更高的加速能量下以2到5×1014个原子/cm2的浓度注入砷离子时，注入砷离子的拖尾或底部将有0.1μm或更大的深度。
因此通过注入n型掺杂剂(即As离子)形成非晶区，消除了形成p型源/漏区110所注入p型掺杂剂(即BF2)浓度分布的底部或拖尾，因此减小了一对p型源/漏区110的p-n结的深度。
发明内容
因此，本发明的目的是提供CMOS结构半导体器件的制备方法，它能将n沟道MOSFET中高熔点金属的硅化物的薄层电阻抑制在非常低的水平，同时防止p沟道MOSFET的结漏电流的增加。
通过参阅下面的说明，本领域的技术人员可以明白上述目的和没有具体说明的其它目的。
根据本发明，半导体器件的制备方法包括步骤(a)到(g)。
(a)在半导体衬底中限定形成n沟道MOSFET的NMOS区和形成p沟道MOSFET的PMOS区。
(b)通过第一栅绝缘层在NMOS区上形成第一栅极，通过第二栅绝缘层在PMOS区上形成第二栅极。
(c)在NMOS区中形成第一对n型源/漏区；
(d)在PMOS区中形成第二对p型源/漏区；
(e)以第一加速能量，将n型掺杂剂选择地离子注入进NMOS区中的第一对n型源/漏区的表面区和第一栅极的表面区，由此在NMOS区的第一对n型源/漏区及第一栅极的表面区形成多个第一非晶区。
(f)以比第一加速能量低的第二加速能量，将n型掺杂剂离子注入进PMOS区中的第二对p型源/漏区的表面区和第二栅极的表面区，由此在PMOS区的第二对p型源/漏区和第二栅极的表面区形成多个第二非晶区；
按下面方式设置所述第二加速能量，使PMOS区中第二对p型源/漏区的底部基本不会因为形成多个第二非晶区所进行的n型掺杂剂的离子注入而漂移；
(g)形成高熔点金属层，使之与所说NMOS区中所说多个第一非晶区及所说PMOS区中所说多个第二非晶区接触；
(h)热处理所说高熔点金属层、所说NMOS区中的所说多个第一非晶区、及所说PMOS区中的所说多个第二非晶区，由于硅化反应，以与所说第一和第二栅极及所说多对第一和第二源/漏区自对准的方式形成硅化物层。
使用本发明的半导体器件的制备方法，以第一加速能量将n型掺杂剂选择地注入到NMOS区中的第一对n型源/漏区的表面区和第一栅极的表面区，由此在步骤(e)中，在NMOS区的第一对n型源/漏区和第一栅极的表面区形成多个第一非晶区。而且以比第一加速能量低的第二加速能量，将n型掺杂剂离子注入进PMOS区中的第二对p型源/漏区的表面区、和第二栅极的表面区，由此在步骤(f)中，在PMOS区的第二对p型源/漏区和第二栅极的表面区形成多个第二非晶区。
另外，按下面方式设置步骤(f)中的第二加速能量，使PMOS区中第二对p型源/漏区的底部基本不会因为形成多个第二非晶区所进行的n型掺杂剂的离子注入而漂移。
因此，即使在步骤(f)中将n型掺杂剂离子注入到第二对p型源/漏区，PMOS区中第二对p型源/漏区的p-n结也不会变浅。这表明可以防止p沟道MOSFET的结漏电流的增加。
而且，按下面设置第一加速能量，即让NMOS区中多个第一非晶区有满意的厚度，可以将n沟道MOSFET中硅化物层的薄层电阻抑制在满意的低水平。
在本发明方法的优选实施例中，用第一掩模选择覆盖PMOS区来进行步骤(e)，用第二掩模选择覆盖NMOS区来进行步骤(f)。
在本发明方法的另一优选实施例中，用掩模选择覆盖PMOS区来进行步骤(e)，不用掩模覆盖NMOS和PMOS区来进行步骤(f)。
此时，附加的优点是不需要用来覆盖NMOS区的掩模形成过程。
在本发明方法的再一优选实施例中，在所说NMOS区中形成第一对n型源/漏区的步骤(c)之前，进行在所说PMOS中形成第二对P型源/漏区的步骤(d)；在步骤(c)中用耐热掩模选择性地覆盖PMOS区来形成第一对n型源/漏区，然后不去除步骤(c)所用掩模，热处理第一对n型源/漏区进行退火。另外，用同一掩模进行步骤(e)。可以用也可以不用同一掩模来进行步骤(e)。
此时，附加的优点是在步骤(e)中不需要用来覆盖PMOS区的掩模形成过程。
耐热掩模最好由多晶硅构成，因为多晶硅掩模有所需的耐热特性，并且非常容易制备。耐热掩模也可以用氮化硅构成。
高熔点金属层最好由钛(Ti)构成，因为硅化钛有非常低的电阻。然而，其它的非钛高熔点金属也可使用。
n型掺杂剂较好是磷(P)、砷(As)、或锑(Sb)。n型掺杂剂最好是砷(As)。
附图说明
为了容易明白本发明，下面参照附图进行说明。
图1A到1C是分别表示CMOS结构半导体器件的常规制备方法的部分剖面图。
图2示意表示在常规方法制备的半导体器件中成对p型源/漏区的掺杂剂浓度随深度的分布。
图3A-3C分别是表示根据本发明第一实施例的CMOS结构的半导体器件制备方法的部分剖面图。
图4示意地表示在第一实施例方法制备的半导体器件中成对p型源/漏区的掺杂剂浓度随深度的分布。
图5A到5D分别是表示根据本发明第二实施例的CMOS结构的半导体器件制备方法的部分剖面图。
图6A到6E分别是表示根据本发明第三实施例的CMOS结构的半导体器件制备方法的部分剖面图。
具体实施方式
下面将参照附图说明本发明的优选实施例。第一实施例
根据本发明第一实施例的CMOS结构半导体器件制备方法包括图3A到3D所示的各步骤。
首先，如图3A所示，用选择氧化技术在p型单晶硅衬底1的表面上选择性地形成200到400nm(如300nm)厚的场氧化层4，由此在衬底1的表面限定形成n沟道MOSFET的NMOS区21、和形成p沟道MOSFET的PMOS区22。
接着，用离子注入技术分别在NMOS和PMOS区21和22中形成p型阱区2和n型阱区3。
然后，用热氧化技术在NMOS和PMOS区21和22的暴露表面形成3到6nm(如5nm)厚的栅氧化层5。随后用CVD、光刻和腐蚀技术在NMOS和PMOS区21和22的栅氧化层5上形成150到250nm(如200nm)厚的多晶硅栅极6。
用CVD技术和各向异性腐蚀技术在NMOS和PMOS区21和22的相应栅极6的每边于栅氧化层5上形成80到150nm(如100nm)宽的一对氧化物侧壁7。
用CVD技术形成5到10nm(如10nm)厚的二氧化硅(二氧化硅层)层8以全部覆盖NMOS和PMOS区21和22。
进而，用离子注入技术和退火技术分别在NMOS和PMOS区21和22中形成一对n型源/漏区9和一对p型源/漏区10。
当在NMOS区21中形成一对n型源/漏区9时，以2到5×1015个原子/cm2(如3×1015个原子/cm2)的浓度和20到50keV(如30keV)的加速能量，将作为n型掺杂剂的砷(As)离子选择注入到NMOS区21，而用已构图的光刻胶薄膜(未示出)覆盖PMOS区22。当在PMOS区22中形成一对p型源/漏区10时，以2到5×1015个原子/cm2(如3×1015个原子/cm2)的浓度和20到50keV(如20keV)的加速能量，将作为p型掺杂剂的氟化硼(BF2)离子选择注入到PMOS区22，而用已构图的光刻胶薄膜(未示出)覆盖NMOS区21。
将这样形成的一对n型源/漏区9和一对p型源/漏区10进行退火处理，以激活注入的砷和硼原子。该退火处理通常在1000到1050℃(如1050℃)下进行10到30秒钟(如10秒钟)。
该步骤的状态示于图3A中。上述工艺步骤和图1A到1C所示的常规方法相同。
如图3B所示，退火后，形成已构图的光刻胶薄膜12a以覆盖PMOS区22。然后在用光刻胶薄膜12a覆盖PMOS区22的同时，以2到5×1014个原子/cm2(如3×1014个原子/cm2)的浓度和40到80keV(如60keV)的加速能量，通过二氧化硅层8向NMOS区21中的一对n型源/漏区9和栅极6选择注入砷离子，如图3B中垂直箭头15所示。
这样，在NMOS区21中的栅极6的砷注入表面区域形成非晶硅区6a，同时分别在NMOS区21中的成对n和p型源/漏区9的砷注入表面区域形成非晶硅区9a。
在该工艺中选择砷作为离子注入源的原因是因为在半导体器件制备中常用的n型掺杂剂中砷有最大的质子数，由此对于本发明目的来说砷最好。
另外，去除光刻胶薄膜12a后，如图3C所示，形成另一已构图的光刻胶薄膜12b以覆盖NMOS区21。然后在用光刻胶薄膜12b覆盖NMOS区21的同时，以2到5×1014个原子/cm2(如3×1014个原子/cm2)的浓度和20到40keV(如30keV)的加速能量，通过二氧化硅层8向PMOS区22中的一对p型源/漏区10和栅极6选择注入砷离子，如垂直箭头16所示。
这样，在PMOS区22中的栅极6的表面区域形成非晶硅区6a，同时分别在PMOS区22中的成对n和p型源/漏区10的表面区域形成非晶硅区10a。
因为图3B的离子注入工艺的加速能量(例如60keV)大于图3C的离子注入工艺的加速能量，所以NMOS区21中的非晶硅区6a和9a比PMOS区22中的非晶硅区6a和10a厚。
随后，用氢氟酸(HF)去除二氧化硅层8，以从二氧化硅层8暴露栅极6上的非晶硅区6a及成对n和p型源/漏区9和10上的非晶硅区9a和10a。
接着用溅射技术淀积20到40nm(如30nm)厚的钛(Ti)层(未示出)，以覆盖衬底1的整个表面。钛层与栅极6上暴露的非晶硅区6a及成对源/漏区9和10上暴露的非晶硅区9a和10a接触。
将钛层和整个衬底1在650到750℃(如700℃)下热处理10到30秒钟(如10秒钟)，由此使钛层与栅极6的非晶硅区6a及成对源/漏区9和10的非晶硅区9a和10a反应。通过该热处理，由于硅化反应，以与栅极6及成对成图n和p型源/漏区9和10自对准的方式，分别形成30到60nm(如45nm)厚的硅化钛(TiSi2)层11。
因为NMOS区21中的非晶硅区6a和9a比PMOS区22中的非晶硅区6a和10a厚，所以形成于NMOS和PMOS区21和22中的硅化钛(TiSi2)层11的厚度基本相同。
然后将衬底1及n和p沟道MOSFETs一起浸入氢氧化铵(NH4OH)与过氧化氢(H2O2)的混合溶液中，去除未反应的钛层。该步骤的状态如图3D所示。
最后，将硅化钛层11在800到900℃(如850℃)下热处理10到30秒钟(如30秒钟)，由此导致层11发生相变，以降低其电阻率。
使用第一实施例的半导体器件的制备方法，以如60keV的加速能量，将作为n型掺杂剂的砷离子选择性地注入到NMOS区21中的一对n型源/漏区9的表面区和栅极6的表面区，由此在NMOS区21的一对n型源/漏区9的表面区形成非晶区9a、在栅极6的表面区形成非晶区6a。另外，以低于用于NMOS区21的加速能量(如30keV)的加速能量，将砷离子注入进PMOS区22中的一对p型源/漏区10的表面区和栅极6的表面区，由此在PMOS区22的一对p型源/漏区10和栅极6的表面区形成非晶区10a。
另外，按下面方式设置用于PMOS区22的加速能量(如30keV)，即令PMOS区22中一对p型源/漏区10的底部基本不会因为形成多个非晶区10a所进行的砷离子的离子注入而漂移。
因此，在图3C所示的步骤中，即使将作为n型掺杂剂的砷离子注入到一对p型源/漏区10时，PMOS区22中的一对p型源/漏区10的p-n结也不会变浅。这表明可以防止p沟道MOSFET的结漏电流增加。
而且，通过按下面方式设置用于NMOS区21的加速能量，即让NMOS区21中非晶区11有足够大的厚度，可以将n沟道MOSFET中硅化物层11的薄层电阻抑制在满意的低水平。
图4示意地表示PMOS区22中成对p型源/漏区10的掺杂剂浓度随深度的分布。
在图4中，曲线A′表示形成一对p型源/漏区10而注入二氟化硼离子所导致的掺杂剂浓度分布。直线B′表示n型阱区3中的掺杂剂浓度分布。曲线C′表示在一对p型源/漏区10中形成非晶硅区10a而离子注入砷离子所导致的掺杂剂浓度分布。
如图4所示，在砷离子注入形成非晶硅区10a之前，一对p型源/漏区10的p-n结的深度(或厚度)Xj0由曲线A′和直线B′的交点给出。在砷离子注入形成非晶硅区10a之后，一对p型源/漏区10的p-n结的深度Xj1也由曲线A′和直线B′的交点给出。这样深度Xj1等于深度Xj0。
这是由于形成非晶区10a所注入的砷离子没有延伸到一对p型源/漏区10中注入的p型掺杂剂(如BF2)的分布的拖尾或底部。因此注入的p型掺杂剂的分布的拖尾或底部不会朝区域10的表面上升。换句话说，一对p型源/漏区10的p-n结不会变浅。所以硅化钛层11的底部和区域10的p-n结彼此充分隔开。因此，结PMOS区22中一对p型源/漏区10的结漏电流不会增加。
具体地，为了将PMOS区22的栅极6中硅化钛层11的薄层电阻限制在10Ω/以下，其栅长约0.15μm，将形成非晶区11的砷离子的加速能量设置为约30keV足够。此时，注入的砷离子的拖尾或底部的深度为0.1μm以下。因此形成p型源/漏区10所注入的p型掺杂剂(如BF2离子)的分布的底部或拖尾不受注入的n型掺杂剂(如As离子)的影响。
无需要说，将NMOS区21的栅极6中硅化钛层11的薄层电阻设置为10Ω/以下，其栅长约0.15μm。这是因为在约60keV或更高的加速能量下注入形成非晶硅区9a的砷离子的缘故。第二实施例
根据本发明第二实施例的CMOS结构的半导体器件制备方法包括图5A到5D所示的各步骤。
首先，如图5A所示，用选择氧化技术在p型单晶硅衬底1的表面上选择性地形成200到400nm(如300nm)厚的场氧化层4，由此在衬底1的表面限定形成n沟道MOSFET的NMOS区21、和形成p沟道MOSFET的PMOS区22。
接着，用离子注入技术分别在NMOS和PMOS区21和22中形成p型阱区2和n型阱区3。
然后用热氧化技术在NMOS和PMOS区21和22的暴露表面形成3到6nm(如5nm)厚的栅氧化层5。随后用CVD、光刻和腐蚀技术在NMOS和PMOS区21和22的栅氧化层5上形成150到250nm(如200nm)厚的多晶硅栅极6。
用CVD技术和各向异性腐蚀技术在NMOS和PMOS区21和22的相应栅极6的每边于栅氧化层5上形成80到150nm(如100nm)宽的一对氧化物侧壁7。
用CVD技术形成5到10nm(如10nm)厚的二氧化硅(SiO2)层8，以全部覆盖NMOS和PMOS区21和22。
另外，用离子注入技术和退火技术分别在NMOS和PMOS区21和22中形成一对n型源/漏区9和一对p型源/漏区10。
当在NMOS区21中形成一对n型源/漏区9时，以2到5×1015个原子/cm2(如3×1015个原子/cm2)的浓度和20到50keV(如30keV)的加速能量，将作为n型掺杂剂的砷(As)离子选择性地注入到NMOS区21，而用已构图的光刻胶薄膜(未示出)覆盖PMOS区22。当在PMOS区22中形成一对p型源/漏区10时，以2到5×1015个原子/cm2(如3×1015个原子/cm2)的浓度和20到50keV(如20keV)的加速能量，将作为p型掺杂剂的氟化硼(BF2)离子选择性地注入到PMOS区22，而用已构图的光刻胶薄膜(未示出)覆盖NMOS区21。
将这样形成的一对n型源/漏区9和一对p型源/漏区10进行退火处理，以激活注入的砷和硼原子。该退火处理通常在1000到1050℃(如1050℃)下进行10到30秒钟(如10秒钟)。
该步骤的状态示于图5A中。上述工艺步骤与第一实施例的方法相同。
如图5B所示，退火后，形成已构图的光刻胶薄膜12以覆盖PMOS区22。然后在用光刻胶薄膜12覆盖PMOS区22的同时，以2到5×1014个原子/cm2(如3×1014个原子/cm2)的浓度和40到80keV(如60keV)的加速能量，通过二氧化硅层8向NMOS区21中的一对n型源/漏区9和栅极6选择性地注入砷离子，如垂直箭头15所示。
这样，在NMOS区21中的栅极6的砷注入表面区域形成非晶硅区6a，同时分别在NMOS区21中的成对n和p型源/漏区9的砷注入表面区域形成非晶硅区9a。
另外，去除光刻胶薄膜12后，不用任何掩模，以2到5×1014个原子/cm2(如3×1014个原子/cm2)的浓度和20到40keV(如30keV)的加速能量，通过二氧化硅层8向NMOS区21和PMOS区22中的成对n和p型源/漏区9和10及栅极6选择性地注入砷离子，如垂直箭头16所示。
第二实施例的方法与第一实施例中的方法的不同在于，如图5C所示在离子注入过程中不使用掩模。
这样，由PMOS区22中的栅极6的表面区域形成非晶硅区6a，同时分别由PMOS区22中的一对p型源/漏区10的表面区域形成非晶硅区10a。
随后工艺步骤和第一实施例相同，因此为了简便起见，这里省略其说明。
使用第二实施例的半导体器件的制备方法，除了有第一实施例的优点外，其附加优点是：在图5C所示的步骤中不需要形成用来覆盖NMOS区21的掩模的工艺(如光刻工艺)。第三实施例
根据本发明第三实施例的CMOS结构半导体器件制备方法包括图6A到6E所示的各步骤。
首先，如图6A所示，用选择氧化技术在p型单晶硅衬底1的表面上选择性地形成200到400nm(如300nm)厚的场氧化层4，由此在衬底1的表面限定形成n沟道MOSFET的NMOS区21、和形成p沟道MOSFET的PMOS区22。
接着，用离子注入技术分别在NMOS和PMOS区21和22中形成p型阱区2和n型阱区3。
然后，用热氧化技术在NMOS和PMOS区21和22的暴露表面选择性地形成3到6nm(如5nm)厚的栅氧化层5。随后用CVD、光刻和腐蚀技术在NMOS和PMOS区21和22的栅氧化层5上形成150到250nm(如200nm)厚的多晶硅栅极6。
用CVD技术和各向异性腐蚀技术在NMOS和PMOS区21和22的栅极6的每边于栅氧化层5上形成80到150nm(如100nm)宽的一对氧化物侧壁7。
用已知技术形成5到10nm(如10nm)厚的二氧化硅(SiO2)层8，以全部覆盖NMOS和PMOS区21和22。
该步骤的状态示于图6A中。上述步骤和第一实施例中的步骤相同。
另外用离子注入技术和退火技术在PMOS区22中形成一对p型源/漏区10。按该工艺，以2到5×1015个原子/cm2(如3×1015个原子/cm2)的浓度和20到50keV(如30keV)的加速能量，将氟化硼离子选择性地注入到PMOS区22，而用已构图的光刻胶薄膜(未示出)覆盖NMOS区21。
然后，如图6B所示，以2到5×1015个原子/cm2(如3×1015个原子/cm2)的浓度和20到50keV(如20keV)的加速能量，将砷离子选择性地注入到NMOS区21，而用约150到250nm厚的已构图多晶硅层13覆盖PMOS区22，由此在NMOS区21中形成一对n型源/漏区9。
该步骤的状态示于图6B中。
将这样形成的一对n型源/漏区9和一对p型源/漏区10进行退火处理，以激活注入的砷和硼原子。该退火处理通常在1000到1050℃(如1050℃)下进行10到30秒钟(如10秒钟)。
退火后，不去除多晶硅层13，以2到5×1014个原子/cm2(如3×1014个原子/cm2)的浓度和40到80keV(如60keV)的加速能量，通过二氧化硅层8向NMOS区21中的一对n型源/漏区9和栅极6选择注入砷离子，如图16C中的垂直箭头15所示。
这样，在NMOS区21中的栅极6的砷注入表面区域形成非晶硅区6a，同时分别在NMOS区21中的成对n和p型源/漏区9的砷注入表面区域形成非晶硅区9a，如图6C所示。
另外，如图6D所示，去除多晶硅层13后，以2到5×1014个原子/cm2(如3×1014个原子/cm2)的浓度和20到40keV(如30keV)的加速能量，通过二氧化硅层8向NMOS区21和PMOS区22中的成对n和p型源/漏区9和10及栅极6选择性地注入砷离子，如图6D中的垂直箭头16所示。
这样，在PMOS区22中的栅极6的表面区域形成非晶硅区6a，同时分别在PMOS区22中的一对p型源/漏区10的表面区域形成非晶硅区10a。
在图6D的离子注入工艺中，加速能量例如设置为30KeV，该值低于图6C的离子注入工艺的60KeV。因此，PMOS区22中的非晶硅区6a和10a的厚度小于NMOS区21中的非晶硅区6a和9a的厚度。
根据第三实施例的方法与第一实施例中的方法的不同在于：用于形成一对n型源/漏区9的多晶硅掩模13也用于形成非晶区6a、9a和10a的离子注入工艺中。
随后工艺步骤和第一实施例相同，因此，为了简便起见，这里省略其说明。
使用第三实施例的半导体器件的制备方法，除了有第一实施例的优点外，其附加优点是，在图6C所示的步骤中不需要形成用来覆盖NMOS区21的掩模的工艺(如光刻工艺)。
按上述第一至第三实施例，用砷作形成非晶硅区的n型掺杂剂。然而，也可以用锑或磷代替砷，其中因为它们的质子数，锑大于磷。
尽管以上说明了本发明的优选形式，但是本领域的技术人员明白：在不偏离本发明的精神实质的情况下，本发明可以有很多改变。因此本发明的范围仅由所附的权利要求书限定。

Claims (7)

1.一种半导体器件的制备方法，包括以下步骤：
(a)在半导体衬底中限定形成n沟道MOSFET的NMOS区和形成p沟道MOSFET的PMOS区；
(b)分别通过第一和第二栅绝缘层在所说NMOS和PMOS区上形成第一和第二栅极；
(c)在所说NMOS区中形成第一对n型源/漏区；
(d)在所说PMOS区中形成第二对p型源/漏区；
(e)以第一加速能量，将n型掺杂剂选择性地离子注入进所说NMOS区中的所说第一对n型源/漏区的表面区和所说第一栅极的表面区，由此在所说NMOS区的所说第一对n型源/漏区及所说第一栅极的表面区形成多个第一非晶区。
(f)以比所说第一加速能量低的第二加速能量，将n型掺杂剂离子注入进所说PMOS区中的所说第二对p型源/漏区的表面区和所说第二栅极的表面区，由此在所说PMOS区的所说第二对p型源/漏区和所说第二栅极的表面区形成多个第二非晶区；
按下面方式设置所说第二加速能量，使所说PMOS区中所说第二对p型源/漏区的底部基本不会因为形成所说多个第二非晶区所进行的所说n型掺杂剂的离子注入而漂移；
(g)形成高熔点金属层，使之与所说NMOS区中所说多个第一非晶区及所说PMOS区中所说多个第二非晶区接触；
(h)热处理所说高熔点金属层、所说NMOS区中的所说多个第一非晶区、及所说PMOS区中的所说多个第二非晶区，由于硅化反应，以与所说第一和第二栅极及所说多对第一和第二源/漏区自对准的方式形成硅化物层。
2.如权利要求1的方法，其特征为，用第一掩模选择性地覆盖所说PMOS区，同时进行所说步骤(e)，用第二掩模选择性地覆盖所说NMOS区，同时进行所说步骤(f)。
3.如权利要求1的方法，其特征为，用掩模选择性地覆盖所说PMOS区，同时进行所说步骤(e)，不用掩模覆盖所说NMOS区和PMOS区，进行所说步骤(f)。
4.如权利要求1的方法，其特征为，在所说NMOS区中形成第一对n型源/漏区的步骤(c)之前，进行在所说PMOS中形成第二对P型源/漏区的步骤(d)；在所说步骤(c)中用耐热掩模选择性地覆盖所说PMOS区，同时形成所说第一对n型源/漏区，然后，不去除步骤(c)中所用所说掩模，对所说第一对n型源/漏区进行退火热处理；
其中，用所说掩模进行所说步骤(e)；以及
可以用也可以不用所说掩模来进行所说步骤(f)。
5.如权利要求4的方法，其特征为，所说耐热掩模由多晶硅构成。
6.如权利要求1的方法，其特征为，所说高熔点金属由钛构成。
7.如权利要求1的方法，其特征为，所说n型掺杂剂是选自磷、砷、锑所组成的组中的一种。
CN98107883A 1997-04-30 1998-04-30 Cmos结构半导体器件的制备方法 Expired - Fee Related CN1109360C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9126277A JP2980057B2 (ja) 1997-04-30 1997-04-30 半導体装置の製造方法
JP126277/97 1997-04-30
JP126277/1997 1997-04-30

Publications (2)

Publication Number Publication Date
CN1198008A CN1198008A (zh) 1998-11-04
CN1109360C true CN1109360C (zh) 2003-05-21

Family

ID=14931233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98107883A Expired - Fee Related CN1109360C (zh) 1997-04-30 1998-04-30 Cmos结构半导体器件的制备方法

Country Status (4)

Country Link
US (1) US5908309A (zh)
JP (1) JP2980057B2 (zh)
KR (1) KR100267131B1 (zh)
CN (1) CN1109360C (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235568B1 (en) * 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
US6436747B1 (en) 1999-04-21 2002-08-20 Matsushita Electtric Industrial Co., Ltd. Method of fabricating semiconductor device
US6169005B1 (en) * 1999-05-26 2001-01-02 Advanced Micro Devices, Inc. Formation of junctions by diffusion from a doped amorphous silicon film during silicidation
US6245608B1 (en) * 1999-06-14 2001-06-12 Mosel Vitelic Inc. Ion implantation process for forming contact regions in semiconductor materials
JP3307372B2 (ja) * 1999-07-28 2002-07-24 日本電気株式会社 半導体装置およびその製造方法
US6380040B1 (en) 1999-08-02 2002-04-30 Advanced Micro Devices, Inc. Prevention of dopant out-diffusion during silicidation and junction formation
EP1275147B1 (en) * 2000-04-12 2009-06-24 Nxp B.V. Method of manufacturing a semiconductor device
US7405112B2 (en) * 2000-08-25 2008-07-29 Advanced Micro Devices, Inc. Low contact resistance CMOS circuits and methods for their fabrication
US6582995B2 (en) * 2001-07-11 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a shallow ion implanted microelectronic structure
DE10208728B4 (de) * 2002-02-28 2009-05-07 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE10208904B4 (de) * 2002-02-28 2007-03-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE10209059B4 (de) * 2002-03-01 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements
AU2002359813A1 (en) * 2002-03-01 2003-09-16 Advanced Micro Devices, Inc. A semiconductor device having different metal-semiconductor portions formed in a semiconductor region and a method for fabricating the semiconductor device
DE10214065B4 (de) * 2002-03-28 2006-07-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE10234931A1 (de) * 2002-07-31 2004-02-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
US6815235B1 (en) 2002-11-25 2004-11-09 Advanced Micro Devices, Inc. Methods of controlling formation of metal silicide regions, and system for performing same
CN1314092C (zh) * 2003-01-02 2007-05-02 联华电子股份有限公司 制作半导体元件的方法
US7122472B2 (en) * 2004-12-02 2006-10-17 International Business Machines Corporation Method for forming self-aligned dual fully silicided gates in CMOS devices
JP4850470B2 (ja) * 2005-10-04 2012-01-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100660909B1 (ko) * 2006-01-06 2006-12-26 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN101017783B (zh) 2006-02-06 2013-06-19 中芯国际集成电路制造(上海)有限公司 制造分离的双栅场效应晶体管的方法
CN101017848B (zh) 2006-02-06 2010-08-11 中芯国际集成电路制造(上海)有限公司 分离的双栅场效应晶体管
DE102006040764B4 (de) * 2006-08-31 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
JP2009049300A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体記憶装置の製造方法
CN101719498B (zh) * 2009-12-01 2011-09-07 中国科学院上海微系统与信息技术研究所 混合材料反型模式圆柱体全包围栅cmos场效应晶体管
CN101710585B (zh) * 2009-12-01 2011-04-27 中国科学院上海微系统与信息技术研究所 混合晶向积累型全包围栅cmos场效应晶体管
CN102136455A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 制作互补型金属氧化物半导体器件的方法
CN102915915A (zh) * 2012-10-08 2013-02-06 上海华力微电子有限公司 一种离子注入附加掩膜的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273914A (en) * 1988-10-14 1993-12-28 Matsushita Electric Industrial Co., Ltd. Method of fabricating a CMOS semiconductor devices
JPH07263684A (ja) * 1994-03-25 1995-10-13 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JPH0878361A (ja) * 1994-07-05 1996-03-22 Nec Corp 半導体装置の製造方法
JPH08153804A (ja) * 1994-09-28 1996-06-11 Sony Corp ゲート電極の形成方法
JPH08264660A (ja) * 1995-03-24 1996-10-11 Nec Corp 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273914A (en) * 1988-10-14 1993-12-28 Matsushita Electric Industrial Co., Ltd. Method of fabricating a CMOS semiconductor devices
JPH07263684A (ja) * 1994-03-25 1995-10-13 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JPH0878361A (ja) * 1994-07-05 1996-03-22 Nec Corp 半導体装置の製造方法
JPH08153804A (ja) * 1994-09-28 1996-06-11 Sony Corp ゲート電極の形成方法
JPH08264660A (ja) * 1995-03-24 1996-10-11 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5908309A (en) 1999-06-01
JPH10303316A (ja) 1998-11-13
JP2980057B2 (ja) 1999-11-22
CN1198008A (zh) 1998-11-04
KR19980081842A (ko) 1998-11-25
KR100267131B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
CN1109360C (zh) Cmos结构半导体器件的制备方法
CN1243372C (zh) 制造具有超浅超陡反向表面沟道的半导体器件的方法
CN1130757C (zh) 使用离子注入制造半导体器件的方法
CN1773724A (zh) 半导体装置及其制造方法
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1763973A (zh) 半导体装置及其制造方法
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1458675A (zh) 具有超浅超陡反向表面沟道的半导体器件的制备方法
CN1897231A (zh) 半导体装置及其形成方法
CN1126150C (zh) 制造半导体器件的方法
CN1738056A (zh) 晶体管及其制造方法
CN1841771A (zh) p沟道MOS晶体管、半导体集成电路器件及其制造工艺
CN1819202A (zh) 绝缘栅极场效应晶体管及其制造方法
CN1253929C (zh) 半导体装置及其制造方法
CN1257554C (zh) 金属氧化物半导体晶体管及其制造方法
CN1240131C (zh) 半导体装置及其制造方法
CN1885557A (zh) 半导体元件及形成半导体元件的方法
CN1679169A (zh) 半导体器件及其制造方法
CN1838434A (zh) 半导体器件及其制造方法
CN1237621C (zh) 半导体器件及其制造方法
CN101038874A (zh) 形成硅氧化物膜的方法和制造电容器与半导体装置的方法
CN1825566A (zh) 半导体装置的制造方法
US7071069B2 (en) Shallow amorphizing implant for gettering of deep secondary end of range defects
CN1694263A (zh) 半导体装置及其制造方法
CN1499577A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030530

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030530

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee