CN1314092C - 制作半导体元件的方法 - Google Patents

制作半导体元件的方法 Download PDF

Info

Publication number
CN1314092C
CN1314092C CNB031009646A CN03100964A CN1314092C CN 1314092 C CN1314092 C CN 1314092C CN B031009646 A CNB031009646 A CN B031009646A CN 03100964 A CN03100964 A CN 03100964A CN 1314092 C CN1314092 C CN 1314092C
Authority
CN
China
Prior art keywords
semiconductor element
formation semiconductor
formation
grid
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031009646A
Other languages
English (en)
Other versions
CN1516248A (zh
Inventor
杨名声
卢火铁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB031009646A priority Critical patent/CN1314092C/zh
Publication of CN1516248A publication Critical patent/CN1516248A/zh
Application granted granted Critical
Publication of CN1314092C publication Critical patent/CN1314092C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

一种形成半导体元件的方法，该方法包括下列步骤：形成一栅极绝缘层于半导体底材上。形成一栅极于该栅极绝缘层之上，随后执行第一次离子布植以形成延伸漏极源极接面。再形成间隙壁于该栅极的侧壁上，包含一衬层位于该栅极以及该间隙壁之间。以第二次离子布植形成源极与漏极，然后执行一热处理用以消除离子缺陷以及活化杂质。随之执行一表面处理以形成选择性复晶硅于该栅极以及该源极漏极上，以形成上升源极漏极。形成钴金属于该底材之上，使该钴金属与该选择性复晶硅反应以形成硅化钴用以消除缺陷以降低该源极漏极电阻。

Description

制作半导体元件的方法
(1)技术领域
本发明与一种半导体元件制造方法有关，特别是一种制造具有上升漏极源极结构的金属氧化物半导体场效应晶体管(MOSFET)的方法。
(2)背景技术
近来，半导体工业有了非常繁荣的发展。为了获得高性能的集成电路及提高晶片的构装密度，在超大型集成电路(ULSI)技术中，半导体元件的尺寸不断的缩小。集成电路包括在晶片上特定区域中形成数以百万计的元件及用以连接这些元件的电性连结结构，以便能执行所需的特定功能。而金属氧化物半导体场效应晶体管(MOSFET)便是典型的元件之一，上述元件已被广泛的使用于半导体科技中。然而随着集成电路进步的趋势，在制造MOSFET时也遭遇了许多问题，例如，典型的问题如热载子效应，已借着轻微掺杂源极(LDD)结构的发展予以克服。
由于对元件的要求，制程朝向高操作速度及低功率发展，是以在深次微米金属氧化物半导体(MOS)元件中，使用了自对准硅化金属(SALICIDE)接触，及超浅的漏极与源极接面，以便提升操作速度及减少短通道效应。在深次微米高速互补金属氧化物半导体(CMOS)中，采用了具有低电阻的硅化金属线CoSi2及NiSi。然而在制造超浅接面及形成SALICIDE接触时，常会降低元件的性能。在ULSI CMOS技术中，元件的操作要求为低供给电压及高操作速度，而当供给电压降低时，启始电压亦需要降低以便能得到所需的电路变换速度。IBM提出在CMOS中使用均匀通道掺杂分布以及超浅漏极与源极延伸。
请参阅图1，其显示先前技术晶体管漏极源极结构，如图所示晶体管包含栅极4a形成于底材2a之上，间隙壁6a形成于栅极4a的侧壁之上，其间为一介电层8a。源极与漏极形成于底材2a之中，延伸源极与漏极15a紧邻于上述源极与漏极10a边、硅化金属12a材质上，一但延伸的源极与漏极变更浅，介于硅化金属与极浅接面间的距离更为短浅，那将会导致接面漏电流以及抵穿现象会加强，如虚线表示的区域。一但延伸的源极漏极介面变短源极漏极和硅化金属距离也变短，此现象将会造成漏电现象。其中一种解决方法为形成上升源极漏极结构以克服之，然而，当元件变的越来越小时，介于硅化金属与源极漏极间的内部应力也越来越严重。
美国专利US第6,165,903号申请人为超微，其中揭示一硅化金属形成于栅极以源极及漏极接面，一硅层形成于底材与金属反应形成硅化金属而制作出上升源极漏极。从高电阻硅化物转换为低电阻硅化物间此硅被用来作为扩散源。然而，对应用于次0.1微米技术而言，此磊晶硅化层基于硅化物与底材间形成极高的应力，而在源极漏极下产生缺陷。
美国专利第4,998,150号申请人为德州仪器(Texas InstrumentsIncorporated)，发明名称为上升的漏极/源极晶体管(″Raised source/draintransistor″)，其中揭示了上升源极与漏极结构，其具有间隙壁绝缘物于栅极侧壁上，一第一间隙壁邻接间隙壁绝缘物及源极漏极区，一第二间隙壁形成于场氧化层以及上升源极漏极间。该发明的特征之一为包含形成上升源极漏极，与先前制程相较，在沉积上升源极漏极过程中，本发明可以防止未被控制的先前植入的杂质的移动。另外美国专利第5,677,214以及6,218,711号选择上升源极漏极。假使金属硅化物随漏极源极磊晶层形成于上升源极漏极之上，此将冲击次0.1微米制程性能。假使此上升源极漏极为复晶硅，在硅化金属下残留的复晶硅层将降低元件电子空穴的移动率。
(3)发明内容
本发明的目的在于提供一种制作具有上升源极漏极的晶体管方法。本发明的结构具有上升复晶形金属硅化物可以用以得到较低的介面应力，以及较佳的电性而在源极漏极延伸区域下无接面漏电流。
本发明的一种形成半导体元件的方法，包括下列步骤：形成一栅极绝缘层于半导体底材上。形成一栅极于该栅极绝缘层之上，随后执行第一次离子布植以形成延伸漏极源极接面。再形成间隙壁于该栅极的侧壁上，包含一衬层位于该栅极以及该间隙壁之间。以第二次离子布植形成源极与漏极，然后执行一热处理用以消除离子缺陷以及活化杂质。随之执行一表面处理以形成选择性复晶硅于该栅极以及该源极漏极上，以形成上升源极漏极。形成钴金属于该底材之上，使该钴金属与该选择性复晶硅反应以形成硅化钴用以消除缺陷以降低该源极漏极电阻。其中形成上述硅化钴的温度介于摄氏温度450至850度间，于氮环境中形成。在最佳实施例中，于形成硅化钴的过程中，该选择性复晶硅完全消耗完毕。其中形成上述的栅极介电层包含氧化硅、氮化硅或氮氧化硅，而间隙壁以氮化硅组成。上述衬层以氧化物组成，上述第一次离子布植的能量约为1～30keV，掺杂浓度约为1×1014～8×1015atoms/cm2，表面处理包含采用离子轰击。
(4)附图说明
藉由以下详细的描述结合所附图示，将可轻易地了解上述内容及本发明的诸多优点，其中：
图1为半导体底材的截面图，显示先前技术的上升源极漏极漏电流示意图。
图2为半导体底材的截面图，显示本发明形成浅接面源极漏极的示意图。
图3为半导体底材的截面图，显示本发明执行表面处理的示意图。
图4为半导体底材的截面图，显示本发明形成硅化金属的示意图。
(5)具体实施方式
本发明提供一新方法用以制造一具有上升源极漏极的晶体管。在一较佳实施例中，本发明备置一具有<100>晶向的单晶硅底材2，在底材上形成浅沟渠隔离或是场氧化隔离，浅沟渠隔离一般可以利用微影以及蚀刻等步骤来加以实现，再回填绝缘材质。此外，亦可以使用厚场氧化(FOX)区以提供元件间的隔离作用。一般而言，该场氧化(FOX)区可借助微影及蚀刻程序蚀刻一氮化硅-氧化硅复合层而形成，在移除光阻及湿式清洗后，于蒸气环境中进行热氧化以形成场氧化(FOX)区。
一介电层4形成于底材2之上，采用一低压化学气相沉积法可以制作此介电层。此介电层可以采用氧化硅、氮化硅或是氮氧化硅组成，以作为栅极介电层。二氧化硅可以利用摄氏温度800至1100度介于的氧气氛中形成，厚度约为10至250埃之间，或氧化物也可以利用化学气相沉积法制作。采用微影制程制作栅极6于栅极介电层4之上，如图2所示。
请参阅图2，一低能量的离子植入被用来植入离子进入底材2以形成延伸源极与漏极8，布植能量约为1~30keV，浓度约为1×1014~8×1015atoms/cm2。请参阅图3，一氧化物组成的衬层10形成于栅极6的表面。可以采用化学气相沉积制程制作。氮化物或氧化物间隙壁12接着形成于复晶硅栅极6的侧壁上，此可以利用沉积以及非等向性蚀刻得到。漏极以及源极14区域以离子布植技术形成，一在氮环境下的快速热处理步骤接续被采用，用来消除布植所造成的缺陷，热处理温度介于摄氏450至700度之间。然后，执行表面处理如在图3箭头所示，以形成选择性复晶硅。例如可用离子撞击以氩气或氮气为气体源，作为表面处理的步骤。上述的选择性复晶硅16。选择性复晶硅16形成于栅极6以及源极漏极14表面上，而形成上升的源极与漏极。
请参阅图4，一金属层如钴形成于上升源极漏极表面以及复晶硅栅极6以及间隙壁12之上。随后在氮环境下，摄氏温度介于450到850度间执行快速热处理制程，使得硅与金属层产生反应，在栅极上以及上升源极漏极处形成硅化金属16a。此上升源极漏极层应完全被形成硅化金属时消耗为最佳，以得到最佳电性。此选择性复晶硅16若可被控制到刚好到底材表面，则可以消除表面缺陷以及源极漏极间的低电阻。此金属层可采用物理气相沉积法形成于整个底材之上，举例而言，金属若为钴，则可以形成硅化钴(CoSi.sub.2)用以取代先前的硅化钛材料。硅化钴以扩散反应制作且具有比其它金属如白金等佳的特性，因而硅化钴可以提供低电阻、且采用低温制程。而本例子采用钴只是为说明并非用以限定本发明。
对熟习此项技术的人应可了解，前述具体说明的范围并非用以限制本发明。故其未来各种不同的修正及类似的布置皆应包含于后附权利要求的精神及范围内。并且对其范围应给予最广泛的解释，以便包括及所有修正与类似结构。对熟悉此领域技术人员在不脱离本发明的精神与范围内所作的修改，均应包含在下述的权利要求所限定的范围内。

Claims (13)

1.一种形成半导体元件的方法，其特征在于，包括下列步骤：
形成一栅极和栅极绝缘层于一半导体底材上；
以该栅极为遮罩，执行第一次离子布植以形成延伸漏极源极接面；
形成一间隙壁于该栅极的侧壁上；
以第二次离子布植形成一源极与一漏极；
执行表面处理，形成一选择性复晶硅于该栅极以及该源极、该漏极上；
形成一金属于该选择性复晶硅上；以及
反应该金属与该选择性复晶硅以形成一硅化金属。
2.如权利要求1所述的形成半导体元件的方法，其特征在于，还包括形成一衬层位于该栅极以及该间隙壁之间。
3.如权利要求1所述的形成半导体元件的方法，其特征在于，在该形成该源极与该漏极的步骤之后，还包括一执行一热处理的步骤。
4.如权利要求1所述的形成半导体元件的方法，其特征在于，形成所述硅化金属的温度介于摄氏温度450至850度间。
5.如权利要求1所述的形成半导体元件的方法，其特征在于，形成所述硅化金属于氮环境中形成。
6.如权利要求1所述的形成半导体元件的方法，其特征在于，所述形成硅化金属的过程中，该选择性复晶硅完全消耗完毕。
7.如权利要求1所述的形成半导体元件的方法，其特征在于，形成所述的金属包含钴。
8.如权利要求7所述的形成半导体元件的方法，其特征在于，形成所述的硅化金属包含硅化钴。
9.如权利要求1所述的形成半导体元件的方法，其特征在于，形成所述的栅极绝缘层包含氧化硅、氮化硅或氮氧化硅。
10.如权利要求1所述的形成半导体元件的方法，其特征在于，所述间隙壁以氮化硅组成。
11.如权利要求2所述的形成半导体元件的方法，其特征在于，所述的衬层由氧化物组成。
12.如权利要求1所述的形成半导体元件的方法，其特征在于，所述第一次离子布植的能量为1～30keV，掺杂浓度为1×1014～8×1015atoms/cm2。
13.如权利要求1所述的形成半导体元件的方法，其特征在于，
其中上述的表面处理包含采用离子轰击。
CNB031009646A 2003-01-02 2003-01-02 制作半导体元件的方法 Expired - Lifetime CN1314092C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031009646A CN1314092C (zh) 2003-01-02 2003-01-02 制作半导体元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031009646A CN1314092C (zh) 2003-01-02 2003-01-02 制作半导体元件的方法

Publications (2)

Publication Number Publication Date
CN1516248A CN1516248A (zh) 2004-07-28
CN1314092C true CN1314092C (zh) 2007-05-02

Family

ID=34239015

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031009646A Expired - Lifetime CN1314092C (zh) 2003-01-02 2003-01-02 制作半导体元件的方法

Country Status (1)

Country Link
CN (1) CN1314092C (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198008A (zh) * 1997-04-30 1998-11-04 日本电气株式会社 Cmos结构半导体器件的制备方法
US6015753A (en) * 1998-05-18 2000-01-18 United Microelectronics Corp. Method of forming a self-aligned silicide
CN1284743A (zh) * 1999-06-29 2001-02-21 现代电子产业株式会社 制造半导体器件中的晶体管的方法
US6218711B1 (en) * 1999-02-19 2001-04-17 Advanced Micro Devices, Inc. Raised source/drain process by selective sige epitaxy
US6228730B1 (en) * 1999-04-28 2001-05-08 United Microelectronics Corp. Method of fabricating field effect transistor
US6258682B1 (en) * 2000-10-17 2001-07-10 Vanguard International Semiconductor Corporation Method of making ultra shallow junction MOSFET
US6380043B1 (en) * 2001-02-12 2002-04-30 Advanced Micro Devices, Inc. Low temperature process to form elevated drain and source of a field effect transistor having high-K gate dielectric
CN1365146A (zh) * 2000-12-26 2002-08-21 株式会社东芝 半导体器件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198008A (zh) * 1997-04-30 1998-11-04 日本电气株式会社 Cmos结构半导体器件的制备方法
US6015753A (en) * 1998-05-18 2000-01-18 United Microelectronics Corp. Method of forming a self-aligned silicide
US6218711B1 (en) * 1999-02-19 2001-04-17 Advanced Micro Devices, Inc. Raised source/drain process by selective sige epitaxy
US6228730B1 (en) * 1999-04-28 2001-05-08 United Microelectronics Corp. Method of fabricating field effect transistor
CN1284743A (zh) * 1999-06-29 2001-02-21 现代电子产业株式会社 制造半导体器件中的晶体管的方法
US6258682B1 (en) * 2000-10-17 2001-07-10 Vanguard International Semiconductor Corporation Method of making ultra shallow junction MOSFET
CN1365146A (zh) * 2000-12-26 2002-08-21 株式会社东芝 半导体器件及其制造方法
US6380043B1 (en) * 2001-02-12 2002-04-30 Advanced Micro Devices, Inc. Low temperature process to form elevated drain and source of a field effect transistor having high-K gate dielectric

Also Published As

Publication number Publication date
CN1516248A (zh) 2004-07-28

Similar Documents

Publication Publication Date Title
US20040104442A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
JPH09181012A (ja) 集積回路及びその製造方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
US6051863A (en) Transistor gate conductor having sidewall surfaces upon which a spacer having a profile that substantially prevents silicide bridging is formed
US20090079010A1 (en) Nickel silicide formation for semiconductor components
KR101022854B1 (ko) 도핑된 고유전 측벽 스페이서들을 구비한 전계 효과트랜지스터의 드레인/소스 확장 구조
US6858487B2 (en) Method of manufacturing a semiconductor device
CN1314092C (zh) 制作半导体元件的方法
JPH04223341A (ja) 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法
TW200507117A (en) Formation of junctions and silicides with reduced thermal budget
US6670242B1 (en) Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6743688B1 (en) High performance MOSFET with modulated channel gate thickness
CN1606798A (zh) 通过应用多再氧化层作为蚀刻终止层以最小化硅凹部的氮化物偏移间隔
CN109755297A (zh) 半导体器件及其制造方法
WO1998053491A3 (en) Manufacture of a semiconductor device with a mos transistor having an ldd structure
CN101930924B (zh) Mos晶体管的制作方法
CN101740391B (zh) Nmos晶体管的制作方法
US6916730B2 (en) Method for forming a gate
US6492235B2 (en) Method for forming extension by using double etch spacer
CN101826462B (zh) 半导体器件制造方法
TW426968B (en) Fabrication method of metal oxide semiconductor transistor used in semiconductor wafer
JP2000195857A (ja) 誘電体層形成方法
KR20010098183A (ko) 반도체 소자용 산화막 제조 방법
TW488075B (en) Method for producing metal oxide semiconductor type field effect transistor (MOSFET)
KR19980056177A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070502