CN101740391B - Nmos晶体管的制作方法 - Google Patents
Nmos晶体管的制作方法 Download PDFInfo
- Publication number
- CN101740391B CN101740391B CN200810202835XA CN200810202835A CN101740391B CN 101740391 B CN101740391 B CN 101740391B CN 200810202835X A CN200810202835X A CN 200810202835XA CN 200810202835 A CN200810202835 A CN 200810202835A CN 101740391 B CN101740391 B CN 101740391B
- Authority
- CN
- China
- Prior art keywords
- annealing
- grid
- semiconductor substrate
- pass transistor
- holders
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种NMOS晶体管的制作方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；对栅极进行退火；以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成源/漏极延伸区；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。本发明对栅极进行退火，能使栅极中因注入离子而使晶格状态不稳定，容易非晶化的部分重新多晶化，使栅极的性能提高，进而使半导体器件的电性能也相应提高。
Description
技术领域
本发明涉及半导体器件制造技术领域，尤其涉及NMOS晶体管的制作方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路芯片朝向更高的元件密度、高集成度方向发展。在半导体器件的发展过程中，栅极的制作好坏直接影响着晶体管的性能及半导体器件的质量。
现有在NMOS晶体管的制作过程中形成栅极的具体工艺如下：参考图1所示，提供半导体衬底100，在半导体衬底100中掺杂离子，形成P型掺杂阱(未图示)；用热氧化法或化学气相沉积法在半导体衬底100上形成栅介质层102，所述栅介质层102的材料为氧化硅；用化学气相沉积法在栅介质层102上形成多晶硅层104；在多晶硅层104上形成光刻胶层(未图示)，经过曝光显影工艺定义出栅极图形；以光刻胶层为掩膜，在多晶硅层104中注入预定深度的离子105，用以减小多晶硅层104作为栅极电极的电阻率，增加其导电性，所述离子105为磷离子。
参考图2，接着，继续以光刻胶层为掩膜，刻蚀多晶硅层104和栅介质层102至露出半导体衬底100，刻蚀后的多晶硅层104作为栅极104a，与刻蚀后的栅介质层102a构成栅极结构103；去除光刻胶层后，将带有各膜层的半导体衬底100放入反应室中，通入氧气107氧化栅极104a表面，使栅极104a表面平整。
请参照图3，将带有各膜层的半导体衬底100从反应室取出后，用化学气相沉积法在半导体衬底100及栅极104a上形成氮化硅层(未图示)；用干法刻蚀法刻蚀氮化硅层，去除半导体衬底100上的氮化硅层，并在栅极结构103两侧形成偏移间隙壁106；以栅极结构103为掩膜，向半导体衬底100中注入N型离子，于栅极结构103两侧的P型掺杂阱中形成N型源/漏极延伸区108。
参照图4所示，于栅极结构103两侧的偏移间隙壁106上形成侧墙109；继续以栅极结构106为掩膜，向半导体衬底100中注入N型离子，形成N型源/漏极110；将带有各膜层及器件的半导体衬底100放入退火炉内，对半导体衬底100进行退火，使注入的离子扩散均匀。
在中国专利申请03145409还可以发现更多与上述技术方案相关的信息。
现有技术在对多晶硅层进行预定深度的离子注入，以减小多晶硅层作为栅极电极的电阻率时，注入离子会使多晶硅层表面晶格状态不稳定，容易非晶化(如图5中1所示)，进而使作为栅极的多晶硅层性能改变，导致半导体器件电性能降低。
发明内容
本发明解决的问题是NMOS晶体管的制作方法，防止多晶硅层非晶化导致半导体器件电性能降低。
为解决上述问题，本发明提供一种NMOS晶体管的制作方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；对栅极进行退火；以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成源/漏极延伸区；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
可选的，所述退火方法为均温退火、尖峰退火或炉管退火。
可选的，炉管退火的温度为700℃～850℃，退火时间为10分～30分，退火所需压力为700托～800托。
可选的，均温退火的温度为950℃～1050℃，退火时间为5秒～20秒，退火所需压力为700托～800托。
可选的，尖峰退火的温度为1000℃～1050℃，退火所需压力为700托～800托。
可选的，退火采用的气体为氮气，流量为5SLM～30SLM。
可选的，在对栅极退火前，向栅极中注入预定深度的离子。所述离子为磷离子。
与现有技术相比，本发明具有以下优点：对栅极进行退火，能使栅极中因注入离子而使晶格状态不稳定，容易非晶化的部分重新多晶化，使栅极的性能提高，进而使半导体器件的电性能也相应提高。
附图说明
图1至图4是现有形成NMOS晶体管的示意图；
图5是现有技术形成的NMOS晶体管结构中栅极内产生非晶化的效果图；
图6是本发明形成NMOS晶体管的具体实施方式流程图；
图7至图11是本发明形成NMOS晶体管的实施例示意图；
图12是用本发明工艺形成的NMOS晶体管结构中栅极的截面效果图。
具体实施方式
现有在形成NMOS晶体管的过程中，为了减小多晶硅层作为栅极电极的电阻率，提高其导电性能，在多晶硅层中会进行预定深度的离子注入。但是注入的离子会使多晶硅层表面晶格状态不稳定，容易非晶化，进而使作为栅极的多晶硅层性能改变。本发明在刻蚀多晶硅层形成栅极后，对栅极进行退火，使栅极中非晶化的部分重新多晶化，进而达到使半导体器件的电性能提高的目的。
下面结合附图对本发明的具体实施方式做详细的说明。
图6是本发明形成NMOS晶体管的具体实施方式流程图。如图6所示，执行步骤S101，在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构。
在形成栅极之前的步骤还包括：在栅介质层上形成多晶硅层，并在多晶硅层中注入预定深度的磷离子，以减小多晶硅层作为栅极电极的电阻率，增加其导电性。然后，刻蚀多晶硅层和栅介质层至露出半导体衬底，刻蚀后的多晶硅层为栅极。
执行步骤S102，对栅极进行退火。
为了使注入的离子对多晶硅层中晶格状态产生影响，容易非晶化的情况得以改善，对栅极进行退火使非晶化部分重新多晶化。所采用的退火方法为均温退火、尖峰退火或炉管退火等。退火采用的气体为氮气。
退火后，将带有各膜层的半导体衬底放入反应室中，通入氧气氧化栅极表面，使栅极表面平整。
执行步骤S103，以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成源/漏极延伸区。
本实施方式中，在形成源/漏极延伸区之前，还包括步骤：在半导体衬底及栅极结构上形成氮化硅层；刻蚀氮化硅层，以去除半导体衬底上的氮化硅层，并在栅极结构两侧形成偏移间隙壁。
执行步骤S104，在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
图7至图11是本发明形成NMOS晶体管的实施例示意图。如图7所示，提供半导体衬底200，所述半导体衬底200可以为硅或者绝缘体上硅(SOI)；在半导体衬底中形成有隔离结构(未图示)，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在隔离结构之间为NMOS有源区，在NMOS有源区的半导体衬底200中掺杂离子，形成P型掺杂阱。
在半导体衬底200上形成厚度为15埃～60埃的栅介质层202，所述栅介质层202的材料为氧化硅或氮氧化硅，如果栅介质层202为氧化硅，则形成方法可选热氧化法，如果栅介质层202为氮氧化硅，则形成方法可选为化学气相沉积法；用化学气相沉积法在栅介质层202上形成厚度为800埃～1200埃的多晶硅层204。
在多晶硅层204上形成光刻胶层(未图示)，经过曝光显影工艺，定义出栅极图形；以光刻胶层为掩膜，在多晶硅层204中注入预定深度的离子205，这样可以减小多晶硅层204作为NMOS栅极电极的电阻率，增加其导电性；作为一个优选实施例，所述离子205为磷离子，注入能量为8KeV，注入剂量为1E15cm-2。
如图8所示，继续以光刻胶层为掩膜，刻蚀多晶硅层204和栅介质层202至露出半导体衬底200，刻蚀后的多晶硅层204作为栅极204a，与刻蚀后的栅介质层202a构成栅极结构203，所述刻蚀方法可以是干法刻蚀法；去除光刻胶层后，将带有各膜层的半导体衬底200放入退火炉211中，对栅极204a进行退火，使栅极中由于注入离子而非晶化的部分重新多晶化。
本实施例中，采用的退火方法可以为均温退火、尖峰退火或炉管退火等。如果采用炉管退火，则退火温度为700℃～850℃，退火时间为10分～30分，退火所需压力为700托～800托，退火采用的气体为氮气，流量为5SLM～30SLM(标准升/分)。作为一个优选的实施例，用炉管退火最佳的温度选用800℃，退火所用时间为15分钟，退火所需压力为780托，此时氮气的流量为20SLM。
如果采用均温退火，则退火温度为950℃～1050℃，退火时间为5秒～20秒，退火所需压力为700托～800托，退火采用的气体为氮气，流量为5SLM～30SLM。作为一个优选的实施例，用均温退火最佳的温度选用1000℃，退火所用时间为10秒，退火所需压力为780托，此时氮气的流量为20SLM。
如果采用尖峰退火的温度为1000℃～1050℃，退火所需压力为700托～800托，退火采用的气体为氮气，流量为5SLM～30SLM。作为一个优选的实施例，用尖峰退火最佳的温度选用1020℃，退火所需压力为780托，此时氮气的流量为20SLM。
本实施例中，对栅极204a进行退火后，能使栅极204a中因注入离子而使晶格状态不稳定，容易非晶化的部分重新多晶化，使栅极204a的性能提高，进而使半导体器件的电性能也相应提高。
如图9所示，将带有各膜层的半导体衬底200从退火炉211中取出后，放入反应室中，通入氧气207氧化栅极204a表面，使栅极204a表面平整。
由于在对多晶硅层进行离子注入以及刻蚀形成栅极204a后，栅极204a表面会凹凸不平，容易形成漏电流。因此，需要对栅极204a表面进行氧化使之平整。所述通入氧气207的流量为4SLM，温度为1000℃，时间为8秒，压力为780托。
如图10所示，将带有各膜层的半导体衬底200从反应室取出后，用化学气相沉积法在半导体衬底200及栅极204a上形成氮化硅层(未图示)；用干法刻蚀法刻蚀氮化硅层，去除半导体衬底200上的氮化硅层，并在栅极结构203两侧形成偏移间隙壁206；随着器件尺寸的进一步变小，器件的沟道长度越来越小，源/漏极的粒子注入深度也越来越小，偏移间隙壁206的作用在于以提高形成的NMOS晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。本实施例中，所述偏移间隙壁206的厚度可以小到80埃。
以栅极结构203及偏移间隙壁206为掩膜，在栅极结构203两侧的半导体衬底200内进行离子注入，形成N型源/漏极延伸区208。
除本实施例外，在形成N型源/漏极延伸区208后，可继续以栅极结构203为掩膜，在半导体衬底200中进行袋形注入(Pocket implant)，形成袋形注入区，所述袋形注入区的导电类型与N型源/漏极延伸区208的导电类型相反，其深度介于N型源/漏极延伸区208和后续源/漏极之间；所述袋形注入工艺可以用来改善器件的短沟道效应以及击穿效应(punch through)。
参照附图11，在半导体衬底200、栅极结构203以及偏移间隙壁206上形成氧化硅层、氧化硅层和氮化硅层或氧化硅层、氮化硅层和氧化硅层，然后采用回蚀(etch-back)方法形成于栅极结构203两侧的偏移间隙壁206上形成侧墙209。
然后，以栅极结构203及侧墙209为掩膜，在栅极结构203两侧的半导体衬底200中进行离子注入，形成N型源/漏极210。
最后，将带有各膜层及器件的半导体衬底200放入退火炉内，对半导体衬底200进行退火处理，使注入的离子扩散均匀。
本实施例中，向半导体衬底200中注入的是n型离子，如磷离子或砷离子等。
图12是用本发明工艺形成的NMOS晶体管结构中栅极的截面效果图。如图12所示，本发明在刻蚀多晶硅层形成栅极后，对栅极进行退火，使注入的离子对多晶硅层中晶格状态产生影响，容易非晶化的情况得以改善，栅极中非晶化的部分重新多晶化(图12中2所示)，栅极的性能提高，进而达到使半导体器件的电性能提高的目的。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (7)
1.一种NMOS晶体管的制作方法，其特征在于，包括：
在半导体衬底上依次形成栅介质层与多晶硅层，在所述多晶硅层中注入预定深度的离子，刻蚀所述多晶硅层和所述栅介质层至露出半导体衬底，刻蚀后的多晶硅层为栅极，所述栅介质层与栅极构成栅极结构；
对栅极进行退火，退火后向带有各膜层的半导体衬底通入氧气以氧化栅极表面；
以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成源/漏极延伸区；
在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
2.根据权利要求1所述NMOS晶体管的制作方法，其特征在于，所述退火方法为均温退火、尖峰退火或炉管退火。
3.根据权利要求2所述NMOS晶体管的制作方法，其特征在于，炉管退火的温度为700℃～850℃，退火时间为10分～30分，退火所需压力为700托～800托。
4.根据权利要求2所述NMOS晶体管的制作方法，其特征在于，均温退火的温度为950℃～1050℃，退火时间为5秒～20秒，退火所需压力为700托～800托。
5.根据权利要求2所述NMOS晶体管的制作方法，其特征在于，尖峰退火的温度为1000℃～1050℃，退火所需压力为700托～800托。
6.根据权利要求1至5任一项所述NMOS晶体管的制作方法，其特征在于，退火采用的气体为氮气，流量为5SLM～30SLM。
7.根据权利要求1所述NMOS晶体管的制作方法，其特征在于，所述离子为磷离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810202835XA CN101740391B (zh) | 2008-11-17 | 2008-11-17 | Nmos晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810202835XA CN101740391B (zh) | 2008-11-17 | 2008-11-17 | Nmos晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101740391A CN101740391A (zh) | 2010-06-16 |
| CN101740391B true CN101740391B (zh) | 2011-08-17 |
Family
ID=42463659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810202835XA Active CN101740391B (zh) | 2008-11-17 | 2008-11-17 | Nmos晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101740391B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102790013B (zh) * | 2011-05-16 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1244955C (zh) * | 2002-07-25 | 2006-03-08 | 株式会社东芝 | 半导体器件的制造方法和退火装置 |
| CN1286165C (zh) * | 2003-06-12 | 2006-11-22 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法 |
| CN100369208C (zh) * | 2004-04-16 | 2008-02-13 | 台湾积体电路制造股份有限公司 | 在半导体装置的多栅极晶体管上形成栅极电极的方法 |
-
2008
- 2008-11-17 CN CN200810202835XA patent/CN101740391B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1244955C (zh) * | 2002-07-25 | 2006-03-08 | 株式会社东芝 | 半导体器件的制造方法和退火装置 |
| CN1286165C (zh) * | 2003-06-12 | 2006-11-22 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法 |
| CN100369208C (zh) * | 2004-04-16 | 2008-02-13 | 台湾积体电路制造股份有限公司 | 在半导体装置的多栅极晶体管上形成栅极电极的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101740391A (zh) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| US6214654B1 (en) | Method for forming super-steep retrograded channel (SSRC) for CMOS transistor using rapid laser annealing to reduce thermal budget | |
| JPH05218075A (ja) | 半導体金属酸化物半導体装置を製作するためのプロセス | |
| CN102054695B (zh) | 提高半导体元器件的性能的方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| JP2011023700A (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN101281870A (zh) | 半导体器件的制造方法 | |
| TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| KR101022854B1 (ko) | 도핑된 고유전 측벽 스페이서들을 구비한 전계 효과트랜지스터의 드레인/소스 확장 구조 | |
| CN101740389A (zh) | Mos晶体管及其形成方法 | |
| CN101150071A (zh) | 半导体器件的制造方法 | |
| CN101740391B (zh) | Nmos晶体管的制作方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| KR100881017B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100897821B1 (ko) | 반도체 소자 제조 방법 | |
| CN101740390A (zh) | Nmos晶体管的制作方法 | |
| KR100677774B1 (ko) | 반도체 소자의 제조방법 | |
| CN102468162A (zh) | Nmos晶体管的制作方法 | |
| TWI278920B (en) | Method of manufacturing a semiconductor device | |
| KR20100079139A (ko) | 반도체 소자의 제조 방법 | |
| US20040180482A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100639023B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101128699B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |