CN1286165C - 非易失性存储器及其制造方法 - Google Patents

Abstract

一种非易失性存储器及其制造方法，其提供具有存储单元区与外围元件区的基底。然后，于基底上依序形成至少覆盖存储单元区的部分的电子捕获层与至少覆盖电子捕获层的第一栅极层。接着，于外围元件区形成至少栅极氧化层与第二栅极层后，图案化第一栅极层以形成多个存储器栅极。此非易失性存储器及其制造方法能够减少电子捕获层受到损害，并且减少存储单元在CMOS工艺中暴露在热环境中。

Description

非易失性存储器及其制造方法

技术领域

本发明是有关于一种半导体存储器元件，且特别是有关于一种非易失性存储器及其制造方法。

背景技术

在非易失性存储器的制造过程中，包括氧化硅/氮化硅/氧化硅(Oxide/Nitride/Oxide，ONO)的电子捕获层(Electron Trap Layer)很容易在形成外围元件时受到损坏。一般而言，若非易失性存储器存储单元与ONO层在外围元件的互补金属氧化物半导体晶体管(Complementary Metal-Oxide Semiconductor，CMOS)工艺之后才形成，则暴露的存储单元会因为热工艺而受到损害。而且，CMOS工艺中的热循环也会造成埋入式位线(Buried Bit Line)中的杂质扩散，而限制了制造者缩减元件特征尺寸(Feature Size)的能力。

发明内容

有鉴于此，本发明的目的在于提供一种非易失性存储器及其制造方法能够减少电子捕获层受到损害，并且减少存储单元在CMOS工艺中暴露在热环境中。

本发明提供一种非易失性存储器的制造方法，此方法是先提供具有一存储单元区与一外围元件区的一基底。然后，于此基底上形成一电子捕获层，此电子捕获层至少覆盖存储单元区之部分，并于基底上形成第一栅极层，此第一栅极层至少覆盖电子捕获层。接着，于外围元件区形成至少栅极氧化层与第二栅极层，并图案化第一栅极层以形成多个存储器栅极。

在上述的非挥发存储器的制造方法中，也可以在存储单元区的存储器栅极之间的基底中先形成第一掺杂区后，于存储器栅极的侧壁形成多个间隙壁，再于间隙壁之间的基底中形成第二掺杂区，而形成由第一掺杂区与第二掺杂区所构成的阶梯状位线。

而且，在图案化第一栅极层的步骤前，可于外围元件区形成厚度不同且具有不同控制电压能力的多层氧化层。然后，在图案化第一栅极层的步骤前，形成一保护层以覆盖形成于外围元件区的多个元件。

此外，上述的制造方法更包括进行金属硅化物工艺，以至少于部分图案化的第一栅极层与图案化的第二栅极层上形成自对准金属硅化物结构。

本发明提供一种非易失性存储器，此非易失性存储器包括：多个堆栈栅极结构设置于一基底上；多条阶梯状位线设置于堆栈栅极结构之间的基底中；自对准金属硅化物层设置堆栈栅极结构与阶梯状位线上与多条金属字线设置于自对准金属硅化物层上，且金属字线电性连接堆栈栅极结构上的自对准金属硅化物层。

本发明提供另外一种非易失性存储器与外围元件，包括：具有存储单元区与外围元件区的基底；多个互补式金属氧化物半导体元件设置于外围元件区；多个堆栈栅极结构设置于存储单元区，堆栈栅极结构包括一电子捕获层，此电子捕获层是在互补式金属氧化物半导体元件形成之前就形成的，且电子捕获层在互补式金属氧化物半导体元件形成期间受到保护以减少热应力。

在上述的非易失性存储器与外围元件中，电子捕获层在互补式金属氧化物半导体元件形成期间，受到覆盖于电子捕获层上的一保护层所隔离而能够防备热工艺。

本发明的非易失性存储器及其制造方法，能够减少电子捕获层受到损害，并且减少存储单元在CMOS工艺中暴露在热环境中。

附图说明

图1A至图15A为本发明第一实施例的非易失性存储单元与外围元件的制造流程剖面图。

图1B至图15B为本发明第一实施例的非易失性存储单元的存储单元区的制造流程俯视图。

图16至图22为本发明第二实施例的制造流程剖面图。

103：基底

101：外围元件区

102、102’：存储单元区

104：隔离结构

105：ONO层

106、630、2275：多晶硅层

210、526：牺牲氧化层

315、420、525：栅极氧化层

730、906：栅极结构

835：P型掺杂

836：N型掺杂

940：位线离子注入区

1045、1845、2045：间隙壁

1046、1047、1050、1835、1836、1846、1850：掺杂区

1255、1256：金属硅化物

1360、1460、1970、2276：硼磷硅玻璃层

1565：接触窗插塞

1566：金属层

1631：硅化钨层

1730、1731：多层结构

1906：多晶硅栅极

1940：位线

2047：阶梯状位线

2171：填充层

具体实施方式

以下请参照所附图式，详细说明本发明的内容。本发明的较佳实施例并不是用以限定本申请所界定的范围。任何熟知此技艺者可根据下述的内容做各种的变化。

在闪存的工艺中，通常包括形成一层电子捕获层，此电子捕获层可以储存一定值的电荷。电子捕获层通常是多层结构，其材质例如是氧化硅/氮化硅/氧化硅(Oxide/Nitride/Oxide，ONO)。由于此电子捕获层是很脆弱的，因而很容易在外围元件的制造过程中遭受到损害。而且，闪存的工艺更包括于非挥发存储器结构之间或之上形成具有埋入式结构的位线。这些位线一般是利用注入杂质而形成之，并且通常是在外围元件形成之前形成的。

图1A至图15A为本发明第一实施例在单一晶片形成非易失性存储器存储单元与外围元件的工艺剖面图。图1B至图15B则为本发明第一实施例在单一晶片形成非易失性存储器存储单元的存储单元区的俯视图。请参照图1A与图1B，基底103可划分为一个或多个用以制作外围元件的外围元件区101以及一个或多个用以制作非易失性存储单元的存储单元区102。而非易失性存储器的存储单元阵列或存储单元区的俯视图则以标号102’表示。首先，在外围元件区101形成隔离结构104。在本实施例中，隔离结构104例如是定义出三个次区域，并分别在每个次区域中形成具有不同电压与电流特性的元件。然后，在基底103和隔离结构104上形成ONO层105。当然，ONO层105也可以形成在相当于基底的其它不同的基础层之上。接着，在ONO层105上形成一层多晶硅层106。当然，在外围元件的制造过程中，也可以使用其它不同的材质保护ONO层105。在形成多晶硅层106后，俯视图显示出多晶硅层106覆盖整个存储单元区102’。

请同时参照图2A与图2B，其为下一个工艺步骤。首先，利用公知的工艺例如是干式蚀刻法移除部分(外围元件区101)的多晶硅层106。并且，同时移除外围元件区101的ONO层105。然后，在外围元件区101与存储单元区102上形成一层牺牲氧化层210。当然，也可以利用其它方法形成牺牲氧化层210，其中较佳是以沉积法取代热氧化法形成氧化层，而可以减少存储单元区102的热应力。在牺牲氧化层210形成之后，俯视图显示出牺牲氧化层210覆盖整个存储单元区102’。

请同时参照图3A与图3B，其为适合高电压与高电流操作的栅极氧化层的工艺。在离存储单元区102’最远的已隔离的次区域中形成高压(High Voltage，HV)栅极氧化层315。此栅极氧化层315的形成方法例如是注入杂质至预定形成高压栅极氧化层315的次区域的牺牲氧化层210中，然后在图案化牺牲氧化层210之前，回蚀刻预定形成高压栅极氧化层315的次区域的牺牲氧化层210至一预定厚度而形成之。此栅极氧化层315的另一种形成方法例如是移除预定形成高压栅极氧化层315的次区域的牺牲氧化层210，然后于预定形成高压栅极氧化层315的次区域中形成一层新的氧化层作为栅极氧化层315。

请同时参照图4A与图4B，其为在三个外围元件次区域之中的中央次区域形成厚的栅极氧化层420的工艺。此厚的栅极氧化层420适合中电压与中电流操作。此厚的栅极氧化层420的形成方法与高压栅极氧化层315的形成方法类似。

请同时参照图5A与图5B，其绘示形成薄的栅极氧化层525与侧壁牺牲氧化层526的工艺。此薄的栅极氧化层525适合低电压与低电流操作。此薄的栅极氧化层525的形成方法与高压栅极氧化层315的形成方法类似。

图3A至图5A与图3B至图5B所示的外围栅极氧化层的形成步骤是代表外围元件的形成工艺。上述图标所显示的重点在于当ONO层105受到保护之后，才形成外围元件。其中，如果利用低热应力工艺(例如以沉积法形成氧化层)形成栅极氧化层，则可以进一步的减少ONO层105的热应力。接着，如图6A与图6B所示，于外围元件区101与存储单元区102上形成一层多晶硅层630。在多晶硅层630形成之后，俯视图显示出多晶硅层630覆盖整个存储单元区102’。

请参照图7A与图7B，其为图案化外围元件区的多晶硅层630以形成栅极结构730的工艺。图案化多晶硅层630后，进行源极区/漏极区的掺杂工艺。请参照图8A与图8B所示，源极区与漏极区例如是P型掺杂835，N型掺杂836，或两者。此步骤为在后续的浓掺杂工艺之前，预先进行的一淡掺杂工艺。然后，在存储单元区102’中，图案化牺牲氧化层210、多晶硅层106、ONO层105使其成条状布局。

请参照图9A与图9B，遮盖及蚀刻存储单元区102以形成栅极结构906，并预备形成位线。然后，于存储单元区102的基底100中形成第一位线离子注入区940。在进行离子注入工艺时，杂质会穿透后续用于储存电荷的部分ONO层105。由于，此注入工艺在外围元件区101的栅极氧化层形成后才进行之，因此可以缩小存储单元区的热应力以避免位线造成扩散。

请参照图10A与图10B，使用一般的方法于栅极结构730与栅极结构906的侧壁形成间隙壁1045。此间隙壁1045会影响外围元件区101与存储单元区102中另一个掺杂区1046、1047的图案。此掺杂区1046、1047的掺杂浓度高于图8A的第一掺杂区。同样的，在图11A与图11B中使用一般的光掩模及注入技术，进行另一个光掩模及离子注入工艺以形成掺杂区1050。

图12A与图11B，所示为分别在外围元件区101与存储单元区102形成金属硅化物1255、1256的工艺。金属硅化物结构的形成可以降低位线的电阻值。而位线电阻值的降低则可以增加元件的操作速度。

请参照图13A与图13B，在外围元件区与存储单元区上形成硼磷硅玻璃层(PBSG)1360。请参照图14A与图14B，蚀刻硼磷硅玻璃层(PBSG)1460以形成接触窗开口1461。请参照图15A与图15B所示，后续的工艺包括形成接触窗插塞1565填满接触窗开口1461、形成金属层1566以及图案化和蚀刻金属层1566。

图16至图22为本发明第二实施例的形成非易失性存储器存储单元与外围元件的工艺剖面图。在第二实施例中，开始的数个步骤与上述的图1A至图5A所示的工艺相同。请参照图16，在形成栅极氧化层后，于先前(图1A至图5A)所架构的结构上形成一层多晶硅层630与一层硅化钨层1631。如图所示，沉积的多晶硅层630与外加的硅化钨层1631都覆盖于外围元件区101与存储单元区102，当然可视实际需要而只与于外围元件区101形成多晶硅层630与硅化钨层1631。请照图17，图案化外围元件区101并回蚀刻多晶硅层630与外加的硅化钨层1631。此图案化和蚀刻步骤可形成多层结构1730、1731。

图18为间隙壁1845的形成工艺与离子注入工艺。在此图中，同时显示了P型离子与N型离子的注入。N型离子的注入包括两个步骤，以形成掺杂区1850、1835。同样的，P型离子的注入包括两个步骤，以形成掺杂区1846、1836。而且，在存储单元区102有一层或多层的保护层可以保护多晶硅与ONO层105。请参照图19，于外围元件区上覆盖一层硼磷硅玻璃层1970。然后，图案化存储单元区以形成多晶硅栅极1906，并穿过ONO层而形成位线1940。请参照第20图所示，在存储单元区形成间隙壁2045后，进行另一个离子注入工艺。在上述步骤之后可形成一阶梯状位线2047，此阶梯状位线2047可选择性的覆盖一层金属硅化物层(如图12至图15所示)。

请参照图21，形成一层填充层2171。然后，请参照图22，于存储单元区沉积一层用于形成字线的多晶硅层2275。之后，于外围元件区101与存储单元区102形成一层硼磷硅玻璃层2276。

Claims (32)

1.一种非易失性存储器的制造方法，其特征是，该方法包括下列步骤：

提供具有一存储单元区与一外围元件区的一基底；

形成一电子捕获层，该电子捕获层至少覆盖该存储单元区的部分；

形成一第一栅极层，该第一栅极层至少覆盖该电子捕获层；

于该外围元件区形成至少一栅极氧化层与一第二栅极层；以及

图案化该第一栅极层以形成多个存储器栅极；

其中该第一栅极层与该第二栅极层是在不同时间形成。

2.如权利要求1所述的非易失性存储器的制造方法，其特征是，该电子捕获层包括氧化硅/氮化硅/氧化硅层。

3.如权利要求1所述的非易失性存储器的制造方法，其特征是，该第一栅极层与该第二栅极层包括多晶硅。

4.如权利要求3所述的非易失性存储器的制造方法，其特征是，更包括于该存储单元区的该基底中形成多条阶梯状位线。

5.如权利要求1所述的非易失性存储器的制造方法，其特征是，于该外围元件区形成至少一层该栅极氧化层的步骤包括以热氧化法于该基底形成氧化层。

6.如权利要求1所述的非易失性存储器的制造方法，其特征是，于该外围元件区形成至少一层该栅极氧化层的步骤包括以沉积法于该基底形成氧化层。

7.如权利要求1所述的非易失性存储器的制造方法，其特征是，更包括在图案化该第一栅极层的步骤前，于该外围元件区形成厚度不同的多层氧化层。

8.如权利要求1所述的非易失性存储器的制造方法，其特征是，更包括在图案化该第一栅极层的步骤前，于该外围元件区形成具有不同控制电压能力的多层氧化层。

9.如权利要求1所述的非易失性存储器的制造方法，其特征是，更包括于该存储单元区的该基底中形成多条阶梯状位线。

10.如权利要求4所述的非易失性存储器的制造方法，其特征是，形成该些阶梯状位线的步骤包括：

于该些存储器栅极之间的该基底中形成一第一掺杂区；

于该些存储器栅极的侧壁形成多个间隙壁；以及

于该些间隙壁之间的该基底中形成一第二掺杂区。

11.如权利要求9所述的非易失性存储器的制造方法，其特征是，形成该些阶梯状位线的步骤包括：

于该些存储器栅极之间的该基底中形成一第一掺杂区；

于该些存储器栅极的侧壁形成多个间隙壁；以及

于该些间隙壁之间的该基底中形成一第二掺杂区。

12.如权利要求1所述的非易失性存储器的制造方法，其特征是，更包括于该外围元件区与该存储单元区形成多条位线，此步骤包括：

于该基底中注入一第一杂质；

形成多个侧壁间隙壁；以及

于该些侧壁间隙壁之间注入一第二杂质以形成多条阶梯状位线。

13.如权利要求12所述的非易失性存储器的制造方法，其特征是，更包括进行金属硅化物工艺，以至少于该些阶梯状位线上形成自对准金属硅化物结构。

14.如权利要求12所述的非易失性存储器的制造方法，其特征是，更包括进行金属硅化物工艺，以至少于部分图案化的该第一栅极层与图案化的该第二栅极层上形成自对准金属硅化物结构。

15.如权利要求13所述的非易失性存储器的制造方法，其特征是，进行金属硅化物工艺的步骤中，更包括至少于部分图案化的该第一栅极层与图案化的该第二栅极层上形成自对准金属硅化物。

16.如权利要求15所述的非易失性存储器的制造方法，其特征是，更包括于图案化的该第一栅极层上形成一金属字线，其中该金属字线电性连接该存储单元区内覆盖于图案化的该第一栅极层上的自对准金属硅化物。

17.如权利要求15所述的非易失性存储器的制造方法，其特征是，更包括于图案化的该第一栅极层上形成一金属字线，其中该金属字线电性连接该些存储器栅极。

18.如权利要求1所述的非易失性存储器的制造方法，其特征是，更包括于图案化该第一栅极层的步骤之前，形成一保护层至少覆盖形成于该外围元件区的多个元件。

19.如权利要求18所述的非易失性存储器的制造方法，其特征是，该保护层包括硼磷硅玻璃层。

20.如权利要求7所述的非易失性存储器的制造方法，其特征是，更包括于图案化该第一栅极层的步骤之前，形成一保护层至少覆盖形成于该外围元件区的多个元件。

21.如权利要求8所述的非易失性存储器的制造方法，其特征是，更包括于图案化该第一栅极层的步骤之前，形成一保护层至少覆盖形成于该外围元件区的多个元件。

22.如权利要求1所述的非易失性存储器的制造方法，其特征是，更包括下列步骤：

于该外围元件区的该第二栅极层上形成一导体层；

图案化该导体层与该第二栅极层以形成多个堆栈结构；以及

于该外围元件区的该基底中形成另外的多条位线。

23.如权利要求22所述的非易失性存储器的制造方法，其特征是，该导体层包括硅化钨。

24.如权利要求22所述的非易失性存储器的制造方法，其特征是，形成另外的该些位线的步骤包括：

注入一第一杂质；

于该些堆栈结构的侧壁形成多个间隙壁；以及

于该些间隙壁之间注入一第二杂质。

25.一种非易失性存储器，该非易失性存储器包括：

多个堆栈栅极结构位于一基底上，该些堆栈栅极结构以矩行阵列的方式排列；

多条阶梯状位线位于该些堆栈栅极结构之间的该基底中；

一自对准金属硅化物层位于该些堆栈栅极结构与该些阶梯状位线上；以及

多条金属字线位于该自对准金属硅化物层上，该些金属字线电性连接该些堆栈栅极结构上的该自对准金属硅化物层，以串连每一该些堆栈栅极结构。

26.一种非易失性存储器与外围元件，其特征是，包括：

一基底，具有一存储单元区与一外围元件区；

多个互补式金氧半导体元件位于该外围元件区；以及

多个堆栈栅极结构位于该存储单元区，该些堆栈栅极结构包括一电子捕获层，该电子捕获层是在该些互补式金氧半导体元件形成之前就形成的，且该电子捕获层在该些互补式金氧半导体元件形成期间受到保护以减少热应力，且该些堆栈栅极结构为块状。

27.如权利要求26所述的非易失性存储器与外围元件，其特征是，该电子捕获层在该些互补式金氧半导体元件形成期间，受到覆盖于该电子捕获层上的一保护层所隔离而能够防备热工艺。

28.如权利要求27所述的非易失性存储器与外围元件，其特征是，该保护层包括多晶硅。

29.如权利要求27所述的非易失性存储器与外围元件，其特征是，该些互补式金氧半导体元件包括多个栅极氧化层，该些栅极氧化层是以沉积法形成，而不是热氧化法。

30.如权利要求26所述的非易失性存储器与外围元件，其特征是，该电子捕获层包括氧化硅/氮化硅/氧化硅层。

31.如权利要求27所述的非易失性存储器与外围元件，其特征是，该电子捕获层包括氧化硅/氮化硅/氧化硅层。

32.如权利要求29所述的非易失性存储器与外围元件，其特征是，该电子捕获层包括氧化硅/氮化硅/氧化硅层。

Images