CN1832134A - 于半导体装置中形成栅电极图案的方法 - Google Patents

于半导体装置中形成栅电极图案的方法 Download PDF

Info

Publication number
CN1832134A
CN1832134A CNA2006100044081A CN200610004408A CN1832134A CN 1832134 A CN1832134 A CN 1832134A CN A2006100044081 A CNA2006100044081 A CN A2006100044081A CN 200610004408 A CN200610004408 A CN 200610004408A CN 1832134 A CN1832134 A CN 1832134A
Authority
CN
China
Prior art keywords
layer
gate electrode
film
polysilicon layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100044081A
Other languages
English (en)
Other versions
CN1832134B (zh
Inventor
李圣勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1832134A publication Critical patent/CN1832134A/zh
Application granted granted Critical
Publication of CN1832134B publication Critical patent/CN1832134B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G11/00—Forms, shutterings, or falsework for making walls, floors, ceilings, or roofs
    • E04G11/06—Forms, shutterings, or falsework for making walls, floors, ceilings, or roofs for walls, e.g. curved end panels for wall shutterings; filler elements for wall shutterings; shutterings for vertical ducts
    • E04G11/062—Forms for curved walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

本发明公开了一种形成与非(NAND)快闪存储器装置的方法，该方法包括：形成多个具有第一及第二多晶硅层的第一栅电极图案、第一与第二多晶硅层之间的介电层、及第二多晶硅层上的牺牲层，第一栅电极图案界定第一宽度的至少一个第一沟槽；形成多个具有第一及第二多晶硅层的第二栅电极图案、第一与第二多晶硅层之间的介电层、及第二多晶硅层上的牺牲层，第二栅电极图案界定第二宽度的至少一个第二沟槽；在第一及第二栅电极图案上形成第一绝缘层，该第一绝缘层填充第一沟槽且提供于第二沟槽的侧壁上；将第二绝缘层填充入第二沟槽中；移除牺牲层以形成第二多晶硅层上的多个第三沟槽；及在第三沟槽内形成金属层以形成多个栅极结构。

Description

于半导体装置中形成栅电极图案的方法
技术领域
本发明关于一种制造半导体装置的方法，且更具体言之，本发明关于一种形成半导体装置的栅电极图案的方法。
背景技术
随着半导体装置的集成程度的增加，已出现了使用诸如钨的难熔金属元素的复晶金属硅化物(polycide)/多晶硅/硅化物结构的栅电极技术。复晶金属硅化物结构的栅电极是超高集成半导体装置的工作速度的改良的限制因素。鉴于以上所述，近来使用诸如钨的难熔金属作为栅电极的技术已在积极的研究中。
然而，在后续的氧化环境的工艺中，曝露诸如钨的难熔金属，且在难熔金属的侧壁上产生诸如氧化钨(WO3)的异常氧化，从而导致栅电极的外形受损。由于栅电极的受损外形影响随后的工艺，故其成为对获得所要装置特性的障碍。
此外，若诸如钨的难熔金属被严重氧化，则难熔金属的量被减少。此提出的问题在于，栅电极的电阻增加。
因此，存在着对用以解决在将诸如钨的难熔金属用于栅电极中时所产生的问题的技术的需要。
发明内容
本发明的实施例关于一种使用难熔金属作为栅电极的部分而形成半导体装置的栅电极图案的方法。
根据本发明的实施例，提供了一种形成半导体装置的栅电极图案的方法，其包括以下步骤：形成多个第一栅电极图案，其中第一导电膜、介电膜、第二导电膜及牺牲膜层叠于半导体基板上；在第一栅电极图案之间形成内埋绝缘膜；移除牺牲膜以形成由内埋绝缘膜及第二导电膜包围的沟槽；及在该沟槽内形成金属膜以形成多个第二栅电极图案，其中该金属膜层叠于第二导电膜上。
使用牺牲膜来界定其中金属膜形成为第一栅电极图案的部分的区域。牺牲膜可为氮化物膜。可使用含磷酸(H3PO4)的溶液来执行移除牺牲膜的步骤。
形成相对于牺牲膜具有良好选择性的内埋绝缘膜。该内埋绝缘膜使用氧化物膜而形成。为防止金属膜的氧化，在金属膜形成工艺之前执行内埋绝缘膜的形成。在一个实施方式中该金属膜为钨膜。
第一导电膜或第二导电膜为多晶硅膜。
本发明的另一方面提供了一种形成半导体装置的栅电极图案的方法，该方法包括以下步骤：形成多个第一栅电极图案，其中第一导电膜、介电膜、第二导电膜及牺牲膜层叠于半导体基板上，其中该等第一栅电极图案具有第一距离及宽于该第一距离的第二距离；形成第一内埋绝缘膜，其内埋于具有第一距离的第一栅电极图案之间且仅沉积于具有第二距离的第一栅电极图案之间的侧壁上；将第二内埋绝缘膜内埋于第一栅电极图案之间，其中在侧壁上形成间隔物，该第一栅电极图案具有第二距离；移除牺牲膜以形成由第一内埋绝缘膜及第二导电膜包围的沟槽；及在该沟槽内形成金属膜以形成多个第二栅电极图案，其中该金属膜层压于第二导电膜上。
形成牺牲膜以界定一区域，在该区域上金属膜将形成为第一栅电极图案的部分。
在形成第一栅电极图案之后，该方法可进一步包括执行使用第一栅电极图案作为离子注入掩模的离子注入工艺以在半导体基板内形成第一离子注入区域的步骤。
在形成第一内埋绝缘膜之后，该方法可进一步包括执行使用第一栅电极图案及第一内埋绝缘膜作为离子注入掩模的离子注入工艺以在半导体基板内形成第二离子注入区域的步骤。第一导电膜或第二导电膜可为多晶硅膜。
在一个实施例中，形成半导体装置的方法包括：在基板上形成栅极介电层；在该栅极介电层上形成第一导电层；在该第一导电层上形成牺牲层，图案化栅极介电层、第一导电层及牺牲层以形成多个栅电极图案；在栅电极图案上及其之间形成内埋绝缘层；移除牺牲层以形成由内埋绝缘层包围的多个沟槽；及在该沟槽内形成金属层以形成多个金属栅极结构。
该方法进一步包含：在第一导电层上形成包括氮膜及氧化物膜的介电层；及在该介电层上形成第二导电层，其中该金属层形成于第二导电层上，其中第一导电层、介电层、第二导电层及金属层用以界定多个栅电极。配置内埋绝缘层以在牺牲层的移除过程中提供关于牺牲层的良好选择性。
在另一个实施例中，形成非挥发性存储器装置的方法包括：形成多个具有第一及第二多晶硅层的第一栅电极图案、设置于第一与第二多晶硅层之间的介电层、及位于第二多晶硅层上的牺牲层，该第一栅电极图案界定具有第一宽度的至少一个第一沟槽。形成多个具有第一及第二多晶硅层的第二栅电极图案、提供于第一与第二多晶硅层之间的介电层、及位于第二多晶硅层上之牺牲层，该等第二栅电极图案界定具有大于第一宽度的第二宽度的至少一个第二沟槽。在第一及第二栅电极图案上形成第一绝缘层，该第一绝缘层填充第一沟槽且提供于第二沟槽的侧壁上。第二绝缘层填充入第二沟槽中。移除牺牲层以形成位于第二多晶硅层上的多个第三沟槽。在第三沟槽内形成金属层以形成多个栅极结构，该栅极结构包括第一及第二多晶硅层、提供于第一与第二多晶硅层之间的介电层及形成于第二多晶硅层上的金属层。
金属及第二多晶硅层界定用于形成非挥发性存储器装置的控制栅极的硅化物层，且第一多晶硅层用于形成非挥发性存储器装置的浮动栅极。介电层为包括氧化物层、氮化物层及氧化物层的ONO层。第一栅电极图案用以形成多个单元晶体管，且第一绝缘层形成以提供用于与单元晶体管相关联的控制晶体管的栅极间隔物。控制晶体管为源极选择晶体管，且金属层包含钨或钛。
在另一个实施例中，形成与非(NAND)快闪存储器装置之方法包括：形成多个具有第一及第二多晶硅层的第一栅电极图案、设置于第一与第二多晶硅层之间的介电层、及位于第二多晶硅层上的牺牲层，该第一栅电极图案界定具有第一宽度的至少一个第一沟槽；形成多个具有第一及第二多晶硅层的第二栅电极图案、提供于第一与第二多晶硅层之间的介电层、及位于第二多晶硅层上的牺牲层，该第二栅电极图案界定具有大于第一宽度的第二宽度的至少一个第二沟槽；在第一及第二栅电极图案上形成第一绝缘层，该第一绝缘层填充第一沟槽且提供于第二沟槽的侧壁上；将第二绝缘层填充入第二沟槽中；移除牺牲层以形成位于第二多晶硅层上的多个第三沟槽；及在该第三沟槽内形成金属层以形成多个栅极结构，该栅极结构包括第一及第二多晶硅层、设置于第一与第二多晶硅层之间的介电层及形成于第二多晶硅层上的金属层。第一栅电极图案用以形成用于储存数据的多个单元晶体管，且第二栅电极图案用以形成用于将控制信号提供至单元晶体管的多个控制晶体管。
附图说明
图1至图6为说明根据本发明形成半导体装置的栅电极图案的方法的剖视图。
【主要元件符号说明】
10 半导体基板      14 一绝缘膜       16 第一多晶硅膜
18 ONO膜           20 第二多晶硅膜   24 第一结区域
28 第二结区域      30 内埋绝缘膜
CT 单元晶体管                        DSL 漏极选择线
SSL 源极选择线
具体实施方式
现将参看结合附图描述的本发明的特定实施例。由于提供优选实施例以使得普通技术人员将能够了解本发明，故可以各种方式对其进行修改，且本发明的范畴并不受到以下所述的优选实施例的限制。当膜被描述为位于另一膜或半导体基板“上”时，可直接使第一膜接触另一膜或半导体基板。可将第三膜沉积于第一膜与第二膜或半导体基板之间。此外，为阐述的便利及清晰起见，各图夸大了每一层的厚度及尺寸。在整个本发明中使用相似参考数字指示相同或类似元件。
图1至6为说明根据本发明形成半导体装置的栅电极图案的方法的剖视图。
参看图1，在半导体基板10上依次形成用于穿隧氧化物膜的绝缘膜14、用于浮动栅电极的第一多晶硅膜16、ONO膜18、用于控制栅电极的第二多晶硅膜20及牺牲氮化物膜22，其中该半导体基板10中界定有单元区域(图1至图6中所示的区域为单元区域)及周边区域。
随后移除牺牲氮化物膜22。使用牺牲氮化物膜22来界定其中将填充钨膜的区域。亦即，牺牲膜22用作自对准钨栅电极图案形成工艺的一部分，其中牺牲膜的移除界定了其中将填充钨的栅电极图案。因此，由于在其中移除了牺牲氮化物膜的区域中形成钨膜，故可将氮化硅膜形成为约600至1500的厚度。
牺牲氮化物膜22在研磨内埋绝缘膜30的随后工艺中用作研磨终止层，同时在形成栅电极图案的随后蚀刻工艺中用作栅电极图案的硬掩模。
若形成钨膜而非牺牲氮化物膜22，则在形成用于间隔物的氧化物膜的工艺期间该钨膜将被氧化。因此，在本实施例中在形成用于间隔物的氧化物膜的工艺之后形成钨膜。
接着在牺牲氮化物膜22上形成用于栅电极的光阻图案PR。用于栅电极的光阻图案PR形成于其中将界定单元晶体管CT、用于源极选择线SSL的栅电极图案SSL及用于漏极选择线DSL的栅电极图案DSL的区域中。
参看图2，将用于栅电极的光阻图案PR用作蚀刻掩模来对牺牲氮化物膜22进行蚀刻及图案化。
在形成栅电极图案的蚀刻工艺中，将牺牲氮化物膜22用作栅电极图案的硬掩模。
接着执行移除用于栅电极的光阻图案PR的蚀刻工艺。其后，使用图案化的牺牲氮化物膜22作为蚀刻掩模来对用于控制栅电极的第二多晶硅膜20、ONO膜18、用于浮动栅电极的第一多晶硅膜16及用于穿隧氧化物膜的绝缘膜14进行蚀刻图案化(etched-patterned)，从而形成第一栅电极图案。
在第一栅电极图案中，单元晶体管CT、用于源极选择线SSL的栅电极图案SSL及用于漏极选择线DSL的栅电极图案DSL形成于单元区域中。用于周边电路的栅电极图案(未图示)形成于周边区域(未图示)中。
其后，将第一栅电极图案CT、SSL及DSL用作离子注入掩模而执行离子注入工艺，从而在半导体基板10内的预定区域中形成第一结区域24。
参看图3，用于间隔物的氧化物膜形成于单元晶体管CT、用于源极选择线SSL的栅电极图案SSL及用于漏极选择线DSL的栅电极图案DSL的整个表面上。接着对用于间隔物的氧化物膜执行回蚀工艺以形成间隔物26。
使用氧化物膜形成间隔物26。由于在第二多晶硅膜上形成牺牲氮化物膜22而非钨膜，故可防止钨膜的不良氧化。亦即，若形成钨膜而非牺牲氮化物膜，则在经执行以形成间隔物24的退火期间钨膜将被氧化。
间隔物或氧化物膜26填充入由密集区域(即，其中将形成单元晶体管的单元区域)中的第一栅电极图案界定的空间中。此区域在本文中称为密集区域，其原因在于栅极结构密集地形成。间隔物或氧化物膜26形成于均匀区域(iso-region)中的第一栅电极图案的侧壁上，在该均匀区域中形成有诸如SSL或DSL的控制晶体管。此区域在本文中称为均匀区域，其原因在于当与密集或单元区域相比时其中栅极结构并未密集地形成。
接着使用第一栅电极图案及间隔物26用作为离子注入掩模而执行离子注入工艺，在半导体基板10内的预定区域中形成第二结区域28，在该预定区域中形成有第一结区域24。
参看图4，在整个所得表面上形成内埋氧化物膜30。接着执行诸如化学机械研磨(CMP)的研磨工艺直至曝露牺牲氮化物膜22为止。
若在形成内埋氧化物膜30之后执行研磨工艺，则内埋氧化物膜30填充于用于第一源极选择线SSL的栅电极图案与用于第二源极选择线SSL的栅电极图案之间。第一SSL与第一单元阵列相关联，第二SSL与第二单元阵列相关联。
使用内埋氧化物膜30的原因在于它相对于氮化物膜具有良好选择性，该良好选择性在移除牺牲氮化物膜22的随后工艺中有用的。
牺牲氮化物膜22在内埋绝缘膜30的研磨工艺中用作为研磨终止层。
参看图5，执行移除经研磨工艺而曝露的牺牲氮化物膜22的工艺。随后在其中由移除牺牲氮化物膜22而界定的区域中形成钨膜。该钨膜在形成氧化物间隔物之后形成以避免钨的氧化，该氧化将增加栅极电阻率。
使用含磷酸(H3PO4)的溶液来移除牺牲氮化物膜。当移除牺牲氮化物膜22时，磷酸作用以选择性地移除邻近的内埋氧化物膜。界定其中将形成钨膜的区域(即，沟槽)，且接着该钨膜由于内埋氧化物膜30、间隔物26及经图案化的第二多晶硅膜而内埋于该沟槽中。因此使用镶嵌工艺形成钨膜的栅电极图案。
参看图6，在整个所得表面上形成钨膜，该所得表面包括其中将牺牲氮化物膜移除的区域。接着执行诸如CMP的研磨工艺直至形成于内埋氧化物膜30与单元晶体管之间的间隔物26被曝露为止。因此，完成第二栅电极图案的形成工艺，在该工艺中钨膜32层叠于第二多晶硅膜上。
钨膜32形成为约300至600的厚度。
在执行随后的工艺时，将形成为约600至1500的厚度的牺牲氮化物膜22蚀刻至预定厚度。因此，具有约300至600厚度的钨膜保留于通过牺牲氮化物膜的移除而界定的区域中。
如上所述，根据本发明，钨膜形成于通过牺牲氮化物膜的移除以及其中钨膜层叠于第二多晶硅膜上的栅电极图案形成工艺而界定的区域中。因此，可防止由于在钨膜形成之后所执行的工艺而产生的钨膜异常氧化。因此，可防止栅电极的外形受到损坏且可改良装置特性。
尽管已参照优选实施例进行了以上描述，但应了解，普通技术人员可在不偏离本发明及权利要求的范围的情况下对本发明进行改变及修正。

Claims (20)

1.一种用于形成半导体装置的方法，该方法包含：
在基板上形成栅极介电层；
在该基板上形成第一导电层；
在该第一导电层上形成牺牲层；
图案化该栅极介电层、第一导电层及牺牲层以形成多个栅电极图案；
在该栅电极图案上及其之间形成内埋绝缘层；
移除该牺牲层以形成由该内埋绝缘层包围的多个沟槽；及
在该沟槽内形成金属层以形成多个金属栅极结构。
2.如权利要求1的方法，其进一步包含：
在该第一导电层上形成包括氮膜及氧化物膜的介电层；及
在该介电层上形成第二导电层，
其中在该第二导电层上形成该金属层，
其中该第一导电层、介电层、第二导电层及金属层用以界定多个栅电极。
3.如权利要求1的方法，其中该牺牲层主要包括氮化物。
4.如权利要求1的方法，其中使用含磷酸的溶液来移除该牺牲膜。
5.如权利要求1的方法，其中该内埋绝缘层被配置来在该牺牲层的移除期间提供相对于该牺牲层的良好选择性。
6.如权利要求1的方法，其中该内埋绝缘层主要包含氧化物。
7.如权利要求1的方法，其中在该金属层之前形成该内埋绝缘层以防止该金属层的氧化。
8.如权利要求1的方法，其中该金属层包括钨。
9.如权利要求1的方法，其中该第一导电膜及该第二导电膜包含多晶硅。
10.一种形成非挥发性存储器装置的方法，该方法包含：
形成多个具有第一及第二多晶硅层的第一栅电极图案、设置于该第一及第二多晶硅层之间的介电层、及位于该第二多晶硅层上的牺牲层，该多个第一栅电极图案界定具有第一宽度的至少一个第一沟槽；
形成多个具有第一及第二多晶硅层的第二栅电极图案、设置于该第一及第二多晶硅层之间的介电层、及位于该第二多晶硅层上的牺牲层，该多个第二栅电极图案界定具有大于该第一宽度的第二宽度的至少一个第二沟槽；
在该第一及第二栅电极图案上形成第一绝缘层，该第一绝缘层填充该第一沟槽且设置于该第二沟槽的侧壁上；
将第二绝缘层填充入该第二沟槽中；
移除该牺牲层以形成位于该第二多晶硅层上的多个第三沟槽；及
在该第三沟槽内形成金属层以形成多个栅极结构，该多个栅极结构包括该第一及第二多晶硅层，设置于该第一与第二多晶硅层之间的介电层，及形成于该第二多晶硅层上的金属层。
11.如权利要求10的方法，其中该金属层及该第二多晶硅层界定用于形成该非挥发性存储器装置的控制栅极的硅化物层，且该第一多晶硅层用以形成该挥发性存储器装置的浮动栅极。
12.如权利要求10的方法，其中该牺牲层包含氮化物。
13.如权利要求10的方法，其中使用含磷酸的溶液来移除该牺牲层。
14.如权利要求10的方法，其中该第一及第二绝缘层包含氧化物。
15.如权利要求10的方法，其中该介电层为包括氧化物层、氮化物层及氧化物层的ONO层。
16.如权利要求10的方法，其中该第一栅电极图案用以形成多个单元晶体管，且形成该第一绝缘层以提供来用于与该单元晶体管相关联的控制晶体管的栅极间隔物。
17.如权利要求10的方法，其中该控制晶体管为源极选择晶体管，且该金属层包含钨或钛。
18.如权利要求10的方法，其进一步包含使用该第一栅电极图案作为掩模而注入杂质，以在该基板内形成导电区域。
19.如权利要求10的方法，其进一步包含使用该第一栅电极图案及该第一绝缘膜作为掩模而注入杂质，以在该半导体基板内形成导电区域。
20.一种形成与非快闪存储器装置的方法，该方法包含：
形成多个具有第一及第二多晶硅层的第一栅电极图案、设置于该第一与第二多晶硅层之间的介电层、及位于该第二多晶硅层上的牺牲层，该多个第一栅电极图案界定具有第一宽度的至少一个第一沟槽；
形成多个具有第一及第二多晶硅层的第二栅电极图案、设置于该第一与第二多晶硅层之间的介电层、及位于该第二多晶硅层上的牺牲层，该多个第二栅电极图案界定具有大于该第一宽度的第二宽度的至少一个第二沟槽；
在该第一及第二栅电极图案上形成第一绝缘层，该第一绝缘层填充该第一沟槽且设置于该第二沟槽的侧壁上；
将第二绝缘层填充入该第二沟槽中；
移除该牺牲层以形成位于该第二多晶硅层上的多个第三沟槽；及
在该第三沟槽内形成金属层以形成多个栅极结构，该栅极结构包括第一及第二多晶硅层，设置于该第一与第二多晶硅层之间的介电层、及形成于该第二多晶硅层上的金属层，
其中该第一栅电极图案用以形成用于储存数据的多个单元晶体管，且该第二栅电极图案用以形成用于将控制信号提供至该单元晶体管的多个控制晶体管。
CN2006100044081A 2005-03-09 2006-02-10 于半导体装置中形成栅电极图案的方法 Expired - Fee Related CN1832134B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050019643A KR100580118B1 (ko) 2005-03-09 2005-03-09 반도체 소자의 게이트 전극 패턴 형성방법
KR19643/05 2005-03-09

Publications (2)

Publication Number Publication Date
CN1832134A true CN1832134A (zh) 2006-09-13
CN1832134B CN1832134B (zh) 2011-05-11

Family

ID=36971555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100044081A Expired - Fee Related CN1832134B (zh) 2005-03-09 2006-02-10 于半导体装置中形成栅电极图案的方法

Country Status (5)

Country Link
US (1) US7544564B2 (zh)
JP (1) JP2006253643A (zh)
KR (1) KR100580118B1 (zh)
CN (1) CN1832134B (zh)
TW (1) TWI287834B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103822812A (zh) * 2014-03-10 2014-05-28 上海华虹宏力半导体制造有限公司 半导体器件测试样品的制作方法
CN110034014A (zh) * 2019-04-18 2019-07-19 上海华力微电子有限公司 一种nand闪存栅极结构顶部氧化硅膜层的去除方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120002832A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 반도체 메모리 소자 및 그의 형성방법
JP2014154579A (ja) * 2013-02-05 2014-08-25 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
TWI675456B (zh) * 2018-05-11 2019-10-21 華邦電子股份有限公司 記憶體裝置的形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61163660A (ja) 1985-01-14 1986-07-24 Seiko Epson Corp 半導体記憶素子
US5796151A (en) 1996-12-19 1998-08-18 Texas Instruments Incorporated Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
JP3512976B2 (ja) * 1997-03-21 2004-03-31 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JP3602722B2 (ja) * 1997-06-30 2004-12-15 株式会社東芝 半導体装置の製造方法
JPH1140780A (ja) * 1997-07-17 1999-02-12 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6429108B1 (en) 1999-09-02 2002-08-06 Advanced Micro Devices, Inc. Non-volatile memory device with encapsulated tungsten gate and method of making same
KR100347537B1 (ko) 1999-12-28 2002-08-07 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
US6410428B1 (en) 2000-10-03 2002-06-25 Promos Technologies, Inc. Nitride deposition on tungsten-polycide gate to prevent abnormal tungsten silicide oxidation
KR100370242B1 (ko) 2000-12-26 2003-01-30 삼성전자 주식회사 불휘발성 메모리 소자의 제조방법
DE10120523A1 (de) 2001-04-26 2002-10-31 Infineon Technologies Ag Verfahren zur Minimierung der Wolframoxidausdampfung bei der selektiven Seitenwandoxidation von Wolfram-Silizium-Gates
KR100414562B1 (ko) 2001-06-29 2004-01-07 주식회사 하이닉스반도체 비휘발성 메모리 셀의 제조 방법
US6391722B1 (en) * 2001-07-13 2002-05-21 Vanguard International Semiconductor Corporation Method of making nonvolatile memory having high capacitive coupling ratio
JP2004281662A (ja) * 2003-03-14 2004-10-07 Toshiba Corp 半導体記憶装置及びその製造方法
US6939764B2 (en) * 2003-06-24 2005-09-06 Micron Technology, Inc. Methods of forming memory cells having self-aligned silicide
JP2005044844A (ja) 2003-07-23 2005-02-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100615585B1 (ko) 2004-09-09 2006-08-25 삼성전자주식회사 반도체 소자의 게이트 패턴 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103822812A (zh) * 2014-03-10 2014-05-28 上海华虹宏力半导体制造有限公司 半导体器件测试样品的制作方法
CN103822812B (zh) * 2014-03-10 2016-04-13 上海华虹宏力半导体制造有限公司 半导体器件测试样品的制作方法
CN110034014A (zh) * 2019-04-18 2019-07-19 上海华力微电子有限公司 一种nand闪存栅极结构顶部氧化硅膜层的去除方法

Also Published As

Publication number Publication date
KR100580118B1 (ko) 2006-05-12
US7544564B2 (en) 2009-06-09
TWI287834B (en) 2007-10-01
TW200633031A (en) 2006-09-16
US20060205160A1 (en) 2006-09-14
CN1832134B (zh) 2011-05-11
JP2006253643A (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
US8497547B2 (en) Semiconductor device and a method of manufacturing the same
CN1222992C (zh) 半导体存储器阵列的自对准方法以及由此制造的存储器阵列
CN1722447A (zh) 非易失性半导体存储器件及其制造方法
KR20070073620A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100766233B1 (ko) 플래쉬 메모리 소자 및 그의 제조 방법
CN1303670C (zh) 制造nand快闪器件的方法
CN1855447A (zh) 闪存器件的制造方法
CN1832134A (zh) 于半导体装置中形成栅电极图案的方法
US8278171B2 (en) Fabrication method for semiconductor device having laminated electronic conductor on bit line
US7915120B2 (en) Method of fabricating non-volatile memory device
CN1249807C (zh) 掩膜只读存储器的制造方法
KR100830591B1 (ko) 개구부들을 포함하는 반도체 소자의 형성 방법
CN1285121C (zh) 用于制造闪存器件的方法
CN1286163C (zh) 半导体存储器件及其制造方法
KR100847388B1 (ko) 반도체 메모리 소자 및 그의 제조 방법
US8963220B2 (en) Shallow trench isolation for a memory
US20070196983A1 (en) Method of manufacturing non-volatile memory device
KR101034407B1 (ko) 불휘발성 메모리 소자 및 그 제조방법
CN1674257A (zh) 快闪存储器结构及其制作方法
TWI517365B (zh) 記憶體元件及其製造方法
US7166512B2 (en) Method of fabricating non-volatile memory
CN1897256A (zh) 制造闪存设备的方法
TWI357150B (en) Nand flash memory cell array and method of fabrica
CN1567568A (zh) 非挥发性存储器及其制造方法
CN1225794C (zh) 闪存元件的结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20140210