CN103822812A - 半导体器件测试样品的制作方法 - Google Patents

半导体器件测试样品的制作方法 Download PDF

Info

Publication number
CN103822812A
CN103822812A CN201410086100.0A CN201410086100A CN103822812A CN 103822812 A CN103822812 A CN 103822812A CN 201410086100 A CN201410086100 A CN 201410086100A CN 103822812 A CN103822812 A CN 103822812A
Authority
CN
China
Prior art keywords
layer
dusts
etched
groove
insulation course
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410086100.0A
Other languages
English (en)
Other versions
CN103822812B (zh
Inventor
胡淼
袁力
韩超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410086100.0A priority Critical patent/CN103822812B/zh
Publication of CN103822812A publication Critical patent/CN103822812A/zh
Application granted granted Critical
Publication of CN103822812B publication Critical patent/CN103822812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种半导体器件测试样品的制作方法,包括:提供衬底;在所述衬底上形成待刻蚀层;在所述待刻蚀层上形成绝缘层;在所述绝缘层中形成露出导电材料层的沟槽;以绝缘层为掩模,去除所述沟槽露出的待刻蚀层,形成空隙;去除绝缘层。去除绝缘层以后,所述空隙上方的沟槽也被去除,如果空隙中产生刻蚀残留物,由于空隙的深宽比小于绝缘层中沟槽的深宽比,晶圆检测设备能够较灵敏地在线捕捉到空隙中的刻蚀残留物的缺陷,对此类缺陷进行及时的监控。

Description

半导体器件测试样品的制作方法
技术领域
本发明涉及半导体领域,具体涉及一种半导体器件测试样品的制作方法。
背景技术
在半导体器件的制造过程中,晶圆上的缺陷是难以避免的。为提高半导体器件的良率,在制造过程中,通常设有多道在线检测(In-Line Monitoring,ILM)工序,以在制造过程中及时发现缺陷,并及时改进工艺,使得后续的晶圆的良率得以提高。
目前的工艺中,通常采用在线晶圆检测设备对晶圆的缺陷进行检测,具体的检测原理为:采用检测光束扫描待测晶圆表面,对晶圆表面反射回的光束进行处理,以获得晶圆表面的缺陷数据。但是这种方法比较适用于缺陷发生于晶圆表面或浅沟槽下的情形,在对深沟槽下的膜层进行刻蚀的过程中,可能产生刻蚀残留物等缺陷,刻蚀残留物位于深宽比较高的沟槽(如沟槽的深度与宽度值比大于3)中,晶圆表面反射回的光束很弱,晶圆检测设备很难捕捉到缺陷,从而容易造成批量的晶圆因缺陷而报废,造成损失。
例如在FLASH存储器的制造过程中,如图1所示,在衬底01上依次形成第二多晶硅层02、ONO(氧化物-氮化物-氧化物层)03、第一多晶硅层04,在第一多晶硅层04表面形成层间介质层05,对层间介质层05进行刻蚀,在层间介质层05中形成沟槽07,在沟槽07的侧壁上形成第一侧墙06,以层间介质层05以及第一侧墙06为掩模,对第二多晶硅层02、ONO层03、第一多晶硅层04进行刻蚀,去掉沟槽07底部的第二多晶硅层02、ONO层03、第一多晶硅层04,以形成被沟槽07分隔的浮栅、栅极介质层、控制栅所构成的栅极结构。在对第二多晶硅层02、ONO层03、第一多晶硅层04进行刻蚀以后,如图1中圈中所示,可能产生沟槽07中残留有刻蚀残留物的缺陷。
如图2所示,在后续的步骤中,需要在栅极结构的侧壁形成第二侧墙08,再在沟槽07中相邻的第二侧墙08之间形成引线09,当发生沟槽07中刻蚀残留物的缺陷时,如图2中圈中所示,可能造成引线09与栅极结构的浮栅短接,使FLASH存储器失效。
为保证FLASH存储器的质量,需要在对第二多晶硅层02、ONO层03、第一多晶硅层04进行刻蚀以后,对沟槽07中可能出现的刻蚀残留物的缺陷进行在线检测,进行在线监测的对象为在晶圆测试区形成的存储器的测试样品,现有的存储器的测试样品通常与器件区域的FLASH存储器完全同步形成,且与器件区域的FLASH存储器的形貌和尺寸一致,由于这样形成的测试样品中,沟槽07的深宽比过大,在线晶圆检测设备难以捕捉到沟槽07中刻蚀残留物的缺陷。因此,亟待一种半导体器件测试样品的制作方法,使得晶圆检测设备能够较灵敏地在线捕捉到测试样品中,深宽比较高的沟槽内的刻蚀残留物的缺陷,对此类缺陷进行及时的监控。
发明内容
本发明解决的问题提供一种半导体器件测试样品的制作方法,使得晶圆检测设备能够较灵敏地在线捕捉到深宽比较高的沟槽中的刻蚀残留物的缺陷,对此类缺陷进行及时的监控。
为解决上述问题,本发明提供一种半导体器件测试样品的制作方法,包括:
提供衬底;
在所述衬底上形成待刻蚀层;
在所述待刻蚀层上形成绝缘层;
在所述绝缘层中形成露出待刻蚀层的沟槽;
以绝缘层为掩模,去除所述沟槽露出的待刻蚀层,以在待刻蚀层中形成空隙;
去除绝缘层。
可选的,所述待刻蚀层为单层结构或叠层结构。
可选的,当待刻蚀层为单层结构时,所述待刻蚀层为第一多晶硅层,所述第一多晶硅层的厚度为200埃到400埃。
可选的,在形成所述待刻蚀层之前,在所述衬底上依次形成第二多晶硅层、ONO层,所述ONO层的厚度为100埃到200埃,所述第二多晶硅层的厚度为500埃到700埃。
可选的,在去除所述沟槽露出的待刻蚀层的步骤中,沿沟槽刻蚀待刻层至露出ONO层。
可选的,当待刻蚀层为叠层结构时,所述待刻蚀层包括由下至上依次位于衬底上的第二多晶硅层、ONO层和第一多晶硅层。
可选的,所述第一多晶硅层的厚度为200埃到400埃,所述ONO层的厚度为100埃到200埃,所述第二多晶硅层的厚度为500埃到700埃。
可选的,所述绝缘层的材料为氮化硅,厚度为3000埃到5000埃。
可选的,所述沟槽形成工艺为:在所述绝缘层上形成图形化的掩模层,以所述图形化的掩模层为掩模,对所述绝缘层进行干法刻蚀,以在所述绝缘层中形成沟槽。
可选的,在形成所述沟槽之后,刻蚀待刻蚀层之前,还包括步骤:在沟槽的侧壁形成侧墙。
与现有技术相比,本发明的技术方案具有以下优点:
所述测试样品需要去除绝缘层部分,如果空隙中发生刻蚀残留物的缺陷,晶圆检测设备难以在深宽比较大的沟槽下的空隙中捕捉到缺陷,去除绝缘层以后,绝缘层中的沟槽也被去除,晶圆检测设备进行探测时不会受到绝缘层的阻碍,并且空隙的深宽比小于绝缘层中沟槽的深宽比,晶圆检测设备能够较灵敏地在线捕捉到空隙中的刻蚀残留物的缺陷,对此类缺陷进行及时的监控。
当待刻蚀层为单层结构时,所述待刻蚀层为第一多晶硅层,在形成所述待刻蚀层之前,在所述衬底上依次形成第二多晶硅层、ONO层。沿沟槽刻蚀待刻层至露出ONO层,这样形成的空隙与第二多晶硅层、ONO层全部刻蚀掉所形成的空隙相比,这样形成的空隙的深宽比更小,使得晶圆检测设备能够更灵敏地在线捕捉到空隙中的刻蚀残留物的缺陷。
附图说明
图1至图2是现有技术一种FLASH存储器形成过程的剖视图;
图3至图6是本发明半导体器件测试样品的制作方法用于FLASH存储器的一实施例中的各步骤的剖视图;
图7和图8是本发明半导体器件测试样品的制作方法用于FLASH存储器的另一实施例中的各步骤的剖视图。
具体实施方式
在现有的半导体器件测试样品中,如果刻蚀残留物等缺陷发生于深宽比较高的沟槽中,晶圆检测设备很难捕捉到上述缺陷,从而容易造成批量的晶圆因缺陷而报废,造成损失。
为了解决上述技术问题,本发明提供一种半导体器件测试样品的制作方法,使得晶圆检测设备能够较灵敏地在线捕捉到空隙中的刻蚀残留物的缺陷,对此类缺陷进行及时的监控,减小半导体器件失效的概率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
在以下实施例中,以FLASH存储器测试样品为例对半导体器件测试样品的制作方法进行说明,不应以此限制本发明,本发明半导体器件测试样品的制作方法还适用于形成其他半导体器件的测试样品。下面结合附图对本实施例技术方案做详细说明。
图3至图6本发明半导体器件测试样品的制作方法用于FLASH存储器的一实施例的各步骤的剖视图。
参考图3,提供衬底100,在所述衬底100上形成第二多晶硅层101,在所述第二多晶硅层101上形成ONO(氧化物-氮化物-氧化物)层102,在所述ONO层上形成第一多晶硅层103。
本实施例中,所述衬底100为硅衬底,还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底,对此本发明不做任何限制。
本实施例中,以FLASH存储器为例,所述第二多晶硅层101后续用作浮栅,所述第一多晶硅层103后续用作控制栅,ONO层102的作用是形成存储器的栅极介质层。其中,所述第一多晶硅厚度为200埃到400埃,第二多晶硅层101厚度为500埃到700埃,ONO层102厚度为100埃到200埃。可选的,本实施例中第一多晶硅厚度为300埃,第二多晶硅层101厚度为600埃,ONO层102厚度为144埃,但是本发明对第二多晶硅层101、第一多晶硅层103和ONO层102的具体厚度不做限制。
另外,本实施例是制作测试样品,所述测试样品均形成于晶圆的测试区域,即切割道区域。其中,测试样品与器件区域的FLASH存储器同时形成。但是本发明对测试样品的形成位置不做限制,对测试样品是否与器件区域的FLASH存储器同时形成也不做限制。
参考图4,在所述第一多晶硅层103上形成绝缘层104,在所述绝缘层104中形成露出第一多晶硅层103的沟槽106,在形成所述沟槽106以后,在沟槽106的侧壁形成侧墙105。
本实施例中,所述绝缘层104的材料为氮化硅,但是本发明对所述绝缘层104的具体材料不做限制。
本实施例中,绝缘层104与器件区域的FLASH存储器的绝缘层为同步形成,并且绝缘层104的厚度与器件区域FLASH存储器的绝缘层相等,厚度为3000埃到5000埃,可选的,本实施例中绝缘层104的厚度为4300埃。但本发明制作方法对绝缘层104的厚度也不做限制,在其他实施例中,所述绝缘层104的厚度也可以小于3000埃或大于5000埃。
本实施例中,在所述绝缘层104上方形成光刻胶层(未示出),以所述光刻胶层为掩模对所述绝缘层104进行干法刻蚀,在所述绝缘层104中形成露出第一多晶硅层103的沟槽106。但是本发明制作方法对沟槽106的具体形成方式不做限制,在其他实施例中,还可以采用其他方式形成所述沟槽106。
在本实施例中,在形成所述沟槽106以后,在沟槽106的侧壁形成侧墙105,以保护沟槽106的侧壁的绝缘层104。所述侧墙105的材料为氧化硅,形成侧墙105的具体方法为半导体领域形成侧墙的惯用技术,本发明制作方法是否形成侧墙105不做限制,在其他实施例中,还可以不形成侧墙105。
参考图5,以绝缘层104为掩模,沿沟槽106刻蚀第一多晶硅层103、ONO层102和第二多晶硅层101至露出衬底100,以在第一多晶硅层103、ONO层102和第二多晶硅层101中形成空隙107,在刻蚀过程结束后,在空隙107中容易出现刻蚀残留物108。具体地,在本实施例中,以所述绝缘层104和所述侧墙105为掩模,对所述第一多晶硅层103、ONO层102和第二多晶硅层101进行干法刻蚀,去除沟槽106露出的第一多晶硅层103、ONO层102和第二多晶硅层101,在第一多晶硅层103、ONO层102和第二多晶硅层101中形成空隙107。由于沟槽106较深,对沟槽106下的第一多晶硅层103、ONO层102和第二多晶硅层101进行刻蚀的过程中,在空隙107中容易产生刻蚀残留物108。
在本实施例中,与器件区域的FLASH存储器栅极结构之间的空隙一致,所述空隙107的宽度为1050埃,但是本发明对空隙107的宽度不做限制,在其他实施例中,为使本发明制作方法的效果更明显,所述空隙107的宽度还可以大于器件区域的FLASH存储器栅极结构之间的空隙的宽度。
需要说明的是,在本实施例中,与器件区域的FLASH存储器的形成过程相同,在沿沟槽106刻蚀第一多晶硅层103、ONO层102和第二多晶硅层101至露出衬底100,形成的空隙107将第一多晶硅层103、ONO层102和第二多晶硅层101分隔为多个互相独立的栅极结构,所述栅极结构包括控制栅、浮栅和栅极介质层。
由于在去除绝缘层104之前的步骤与器件区域的FLASH存储器相同,这样测试样品能够较好地反映出器件区域的FLASH存储器的缺陷。
参考图6,去除剩余第一多晶硅层103上方的绝缘层104,使得空隙107暴露于晶圆表面。
具体地,采用湿法刻蚀去除剩余第一多晶硅层103上方的绝缘层104,湿法刻蚀的选择比较高,在将绝缘层104去除干净后,对控制栅材料层103表面的影响较小,但是本发明制作方法对去除绝缘层104的方法不做限制,在其他实施例中,还可以采用干法刻蚀去除所述绝缘层104。
还需要说明的是,在本实施例中,去除所述绝缘层104以后,还需要去除沟槽106的侧壁形成的侧墙105。
去除绝缘层104以及侧墙105以后,绝缘层104中的沟槽106也被去除,晶圆检测设备对空隙107进行探测时不会受到绝缘层104以及沟槽106的阻碍。
这样即完成了本实施例的FLASH存储器测试样品的制作方法,然后可以采用在线晶圆检测设备对FLASH存储器测试样品进行检测,检测光束扫描晶圆表面,对所述空隙107进行检测,以检测所述空隙107中是否有刻蚀残留物108。
如果不去除第一多晶硅层103上方的绝缘层104,即与器件区域的FLASH存储器相同,所述第一多晶硅层103的厚度为300埃,所述ONO层102的厚度为144埃,所述第二多晶硅层101的厚度为600埃,所述空隙107的宽度为1050埃,绝缘层104的厚度为4300埃,这样在空隙107上方还有高为4300埃的沟槽106,所述空隙107的深宽比为(300+144+600+4300)/1050≈5。在线晶圆检测设备很难捕捉到这样高深宽比的空隙107中刻蚀残留物108的缺陷。
而在本实施例中,所述第一多晶硅层103的厚度为300埃,所述ONO层102的厚度为144埃,所述第二多晶硅层101的厚度为600埃,所述空隙107的宽度为1050埃,这样去除绝缘层104之后,绝缘层104中的沟槽106也被去除,晶圆检测设备对空隙107进行探测时不会受到绝缘层104以及沟槽106的阻碍。所述空隙107的深宽比为(300+144+600)/1050≈0.99,远小于不去除绝缘层104的情况下空隙107的深宽比;当在线晶圆检测设备扫描过空隙107时,如果空隙107中发生刻蚀残留物108的缺陷,在线晶圆检测设备更容易探测到上述缺陷。
在另一实施例中,参考图7,与上一实施例相同,在衬底100上依次形成在所述衬底100上形成第二多晶硅层101;在所述第二多晶硅层101上形成ONO层102;在所述ONO层上形成第一多晶硅层103,在所述第一多晶硅层103上形成绝缘层104,在所述绝缘层104中形成露出第一多晶硅层103`的沟槽106,在沟槽106的侧壁形成侧墙105。
所述第一多晶硅厚度为200埃到400埃,第二多晶硅层101厚度为500埃到700埃,ONO层102厚度为100埃到200埃。可选的,与上一实施例相同,本实施例中第一多晶硅厚度为300埃,第二多晶硅层101厚度为600埃,ONO层102厚度为144埃,但是本发明对第二多晶硅层101、第一多晶硅层103和ONO层102的具体厚度不做限制。
所述绝缘层104的厚度为3000埃到5000埃,可选的,本实施例中绝缘层104的厚度为4300埃。但本发明制作方法对绝缘层104的厚度也不做限制,在其他实施例中,所述绝缘层104的厚度也可以小于3000埃或大于5000埃。
与上一实施例不同之处在于,在形成侧墙105以后,仅对所述第一多晶硅层103进行干法刻蚀,露出第一多晶硅层103底部的ONO层102,在第一多晶硅层103中形成空隙107。由于沟槽106较深,对沟槽106下的第二多晶硅层101进行刻蚀的过程中,在空隙107中容易产生刻蚀残留物108。
接下来去除剩余第一多晶硅层103上方的绝缘层104。去除绝缘层104以后,所述第二多晶硅层101的厚度为300埃,所述ONO层102的厚度为144埃,所述第一多晶硅层103的厚度为600埃,所述空隙107的宽度为1050埃,这样所述空隙107的深宽比为(600)/1050≈0.99,这样空隙107的深宽比相对于上一实施例中的空隙107的深宽比更小。
采用在线晶圆检测设备对晶圆表面进行检测,检测光束扫描待测晶圆表面,对所述空隙107进行检测,以检测所述空隙107中是否有刻蚀残留物108。
当在线晶圆检测设备扫描过空隙107时,如果空隙107中发生刻蚀残留物108的缺陷,在线晶圆检测设备比上一实施例中深宽比为0.99的空隙107更容易捕捉到刻蚀残留物108的缺陷,即在线晶圆检测设备对刻蚀残留物108的灵敏度更高。若空隙107中发现刻蚀残留物108的缺陷,则在器件区域的FLASH存储器中,栅极结构之间的空隙中发生刻蚀残留物的缺陷的概率很大,因此,采用本实施例半导体器件测试样品的制作方法,能够形成更容易探测到缺陷的FLASH存储器测试样品,进而可以对此类缺陷进行更及时的监控,进一步减小FLASH存储器失效的概率。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体器件测试样品的制作方法,其特征在于,包括:
提供衬底;
在所述衬底上形成待刻蚀层;
在所述待刻蚀层上形成绝缘层;
在所述绝缘层中形成露出待刻蚀层的沟槽;
以绝缘层为掩模,去除所述沟槽露出的待刻蚀层,以在待刻蚀层中形成空隙;
去除绝缘层。
2.如权利要求1所述的制作方法,其特征在于,所述待刻蚀层为单层结构或叠层结构。
3.如权利要求2所述的制作方法,其特征在于,当待刻蚀层为单层结构时,所述待刻蚀层为第一多晶硅层,所述第一多晶硅层的厚度为200埃到400埃。
4.如权利要求3所述的制作方法,其特征在于,在形成所述待刻蚀层之前,在所述衬底上依次形成第二多晶硅层、ONO层,所述ONO层的厚度为100埃到200埃,所述第二多晶硅层的厚度为500埃到700埃。
5.如权利要求3所述的制作方法,其特征在于,在去除所述沟槽露出的待刻蚀层的步骤中,沿沟槽刻蚀待刻层至露出ONO层。
6.如权利要求2所述的制作方法,其特征在于,当待刻蚀层为叠层结构时,所述待刻蚀层包括由下至上依次位于衬底上的第二多晶硅层、ONO层和第一多晶硅层。
7.如权利要求6所述的制作方法,其特征在于,所述第一多晶硅层的厚度为200埃到400埃,所述ONO层的厚度为100埃到200埃,所述第二多晶硅层的厚度为500埃到700埃。
8.如权利要求1所述的制作方法,其特征在于,所述绝缘层的材料为氮化硅,厚度为3000埃到5000埃。
9.如权利要求8所述的制作方法,其特征在于,所述沟槽形成工艺为:在所述绝缘层上形成图形化的掩模层,以所述图形化的掩模层为掩模,对所述绝缘层进行干法刻蚀,以在所述绝缘层中形成沟槽。
10.如权利要求9所述的制作方法,其特征在于,在形成所述沟槽之后,刻蚀待刻蚀层之前,还包括步骤:在沟槽的侧壁形成侧墙。
CN201410086100.0A 2014-03-10 2014-03-10 半导体器件测试样品的制作方法 Active CN103822812B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410086100.0A CN103822812B (zh) 2014-03-10 2014-03-10 半导体器件测试样品的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410086100.0A CN103822812B (zh) 2014-03-10 2014-03-10 半导体器件测试样品的制作方法

Publications (2)

Publication Number Publication Date
CN103822812A true CN103822812A (zh) 2014-05-28
CN103822812B CN103822812B (zh) 2016-04-13

Family

ID=50757981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410086100.0A Active CN103822812B (zh) 2014-03-10 2014-03-10 半导体器件测试样品的制作方法

Country Status (1)

Country Link
CN (1) CN103822812B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634759A (zh) * 2019-09-03 2019-12-31 武汉新芯集成电路制造有限公司 一种湿法刻蚀缺陷的检测方法
CN112902870A (zh) * 2021-01-25 2021-06-04 长鑫存储技术有限公司 蚀刻机台的刻蚀缺陷的检测方法
WO2022022509A1 (zh) * 2020-07-28 2022-02-03 哈尔滨工业大学 电子器件中氧化物层辐射诱导缺陷的检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832134A (zh) * 2005-03-09 2006-09-13 海力士半导体有限公司 于半导体装置中形成栅电极图案的方法
CN101051610A (zh) * 2006-04-03 2007-10-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101207084A (zh) * 2006-12-20 2008-06-25 东部高科股份有限公司 半导体器件及其制造方法
CN102087968A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 制作半导体器件的栅极结构的方法
CN102299063A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832134A (zh) * 2005-03-09 2006-09-13 海力士半导体有限公司 于半导体装置中形成栅电极图案的方法
CN101051610A (zh) * 2006-04-03 2007-10-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101207084A (zh) * 2006-12-20 2008-06-25 东部高科股份有限公司 半导体器件及其制造方法
CN102087968A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 制作半导体器件的栅极结构的方法
CN102299063A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张传维: "基于模型的微纳深沟槽结构红外反射谱测量方法研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634759A (zh) * 2019-09-03 2019-12-31 武汉新芯集成电路制造有限公司 一种湿法刻蚀缺陷的检测方法
CN110634759B (zh) * 2019-09-03 2022-02-25 武汉新芯集成电路制造有限公司 一种湿法刻蚀缺陷的检测方法
WO2022022509A1 (zh) * 2020-07-28 2022-02-03 哈尔滨工业大学 电子器件中氧化物层辐射诱导缺陷的检测方法
CN112902870A (zh) * 2021-01-25 2021-06-04 长鑫存储技术有限公司 蚀刻机台的刻蚀缺陷的检测方法
CN112902870B (zh) * 2021-01-25 2023-12-19 长鑫存储技术有限公司 蚀刻机台的刻蚀缺陷的检测方法

Also Published As

Publication number Publication date
CN103822812B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
TWI707418B (zh) 用於利用雷射增強電子穿隧效應檢測深度特徵中的缺陷的方法
US9557348B2 (en) Semiconductor testing structures and fabrication method thereof
CN104078343A (zh) 一种栅氧化层缺陷原貌的失效分析方法
US10784114B2 (en) Methods of enhancing surface topography on a substrate for inspection
CN101295624A (zh) 缺陷的检测结构及其制作方法、检测方法
CN103822812B (zh) 半导体器件测试样品的制作方法
CN105448841A (zh) 半导体结构的形成方法
TW201724311A (zh) 分離閘式快閃記憶體技術中的測試線圖案
US8697455B2 (en) Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same
CN112951737B (zh) 沟道孔缺陷的改进方法、检测方法及检测系统
US7329550B2 (en) Method for analyzing the structure of deep trench capacitors and a preparation method thereof
CN103824802B (zh) 半导体结构的形成方法
US20120322170A1 (en) Pinhole inspection method of insulator layer
CN102810491B (zh) 后栅工艺移除多晶硅假栅制程的监控方法
CN105845593A (zh) 刻蚀监测方法
CN112908882B (zh) 一种检测方法
CN104535392A (zh) 一种提高透射电镜图像质量的平面样品制备方法
JP2007194422A (ja) 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法
CN104425455A (zh) 浅沟槽隔离结构边沟问题的测试结构和方法
CN108010863B (zh) 凹陷缺陷的检测方法以及用于检测凹陷缺陷的晶圆
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN100361286C (zh) 半导体元件缺陷的检测方法
CN112928038B (zh) 一种检测方法
KR102705854B1 (ko) 반도체 소자의 분석 시스템 및 방법
US20230140892A1 (en) Method of operating scanning electron microscope (sem) and method of manufacturing semiconductor device using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant