CN100361286C - 半导体元件缺陷的检测方法 - Google Patents
半导体元件缺陷的检测方法 Download PDFInfo
- Publication number
- CN100361286C CN100361286C CNB2004100312419A CN200410031241A CN100361286C CN 100361286 C CN100361286 C CN 100361286C CN B2004100312419 A CNB2004100312419 A CN B2004100312419A CN 200410031241 A CN200410031241 A CN 200410031241A CN 100361286 C CN100361286 C CN 100361286C
- Authority
- CN
- China
- Prior art keywords
- semiconductor element
- defective
- grid
- insulating barrier
- detection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000007547 defect Effects 0.000 title abstract description 7
- 238000000227 grinding Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000002950 deficient Effects 0.000 claims description 66
- 230000004888 barrier function Effects 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims description 28
- 238000001514 detection method Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000008367 deionised water Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005406 washing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- 230000000052 comparative effect Effects 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
一种半导体元件缺陷的检测方法，此半导体元件至少是由衬底、栅极、插塞、绝缘层与导线所构成，其中插塞电性连接栅极两侧的衬底中的源极/漏极区并覆盖部分栅极上方，且插塞与栅极之间具有一缺陷，此方法先进行研磨步骤，至少研磨半导体元件至插塞未覆盖栅极上方。接着进行清洗步骤，清洗半导体元件。在移除栅极与插塞之间的绝缘层后，侦测插塞与栅极之间的缺陷。
Description
技术领域
本发明是有关于一种半导体元件的检测方法，且特别是有关于一种半导体元件缺陷的检测方法。
背景技术
所谓的集成电路，就是把特定电路所需得各种元件及线路，缩小并制作在大小仅及2公分或更小的面积上的一种电子产品。因为集成电路大多是由数以万计，大小需由显微镜才能观看得到的固态电子元件所组合而成的，因此又可称为微电子元件。上述的微电子元件中若存有缺陷(Defect)，将造成由此微电子元件构成的电子装置故障。而且，当半导体设计规格缩小时，要改善及维持半导体工艺良率更加困难，而缺陷(Defect)为影响工艺良率中最为重要的关键。因此，缺陷的鉴定分析以及降低，对于集成电路制造良率的提升有重大的关系。
现有为了检测半导体元件中的缺陷，而采用以蚀刻的方式依序移除半导体元件上的各层，并依序对各层作分析的方法。亦即，在进行半导体元件的缺陷检测时，自上层开始依其顺序逐层往下进行蚀刻工艺，使有缺陷处的下层逐一分层露出，并对各层进行观察分析，直到进行至最下层。
然而，随着半导体集成度的增加，使用上述的方法检测分析半导体元件缺陷，特别是用于分析前段工艺所造成的缺陷(如造成栅极与插塞短路的缺陷)就会愈加困难。这是因为应用上述的检测方法时，需要一层一层的进行蚀刻，直到缺陷露出为止，所以要制作出使缺陷露出的试验片需要很长的制作时间。而且，此种方法在进行湿式蚀刻的过程中，缺陷或微粒也会因蚀刻被移除，而造成无法确实的检测出缺陷或微粒的缺点。
发明内容
有鉴于此，本发明的一目的在于提供一种半导体元件的检测方法，可以快速且精确的检测出缺陷。
本发明提出一种半导体元件缺陷的检测方法，此半导体元件至少是由衬底、栅极、插塞、绝缘层与导线所构成，其中插塞电性连接栅极两侧的衬底中的源极/漏极区并覆盖部分栅极上方，且插塞与栅极之间具有一缺陷，该绝缘层填充该插塞与该栅极之间的空间，该导线形成在该绝缘层之上，此方法先进行研磨步骤，至少研磨半导体元件至插塞未覆盖栅极上方。接着进行清洗步骤，清洗半导体元件。在移除栅极与插塞之间的绝缘层后，侦测插塞与栅极之间的缺陷。
在上述的方法中，研磨步骤更包括研磨至约略暴露栅极。清洗步骤包括以去离子水清洗半导体元件后，烘干半导体元件。移除栅极与插塞之间的绝缘层的步骤则包括进行湿式蚀刻工艺与进行干式蚀刻工艺。
本发明采用研磨的方式，直接将半导体元件研磨至插塞不会覆盖栅极上方部分，然后再移除栅极与插塞之间的绝缘层，不但可以避免缺陷因湿蚀刻而被移除，而能够准确的检测出缺陷，而且也能够节省时间。
本发明提出一种半导体元件缺陷的检测方法，此半导体元件至少包括两相邻导体层与绝缘层，此绝缘层填满相邻导体层之间的间隙，其中两相邻导体层之间具有一缺陷，此方法先进行研磨步骤，研磨半导体元件至约略暴露两导体层。接着，移除两导体层之间的绝缘层，并侦测两导体层之间的缺陷。
在上述方法中，在研磨步骤之后与移除两导体层之间的绝缘层的步骤之前包括进行清洗步骤。此清洗步骤先以去离子水清洗该半导体元件，然后烘干此半导体元件。移除两导体层之间的绝缘层的方法可为湿式蚀刻或干式蚀刻。
本发明采用研磨的方式，直接将半导体元件研磨至约略暴露两导体层，然后再移除两导体层之间的绝缘层，不但可以避免缺陷因湿蚀刻而被移除，而能够准确的检测出缺陷，而且也能够节省时间。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1C为绘示依照本发明一优选实施例的一种半导体元件缺陷的检测方法的流程剖面图；
图2A与图2B为本发明实验例1的半导体元件的扫描式电子显微镜照相图；
图3A与图3B为本发明实验例2的半导体元件的扫描式电子显微镜照相图；
图4A与图4B为本发明比较例1的半导体元件的扫描式电子显微镜照相图；
图5A与图5B为本发明其他实验例的半导体元件的扫描式电子显微镜照相图。
附图标记说明
100：半导体元件
102：衬底
104：栅极
106：保护层
108：插塞
110：绝缘层
112：位元线
114：堆叠层
116：源极/漏极区
118：缺陷
具体实施方式
请参照图1A至图1C，其绘示依照本发明一优选实施例的一种半导体元件缺陷的检测方法的流程剖面图。
请参照图1A，提供一半导体元件100，此半导体元件包括衬底102、栅极104、保护层106、插塞108、绝缘层110、位元线112与堆叠层114。
插塞108例如是电性连接栅极104两侧的衬底102中的源极/漏极区116并覆盖部分栅极104上方。而插塞108与栅极104之间具有一缺陷118。此缺陷118例如是会造成插塞108与栅极104短路的导体微粒，且缺陷118包括纳米级缺陷。保护层106例如是由一层TEOS氧化硅层与氮化硅层所构成。绝缘层110的材料例如是TEOS氧化硅。而堆叠层114包括设置于位元线112上方的电容器、绝缘层、插塞与导线层等。在本实施例中，为了简化而只以堆叠层114代替后续形成于位元线上方的各膜层。
接着，请参照图1B，进行一研磨步骤，研磨半导体元件100至插塞106未覆盖栅极104上方为止。在此研磨步骤中，所使用的研磨装置例如是JOELLTD公司制的MODEL 656N凹坑研磨机(Dimple Grinder)。当然，在此步骤中，也可研磨半导体芯片直到暴露出栅极104为止。在研磨步骤后，进行清洗步骤以清洗半导体元件。此清洗步骤例如是以去离子水清洗半导体元件，然后进行一烘干步骤。此清洗步骤通常需花费5～10秒左右的时间。
接着，请参照图1C，移除栅极104与插塞108之间的保护层106与绝缘层110。在此步骤中例如是先进行湿式蚀刻步骤，使用氢氟酸(HF)溶液作为蚀刻剂，移除TEOS氧化硅。然后进行反应性离子蚀刻工艺移除氮化硅层与TEOS氧化硅。在此步骤中，由于缺陷118通常是导体微粒，因此不会被移除。而且，在移除栅极104与插塞108之间的保护层106与绝缘层110之后，也会进行一清洗步骤。之后，侦测插塞108与栅极104之间的缺陷118。使用的仪器例如是扫描式电子显微镜。
在本发明的上述实施例中，是以检测插塞与栅极之间的缺陷为实例做说明，当然本发明的方法也可以应用于检测导体层(导线)之间的缺陷。举例来说，检测两相邻导体层(如位元线)之间的缺陷，可先研磨至约略暴露两相邻导体层的表面，然后移除导体层间的绝缘层(移除绝缘层的方法可使用干式蚀刻或湿式蚀刻)，再利用扫描式电子显微镜，以侦测相邻导体层间的缺陷。
接着以实验例1、实验例2与比较例1来说明本发明的优点。在实验例1、实验例2与比较例1中以动态随机存取存储器为实例做说明。
实验例1
提供线宽0.15微米的半导体芯片(动态随机存储器)，并对此半导体芯片进行一研磨步骤，研磨半导体芯片至插塞未覆盖栅极上方为止。在此研磨步骤中，研磨时间例如是12分钟左右。在对半导体芯片进行清洗步骤后，移除栅极与插塞之间的绝缘层。在此步骤中例如是先进行湿式蚀刻步骤，使用氢氟酸(HF)溶液作为蚀刻剂，进行蚀刻1分钟。然后进行反应性离子蚀刻工艺1分钟。在栅极与插塞之间的绝缘层之后，也会进行一清洗步骤。然后，利用扫描式电子显微镜，侦测半导体芯片。其结果如图2A与图2B所示(图式的部分为动态随机存储器的存储单元区)。
实验例2
提供线宽0.13微米的半导体芯片(动态随机存储器)，然后对此半导体芯片进行与实验例1相同的工艺步骤后，利用扫描式电子显微镜，侦测此半导体芯片。其结果如图3A与图3B所示(图式的部分为动态随机存储器的存储单元区)。
比较例1
提供线宽0.15微米的半导体元件(动态随机存储器)，首先，氢氟酸作为蚀刻剂进行湿式蚀刻3分钟，以移除导线层，然后进行清洗步骤。接着，硫酸作为蚀刻剂进行湿式蚀刻10分钟，以移除存储单元上电极板层(Cell Platelayer)。
然后，进行储存节点层(Storage Node layer)的移除，在此步骤中先进行反应性离子蚀刻2分钟，以移除氮化硅/氧化硅/氮化硅电容介电层。接着，以氢氟酸作为蚀刻剂，进行蚀刻5分钟，以将氮化硅/氧化硅/氮化硅电容介电层去除干净，并移除绝缘层。然后，以氢氧化钾为蚀刻剂，进行蚀刻15秒，以移除下电极板，并以氢氟酸作为蚀刻剂，蚀刻进行时间为5分钟，以将下电极板移除干净。
之后，进行位元线与插塞的移除，先以硫酸作为蚀刻剂进行蚀刻10分钟，以移除金属层。接着，以氢氧化钾为蚀刻剂进行蚀刻20秒，以移除多晶硅。然后，以氢氟酸作为蚀刻剂，进行蚀刻5分钟，以移除残留的位元线与插塞。移除位元线与插塞后，利用扫描式电子显微镜，侦测此半导体芯片。其结果如图4A与图4B所示(图式的部分为动态随机存储器的存储单元区)。其中，在各层的移除工艺之后，都会进行清洗步骤。
由实验例1与实验例2的结果来看，如图2B与图3B所示，都可以很明显的发现在栅极与插塞之间的缺陷。而且，本发明的方法也可以适用于线宽小的元件。然而，由比较例1的结果来看，如图4B所示，并无法发现在栅极与插塞之间的缺陷。这是因为造成栅极与插塞短路的缺陷通常是导体微粒，在以湿式蚀刻的方式将整个插塞移除的过程中，缺陷也同时会被移除。因此，在图4B中，就无法检出缺陷了。
此外，由上述的结果可知，实验例1与实验例2所需的时间为15分钟左右，而比较例1所需要的时间至少需要30分钟左右。因此，本发明的方法与现有的方法相比，确实可以节省时间。
另外，图5A与图5B为本发明其他实验例的扫描式电子显微镜照相图。如图5A与图5B所示，栅极与插塞之间的缺陷可以清楚的检测出来。
本发明上述的实验例1、实验例2与比较例1是以动态随机存取存储器的存储单元区为实例做说明。当然本发明的方法也可以应用于动态随机存取存储器的周边电路区，或者检测其他种类的半导体元件的缺陷。
依照本发明上述实施例所述，本发明采用研磨的方式，直接将半导体元件研磨至插塞不会覆盖栅极上方部分，然后再移除栅极与插塞之间的绝缘层，不但可以避免缺陷因湿蚀刻而被移除，而够准确的检测出缺陷。而且，也能够节省时间。
虽然本发明已以优选实施例揭露如上，但是其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围的情况下，应当可作些许的更动与润饰，因此本发明的保护范围应当以所附的权利要求所界定的为准。
Claims (14)
1.一种半导体元件缺陷的检测方法，该半导体元件至少包括一衬底、一栅极、一插塞、一绝缘层与一导线，其中该插塞电性连接该栅极两侧的该衬底中一源极/漏极区并覆盖部分该栅极上方，且该插塞与该栅极之间具有一缺陷，该绝缘层填充该插塞与该栅极之间的空间，该导线形成在该绝缘层之上，该方法包括：
进行一研磨步骤，至少研磨该半导体元件至该插塞未覆盖该栅极上方；
进行一清洗步骤，清洗该半导体元件；
移除该栅极与该插塞之间的该绝缘层；以及
侦测该插塞与该栅极之间的该缺陷。
2.如权利要求1所述的半导体元件缺陷的检测方法，其中该研磨步骤还包括研磨至暴露该栅极。
3.如权利要求1所述的半导体元件缺陷的检测方法，其中该清洗步骤包括：
以去离子水清洗该半导体元件；以及
烘干该半导体元件。
4.如权利要求1所述的半导体元件缺陷的检测方法，其中移除该栅极与该插塞之间的该绝缘层的步骤包括：
进行一湿式蚀刻工艺；以及
进行一干式蚀刻工艺。
5.如权利要求4所述的半导体元件缺陷的检测方法，其中该绝缘层的材料包括氧化硅，该湿式蚀刻工艺包括使用氢氟酸溶液作为蚀刻液。
6.如权利要求4所述的半导体元件缺陷的检测方法，其中该干式蚀刻工艺包括反应性离子蚀刻工艺。
7.如权利要求4所述的半导体元件缺陷的检测方法，其中侦测该插塞与该栅极之间的该缺陷的步骤包括使用扫描式电子显微镜。
8.一种半导体元件缺陷的检测方法，该半导体元件至少包括两相邻导体层与一绝缘层，该绝缘层填满该相邻导体层之间的间隙，其中该两相邻导体层之间具有一缺陷，该方法包括：
进行一研磨步骤，研磨该半导体元件至暴露该两导体层；
移除该两导体层之间的该绝缘层；以及
侦测该两导体层之间的该缺陷。
9.如权利要求8所述的半导体元件缺陷的检测方法，其中在该研磨步骤之后与移除该两导体层之间的该绝缘层的步骤之前包括进行一清洗步骤。
10.如权利要求9所述的半导体元件缺陷的检测方法，其中该清洗步骤包括：
以去离子水清洗该半导体元件；以及
烘干该半导体元件。
11.如权利要求8所述的半导体元件缺陷的检测方法，其中移除该两导体层之间的该绝缘层的方法包括湿式蚀刻。
12.如权利要求8所述的半导体元件缺陷的检测方法，其中移除该两导体层之间的该绝缘层的方法包括干式蚀刻。
13.如权利要求12所述的半导体元件缺陷的检测方法，其中该干式蚀刻包括反应性离子蚀刻工艺。
14.如权利要求8所述的半导体元件缺陷的检测方法，其中侦测该两导体层之间的该缺陷的步骤包括使用扫描式电子显微镜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100312419A CN100361286C (zh) | 2004-03-26 | 2004-03-26 | 半导体元件缺陷的检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100312419A CN100361286C (zh) | 2004-03-26 | 2004-03-26 | 半导体元件缺陷的检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1674244A CN1674244A (zh) | 2005-09-28 |
| CN100361286C true CN100361286C (zh) | 2008-01-09 |
Family
ID=35046650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100312419A Expired - Fee Related CN100361286C (zh) | 2004-03-26 | 2004-03-26 | 半导体元件缺陷的检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100361286C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996911B (zh) * | 2009-08-26 | 2012-06-20 | 中芯国际集成电路制造(上海)有限公司 | 对栅氧化层进行失效分析的方法 |
| CN102254844B (zh) * | 2010-05-21 | 2013-06-19 | 武汉新芯集成电路制造有限公司 | 一种存储器芯片位线失效分析方法 |
| CN103325711A (zh) * | 2013-06-27 | 2013-09-25 | 上海华力微电子有限公司 | 检查填充工艺中空隙的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030124791A1 (en) * | 2001-12-31 | 2003-07-03 | Summerfelt Scott R. | Detection of AIOx ears for process control in FeRAM processing |
| CN1430255A (zh) * | 2002-01-02 | 2003-07-16 | 联华电子股份有限公司 | 检测图案缺陷过程的方法 |
-
2004
- 2004-03-26 CN CNB2004100312419A patent/CN100361286C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030124791A1 (en) * | 2001-12-31 | 2003-07-03 | Summerfelt Scott R. | Detection of AIOx ears for process control in FeRAM processing |
| CN1430255A (zh) * | 2002-01-02 | 2003-07-16 | 联华电子股份有限公司 | 检测图案缺陷过程的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1674244A (zh) | 2005-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517627C (zh) | 检测接触孔蚀刻缺陷的方法 | |
| KR20040063205A (ko) | 반도체 장치 커패시터의 하부 전극 및 이를 형성하기 위한방법 | |
| KR20010061020A (ko) | 반도체소자의 제조방법 | |
| CN100361286C (zh) | 半导体元件缺陷的检测方法 | |
| TWI424554B (zh) | 記憶體裝置的製造方法 | |
| CN103822812B (zh) | 半导体器件测试样品的制作方法 | |
| US6806104B1 (en) | Method for detecting defect of semiconductor device | |
| CN104425455A (zh) | 浅沟槽隔离结构边沟问题的测试结构和方法 | |
| KR100479809B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| TWI220548B (en) | Method for detecting defect of semiconductor device | |
| KR100367491B1 (ko) | 반도체장치의제조방법 | |
| KR100709448B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100341248B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20070060349A (ko) | 반도체 소자의 스토리지전극 형성방법 | |
| KR100338814B1 (ko) | 반도체 소자의 제조방법 | |
| KR100527549B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100319169B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100464540B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100546210B1 (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| JP3341694B2 (ja) | プラズマ損傷の検査方法、およびその検査素子 | |
| KR100632592B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20030000569A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR101043408B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20040061097A (ko) | 반도체 소자 제조방법 | |
| KR20010059979A (ko) | 반도체소자의 저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080109 Termination date: 20100326 |