CN100517627C - 检测接触孔蚀刻缺陷的方法 - Google Patents
检测接触孔蚀刻缺陷的方法 Download PDFInfo
- Publication number
- CN100517627C CN100517627C CNB2006101488183A CN200610148818A CN100517627C CN 100517627 C CN100517627 C CN 100517627C CN B2006101488183 A CNB2006101488183 A CN B2006101488183A CN 200610148818 A CN200610148818 A CN 200610148818A CN 100517627 C CN100517627 C CN 100517627C
- Authority
- CN
- China
- Prior art keywords
- contact hole
- virtual
- detect
- semiconductor device
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种检测接触孔蚀刻缺陷的方法，包括下列步骤：将晶圆分为半导体器件工作区和半导体器件虚拟区，所述半导体器件虚拟区位于半导体工作区边缘；在晶圆上形成介电层；蚀刻介电层至露出晶圆，在半导体器件工作区形成接触孔，在半导体器件虚拟区形成虚拟接触孔；将晶圆放入检测设备，检测虚拟接触孔蚀刻是否完全；如检测出虚拟接触孔蚀刻完全，则检测结束，如检测出虚拟接触孔蚀刻不完全，检测离虚拟接触孔最近的接触孔蚀刻是否完全；如检测出接触孔蚀刻完全，检测结束，如检测出接触孔蚀刻仍不完全，由边缘向中心依次类推检测接触孔蚀刻是否完全。经过上述步骤，提高了晶圆的良品率并且检测速度快，效率高。
Description
技术领域
本发明涉及半导体器件的制作方法，尤其涉及半导体器件制作过程中，检测接触孔蚀刻缺陷的方法。
背景技术
近年来，随着半导体集成电路制造技术的发展，集成电路中所含器件的数量不断增加，单一芯片上所容纳的器件数已由以往的数千个器件提高至数万个器件，而器件的尺寸也因集成度的提升而不断地缩小。因此，对如此密集分布的电路及数量庞大的器件而言，为了确保芯片的运作特性及可靠度，对晶圆的检查或品管工作变得更加重要。
在半导体工艺中，主要通过光学检测技术确定晶圆缺陷，并进一步追踪缺陷产生的原因，进而改善生产流程，提高产品良率。显然，晶片检测是实际生产过程中重要步骤。申请号为98115227的中国专利申请中提到，在半导体制造工艺中，多采用自动方法检测晶圆缺陷，然而一般都是在形成完半导体器件以后再对缺陷进行检测的，因为无法实时检测，会造成大量的芯片浪费。
在所有的晶圆缺陷检测中，包括对接触孔缺陷的检测。接触孔缺陷包括在制造电性接触孔的蚀刻工艺中，若蚀刻不完全，会造成电性操作特性的损坏。一般来讲，工艺设备的设置错误、蚀刻工艺条件控制不良、操作上人为的疏漏或上述的各种组合均会造成不稳定或异常的蚀刻状态，如图1所示的蚀刻不完全现象(图中椭圆标示部分)，进而损害电性操作。
现有检测接触孔蚀刻缺陷的方法，如图2所示，执行步骤S101在晶圆上形成介电层；执行步骤S102将待曝光接触孔图形转移至介电层上，沿待曝光接触孔图形蚀刻介电层至露出晶圆，形成接触孔；执行步骤S103在接触孔内填充导电物质；执行步骤S104研磨导电物质；执行步骤S105将晶圆放入电子束扫描检测机台，对接触孔进行逐个检测，比较各个接触孔内导电物质的导电能力。
现有技术在接触孔内填充满导电物质后或者在芯片被制造出来后通过电子束扫描检测机台(e-beam)检测接触孔的导电能力才发现蚀刻不完全的缺陷。这样会导致异常蚀刻状态无法实时被检测，进而造成了大量的芯片浪费；并且用电子束扫描检测机台(e-beam)检测时，会对每个接触孔的导电能力进行检测，因此检测一片晶圆需要花大约20小时，时间太长。
发明内容
本发明解决的问题是提供一种检测接触孔蚀刻缺陷的方法，防止无法实时被检测异常蚀刻状态，而造成大量的芯片浪费；并且防止检测时间过长。
为解决上述问题，本发明提供一种检测接触孔蚀刻缺陷的方法，包括下列步骤：
a.将晶圆分为半导体器件工作区和半导体器件虚拟区，所述半导体器件虚拟区位于半导体工作区边缘；
b.在晶圆上形成介电层；
c.蚀刻介电层至露出晶圆，在半导体器件工作区形成接触孔，在半导体器件虚拟区形成虚拟接触孔；
d.将晶圆放入检测设备，检测虚拟接触孔蚀刻是否完全；
e.如检测出虚拟接触孔蚀刻完全，检测结束，如检测出虚拟接触孔蚀刻不完全，检测离虚拟接触孔最近的接触孔蚀刻是否完全；
f.如检测出接触孔蚀刻完全，检测结束，如检测出接触孔蚀刻仍不完全，由边缘向中心依次类推检测接触孔蚀刻是否完全。
检测虚拟接触孔的设备为电子扫描显微镜，电子扫描显微镜的放大倍率为10000～15000倍。
所述虚拟接触孔直径与接触孔直径相同。
所述虚拟接触孔的数量为至少一个。
步骤c包括：形成待曝光接触孔图形和待曝光虚拟接触孔图形；将待曝光待曝光接触孔图形和待曝光虚拟接触孔图形转移至光罩上，形成接触孔图形和虚拟接触孔图形；将光罩上的接触孔图形和虚拟接触孔图形转移至介电层上；沿接触孔图形和虚拟接触孔图形蚀刻介电层至露出晶圆，在半导体器件工作区形成接触孔，在半导体器件虚拟区形成虚拟接触孔。
用图形布局软件形成待曝光虚拟接触孔图形。
用电子束写入装置或激光束写入装置将待曝光虚拟接触孔图形转移至光罩上。
与现有技术相比，本发明具有以下优点：本发明在晶圆半导体器件工作区边缘的半导体器件虚拟区形成虚拟接触孔，如检测出虚拟接触孔蚀刻完全，则检测结束，如检测出虚拟接触孔蚀刻不完全，检测离虚拟接触孔最近的接触孔蚀刻是否完全；如检测出接触孔蚀刻完全，检测结束，如检测出接触孔蚀刻仍不完全，由边缘向中心依次类推检测接触孔蚀刻是否完全。由于工艺的边缘效应、曝光干涉与衍射以及蚀刻机台均匀性缺陷等原因使半导体器件工作区边缘的半导体器件虚拟区的虚拟接触孔的质量没有半导体器件工作区的接触孔质量好。如果虚拟接触孔蚀刻不完全，需要一直检测下去；但是如果检测出虚拟接触孔是蚀刻完全的，那么检测就结束，不需要再检测其它接触孔，使检测一片晶圆的时间只需15～20分钟，使检测速度快，效率高；同时由于不需要在接触孔中填充导电物质后再通过检测导电物质的导电能力而确定蚀刻是否完全，而是蚀刻完接触孔后直接检测蚀刻效果，实时检测提高了晶圆的良品率。
附图说明
图1是现有制作接触孔产生蚀刻缺陷的示意图；
图2是现有技术检测接触孔蚀刻缺陷的流程图；
图3本发明检测接触孔蚀刻缺陷的流程图；
图4A至图4F是本发明一个实施例检测动态随机存储器电容接触孔蚀刻缺陷的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
现有技术在接触孔内填充满导电物质后或者在芯片被制造出来后通过电子束扫描检测机台(e-beam)检测接触孔的导电能力才发现蚀刻不完全的缺陷。这样会导致异常蚀刻状态无法实时被检测，进而造成了大量的芯片浪费；并且用电子束检测扫描机台(e-beam)检测一片晶圆需要花大约20小时，时间太长。本发明在晶圆半导体器件工作区边缘的半导体器件虚拟区形成虚拟接触孔，如检测出虚拟接触孔蚀刻完全，则检测结束，如检测出虚拟接触孔蚀刻不完全，检测离虚拟接触孔最近的接触孔蚀刻是否完全；如检测出蚀刻完全，则检测结束，如检测出蚀刻仍不完全，检测次近虚拟接触孔的接触孔，依次类推直至检测出的接触孔蚀刻完全。由于工艺的边缘效应、曝光干涉与衍射以及蚀刻机台均匀性缺陷等原因使半导体器件工作区边缘的半导体器件虚拟区的虚拟接触孔的质量没有半导体器件工作区的接触孔质量好。如果虚拟接触孔蚀刻不完全，需要一直检测下去；但是如果检测出虚拟接触孔是蚀刻完全的，那么检测就结束，不需要再检测其它接触孔，使检测一片晶圆的时间只需15～20分钟，使检测速度快，效率高；同时由于不需要在接触孔中填充导电物质后再通过检测导电物质的导电能力而确定蚀刻是否完全，而是蚀刻完接触孔后直接检测蚀刻效果，实时检测提高了晶圆的良品率。
图3是本发明检测接触孔蚀刻缺陷的流程图。如图3所示，执行步骤S201将晶圆分为半导体器件工作区和半导体器件虚拟区，所述半导体器件虚拟区位于半导体工作区边缘；执行步骤S202在晶圆上形成介电层；执行步骤S203蚀刻介电层至露出晶圆，在半导体器件工作区形成接触孔，在半导体器件虚拟区形成虚拟接触孔；执行步骤S204将晶圆放入检测设备，检测虚拟接触孔蚀刻是否完全；执行步骤S205如检测出虚拟接触孔蚀刻完全，则检测结束，如检测出虚拟接触孔蚀刻不完全，检测离虚拟接触孔最近的接触孔蚀刻是否完全；执行步骤S206如检测出接触孔蚀刻完全，检测结束，如检测出接触孔蚀刻仍不完全，由边缘向中心依次类推检测接触孔蚀刻是否完全。
图4A至图4F是本发明一个实施例检测动态随机存储器电容接触孔蚀刻缺陷的示意图。如图4A所示，首先，将晶圆200分成半导体器件工作区230和半导体器件虚拟区231，所述半导体器件虚拟区231位于半导体器件工作区230边缘；在半导体器件工作区230的晶圆200上形成多个动态随机存储器的场效应晶体管及场效应晶体管之间的隔离结构205，所述场效应晶体管包括栅极204、栅极204上的顶盖层203、栅极204侧壁的间隙壁207以及漏极/源极206，顶盖层203与间隙壁207的材料为氮化硅；然后，用化学气相沉积法在晶圆200上形成第一介电层208，且覆盖场效应管，第一介电层208的作用是用来作为器件间的隔离。
形成场效应晶体管的方法为公知技术，首先对在晶圆200中注入离子形成阱；然后在炉管中通入氧气氧化晶圆200形成栅氧化层201；用化学气相沉积法在栅氧化层201上形成多晶硅层，作为栅极204；用低压化学气相沉积法在多晶硅层上形成顶盖层203；由栅氧化层201、栅极204和顶盖层203组成的栅极结构；接着以栅极结构为掩膜，在栅极结构两侧的晶圆200中注入离子，形成低掺杂漏极；接着，在栅极结构的侧壁形成间隙壁207；以栅极结构为掩模，在栅极结构两侧的晶圆200中注入离子，进行重掺杂，形成漏极/源极206。
本实施例中，第一介电层208的材料可以是氧化硅、正硅酸乙酯(TEOS)或硼磷硅玻璃(BPSG)。第一介电层208的厚度为250nm～400nm，具体厚度为250nm、300nm、350nm或400nm。
如图4B所示，用图形布局软件，制作待曝光接触孔图形211和待曝光虚拟接触孔图形213；然后，用电子束写入装置或激光束写入装置将待曝光接触孔图形211和待曝光虚拟接触孔图形213转移至光罩215上，形成接触孔图形217和虚拟接触孔图形219。
本实施例中，待曝光虚拟接触孔213的直径与待曝光接触孔211的直径相同。
如图4C所示，用旋涂法在第一介电层208上形成第一光阻层210，曝光后将图4B中的光罩215上的接触孔图形217和虚拟接触孔图形219转移至第一光阻层210上；经过显影工艺后，在第一光阻层210上形成与漏极/源极206其中之一对应的开口图形；以第一光阻层210为掩膜，沿开口图形用干法蚀刻法蚀刻第一介电层208至露出晶圆200表面，在漏极/源极206之一处形成接触孔212，所述接触孔212位于半导体器件工作区230内，在半导体器件虚拟区231内形成虚拟接触孔216，由于半导体器件虚拟区231属于后续需要裁去的区域，因此工艺的边缘效应、曝光干涉与衍射以及蚀刻机台均匀性缺陷使虚拟接触孔216的质量没有接触孔212质量好；将包含接触孔212和虚拟接触孔216的晶圆200放入电子扫描显微镜(SEM)中对虚拟接触孔216进行检测，由于虚拟接触孔216的质量没有接触孔212质量好，如果因此可以通过检测虚拟接触孔216蚀刻缺陷了解接触孔212蚀刻过程中的蚀刻缺陷，如检测出虚拟接触孔216蚀刻完全，则检测结束，如检测出虚拟接触孔216蚀刻不完全，检测离虚拟接触孔216最近的接触孔蚀刻是否完全；如检测出接触孔蚀刻完全，检测结束，如检测出接触孔蚀刻仍不完全，由边缘向中心依次类推检测接触孔蚀刻是否完全。
本实施例中，电子扫描显微镜(SEM)的放大倍率为10000倍～15000倍，具体放大倍数为10000倍、11000倍、12000倍、13000倍、14000倍或15000倍。扫描一片晶圆200所需的时间为15分钟～20分钟，具体为15分钟、16分钟、17分钟、18分钟、19分钟或20分钟。
本实施例中，虚拟接触孔216的临界尺寸为接触孔212临界尺寸的0.8倍～1.5倍，具体为0.8倍、0.9倍、1.0倍、1.1倍、1.2倍、1.3倍、1.4倍或1.5倍；
干法蚀刻所采用的气体C4F6和O2，C4F6和O2的流量比为30∶21。
如图4D所示，从电子显微镜扫描(SEM)中取出晶圆200；用灰化和湿法蚀刻法去除第一光阻层210；用化学气相沉积法在第一介电层208上形成导电层214，且将导电层214填充满接触孔212和虚拟接触孔216；用化学机械抛光法研磨导电层214至露出第一介电层208。
去除第一光阻层210的方法为公知技术，先在温度为100℃～300℃时灰化第一光阻层210，由于灰化不能完全去除第一光阻层210，因此再用湿法蚀刻法进一步去除第一光阻层210的残留。
导电层214的材料为多晶硅、钨或铜等，本实施例优选多晶硅。
如图4E所示，用化学气相沉积法在第一介电层208上形成第二介电层232，且第二介电层232覆盖导电层214，第二介电层232的作用是用来作为器件间的隔离；用旋涂法在第二介电层232上形成图案化第二光阻层(未图示)；以第二光阻层为掩膜，用干法蚀刻法蚀刻第二介电层232至露出第一介电层208和导电层214，形成与接触孔212连通的沟槽218。
本实施例中，第二介电层232的厚度为250nm～400nm，具体例如250nm、300nm、350nm或400nm。第二介电层232的材料为氧化硅、正硅酸乙酯(TEOS)、或硼磷硅玻璃(BPSG)。
如图4F所示，在沟槽底部及侧壁通过化学气相沉积方式形成半球颗粒多晶硅层220，其中沉积的温度为500℃～550℃，厚度为250埃～350埃；通过化学机械研磨除掉沉积过程中在第二介电层232上表面形成的多晶硅物质；对形成的半球颗粒多晶硅层220进行表面清洗，清洗时间约为10秒，以除去形成在半球颗粒多晶硅层220外表面的氧化层；然后在600℃～800℃的温度下，对半球颗粒多晶硅层344进行掺杂，掺入的物质为磷，持续时间约为34分钟～180分钟，所述经过掺杂的半球颗粒多晶硅层220作为存储电容的第一极板；在所述半球颗粒多晶硅层220外形成介质层221，介质层221材料为氧化铝，厚度为40埃～50埃；在介质层221外形成厚度为250埃～350埃的氮化钛层222，所述氮化钛层222即为电容器的第二极板；在所述氮化钛层346外形成厚度为800埃～1200埃的多晶硅层223。
本实施例中，形成半球颗粒状的多晶硅层220，增大其表面积，有助于增加电容器的存储容量。而对半球颗粒多晶硅层220掺杂，可以提高其电导率，使电容极板有更好的导电性能，增加存取速度。
对半球颗粒多晶硅层344进行掺杂的温度具体为600℃、650℃、700℃、750℃或800℃。掺杂时间具体为34分钟、35分钟、60分钟、90分钟、120分钟、150分钟或180分钟。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种检测接触孔蚀刻缺陷的方法，其特征在于，包括下列步骤：
a.将晶圆分为半导体器件工作区和半导体器件虚拟区，所述半导体器件虚拟区位于半导体工作区边缘；
b.在晶圆上形成介电层；
c.蚀刻介电层至露出晶圆，在半导体器件工作区形成接触孔，在半导体器件虚拟区形成虚拟接触孔，所述虚拟区接触孔质量比工作区接触孔差；
d.将晶圆放入检测设备，检测虚拟接触孔蚀刻是否完全；
e.如检测出虚拟接触孔蚀刻完全，检测结束，如检测出虚拟接触孔蚀刻不完全，检测离虚拟接触孔最近的接触孔蚀刻是否完全；
f.如检测出接触孔蚀刻完全，检测结束，如检测出接触孔蚀刻仍不完全，由边缘向中心依次类推检测接触孔蚀刻是否完全。
2.根据权利要求1所述的检测接触孔蚀刻缺陷的方法，其特征在于：检测虚拟接触孔的设备为电子扫描显微镜。
3.根据权利要求2所述的检测接触孔蚀刻缺陷的方法，其特征在于：电子扫描显微镜的放大倍率为10000～15000倍。
4.根据权利要求1所述的检测接触孔蚀刻缺陷的方法，其特征在于：所述虚拟接触孔直径与接触孔直径相同。
5.根据权利要求4所述的检测接触孔蚀刻缺陷的方法，其特征在于：所述虚拟接触孔的数量为至少一个。
6.根据权利要求1所述的检测接触孔蚀刻缺陷的方法，其特征在于：步骤c包括：形成待曝光接触孔图形和待曝光虚拟接触孔图形；
将待曝光待曝光接触孔图形和待曝光虚拟接触孔图形转移至光罩上，形成接触孔图形和虚拟接触孔图形；
将光罩上的接触孔图形和虚拟接触孔图形转移至介电层上；
沿接触孔图形和虚拟接触孔图形蚀刻介电层至露出晶圆，在半导体器件工作区形成接触孔，在半导体器件虚拟区形成虚拟接触孔。
7.根据权利要求6所述的检测接触孔蚀刻缺陷的方法，其特征在于：用图形布局软件形成待曝光虚拟接触孔图形。
8.根据权利要求6所述的检测接触孔蚀刻缺陷的方法，其特征在于：用电子束写入装置或激光束写入装置将待曝光虚拟接触孔图形转移至光罩上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101488183A CN100517627C (zh) | 2006-12-28 | 2006-12-28 | 检测接触孔蚀刻缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101488183A CN100517627C (zh) | 2006-12-28 | 2006-12-28 | 检测接触孔蚀刻缺陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101211805A CN101211805A (zh) | 2008-07-02 |
| CN100517627C true CN100517627C (zh) | 2009-07-22 |
Family
ID=39611708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101488183A Expired - Fee Related CN100517627C (zh) | 2006-12-28 | 2006-12-28 | 检测接触孔蚀刻缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100517627C (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122637B (zh) * | 2010-01-08 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 检测结构、检测方法及形成检测结构的方法 |
| CN102254845B (zh) * | 2010-05-21 | 2013-06-12 | 武汉新芯集成电路制造有限公司 | 接触插塞底部轮廓的检测方法 |
| CN103346142B (zh) * | 2013-06-04 | 2015-09-30 | 上海华力微电子有限公司 | 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法 |
| CN103811369B (zh) * | 2013-10-21 | 2016-09-07 | 上海华力微电子有限公司 | 铜连接孔刻蚀不足缺陷在线检测方法 |
| CN108807209A (zh) * | 2018-06-08 | 2018-11-13 | 武汉新芯集成电路制造有限公司 | 一种接触孔的性能预估模型及方法 |
| CN112117207B (zh) * | 2020-09-25 | 2022-07-15 | 上海华力微电子有限公司 | 晶圆缺陷的监控方法 |
| US20220236051A1 (en) * | 2021-01-25 | 2022-07-28 | Changxin Memory Technologies, Inc. | Method for detecting etching defects of etching equipment |
| CN112928038B (zh) * | 2021-01-25 | 2022-06-17 | 长江存储科技有限责任公司 | 一种检测方法 |
| CN112908881B (zh) * | 2021-01-25 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构参数获取、检测标准的获取及检测方法 |
| CN112902870B (zh) * | 2021-01-25 | 2023-12-19 | 长鑫存储技术有限公司 | 蚀刻机台的刻蚀缺陷的检测方法 |
-
2006
- 2006-12-28 CN CNB2006101488183A patent/CN100517627C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101211805A (zh) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517627C (zh) | 检测接触孔蚀刻缺陷的方法 | |
| CN101593744B (zh) | 套刻对准标记及其制作方法 | |
| CN101295624A (zh) | 缺陷的检测结构及其制作方法、检测方法 | |
| US7494890B2 (en) | Trench capacitor and method for manufacturing the same | |
| CN102122637B (zh) | 检测结构、检测方法及形成检测结构的方法 | |
| CN103187368A (zh) | 嵌入式闪存中晶体管的形成方法 | |
| US20200152639A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN101894756A (zh) | 形成沟槽的方法、形成金属连线的方法、光刻方法及设备 | |
| CN101211803A (zh) | 沟槽轮廓参数检测方法 | |
| CN112902870B (zh) | 蚀刻机台的刻蚀缺陷的检测方法 | |
| CN102709307A (zh) | 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法 | |
| US20130011989A1 (en) | Methods of manufacturing a dram device | |
| CN103824802B (zh) | 半导体结构的形成方法 | |
| US7928000B2 (en) | Method for forming self aligned contacts for integrated circuit devices | |
| CN101170081A (zh) | 制造动态随机存取存储器的方法 | |
| CN111785683B (zh) | 半导体器件形成方法及版图结构 | |
| US6432827B1 (en) | ILD planarization method | |
| US7132354B2 (en) | Inspection methods for a semiconductor device | |
| CN1320629C (zh) | 集成电路器件形成隔离物后修复等离子体损伤的方法 | |
| CN100383947C (zh) | 检测管缝缺陷的方法 | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| CN101295623A (zh) | 半导体器件的制作方法 | |
| CN100361286C (zh) | 半导体元件缺陷的检测方法 | |
| US6806104B1 (en) | Method for detecting defect of semiconductor device | |
| CN101958245B (zh) | 刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111118 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090722 Termination date: 20181228 |