CN101894756A - 形成沟槽的方法、形成金属连线的方法、光刻方法及设备 - Google Patents

Abstract

本发明提供了一种形成沟槽的方法、形成金属连线的方法、光刻方法及设备，所述形成沟槽的方法包括步骤：测试曝光、显影后的光刻胶掩模图形的沟槽侧壁是否垂直于半导体基底，如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后循环执行该步骤；利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光；对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；对具有所述光刻胶掩模图形的半导体基底进行刻蚀，从而在半导体基底中形成沟槽，该方法使得刻蚀形成的沟槽侧壁更光滑。

Description

形成沟槽的方法、形成金属连线的方法、光刻方法及设备

技术领域

本发明涉及半导体制造技术领域，特别涉及形成沟槽的方法、形成金属连线的方法、光刻方法及设备。

背景技术

半导体制造过程中，光刻是把临时电路结构复制到以后要进行刻蚀的硅片上。这些结构首先以图案形式制作在掩模板上。紫外光透过掩模板把图案转移到硅片表面的光刻胶层上。以正性光刻胶为例，通常的光刻是这样进行的：光刻胶层被透过掩模板曝光，光刻胶层透过掩模板上的图案被曝光的部分发生化学变化，之后进行显影，发生化学变化的光刻胶层被去掉，这样就在硅片上形成掩模图形。再进一步利用该掩模图形做掩模，对硅片刻蚀就可以在硅片中形成所需电路。

但是由于光刻过程受到光刻胶厚度、曝光计量以及焦距补偿等参数影响，因此光刻后形成的掩模图形的形状可能会存在一定的误差，这样利用所述掩模图形作为掩模进行刻蚀后，在硅片上的电路中也可能存在误差。

因此在传统的制造工艺流程中，要对刻蚀后的硅片进行刻蚀后检查(After Etch Inspection，AEI)。例如在公开日2003年10月15日，公告号“CN1449577”，名称“施行最后临界尺寸控制的方法及装置”的中国专利中，提供了一种实行最后特征尺寸控制的方法及装置，用来提高刻蚀特征尺寸的精确度，减小误差。该方法如图1所示包括：

S10：在实行金属沉积工艺、光刻工艺或刻蚀工艺之后从半导体晶片获取计量数据；

S20：用所述计量数据实行最终特征尺寸控制调整工艺，其中包括将计量数据与该半导体晶片相关联，根据该关联关系计算尺寸误差，并修正控制输入的参数，例如可以对光刻步骤的曝光剂量及曝光焦距进行修正；

S30：然后进行反馈。

上述方法虽然利用了AEI的检测数据对光刻的步骤进行调整，但是针对上述光刻方法得到掩模图形做掩模，刻蚀后的硅片进行测试，发现刻蚀形成的沟槽的侧壁线条呈锯齿状。图2为现有的光刻方法形成的具有开口结构的光刻胶掩模图形的俯视形貌图；图3为利用现有方法形成的沟槽的俯视形貌图，从图2可以看出现有方法形成的开口结构的底部尺寸小于顶部尺寸，从而使得如图3所示，刻蚀形成的沟槽的侧壁线条曾锯齿状。

发明内容

本发明的目的是提供形成沟槽的方法、形成金属连线的方法、光刻方法及设备，用来解决刻蚀形成的沟槽侧壁线条呈锯齿状的问题。

一种形成沟槽的方法，包括步骤：提供半导体基底；在所述半导体基底表面形成光刻胶层；利用目标能量透过掩模板对所述光刻胶层曝光；对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；测试所述光刻胶掩模图形的沟槽侧壁是否垂直于半导体基底，如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后循环执行该步骤；利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光；对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；对具有所述光刻胶掩模图形的半导体基底进行刻蚀，从而在半导体基底中形成沟槽。

可选的，测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底的方法为：将光刻胶掩模图形的半导体基底从开口结构位置进行切片，观察开口结构的侧壁剖面。

可选的，所述沟槽的深度为1.5μm至4μm。

可选的，所述光刻胶层的厚度为1μm至3μm。

相应的，本发明还提供了一种包括上述所述的形成沟槽的方法的形成金属连线的方法，还包括：在沟槽内填充金属。

相应的本发明还提供了一种光刻的方法，包括步骤：提供半导体基底；在所述半导体基底表面形成光刻胶层；利用目标能量透过掩模板对所述光刻胶层曝光；对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；测试所述光刻胶掩模图形的沟槽侧壁是否垂直于半导体基底，如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后循环执行该步骤；利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光；对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形。

可选的，测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底的方法为：将光刻胶掩模图形的半导体基底从开口结构位置进行切片，观察沟槽的侧壁剖面。

可选的，所述沟槽的深度为1.5μm至4μm。

可选的，所述光刻胶层的厚度为1μm至3μm。

相应的本发明还提供了一种光刻设备，包括：曝光装置，用于利用目标能量透过掩模板对对所述光刻胶层曝光；显影装置，用于对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；测试装置，用于测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底；反馈装置，用于当所述光刻胶掩模图形的开口结构侧壁垂直于半导体基底，向所述曝光装置反馈利用目标能量进行下一次曝光指令，当所述光刻胶掩模图形的沟槽侧壁不垂直于半导体基底，将调整后的曝光能量作为目标能量，并向所述曝光装置反馈利用目标能量进行下一次曝光指令。

和现有技术相比本发明的优点在于：

本发明通过测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底，如果是，则以所述光刻胶掩模图形为掩模，对所述半导体基底进行刻蚀，形成沟槽；如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，从而使得光刻形成的光刻胶掩模图形的开口结构图形的侧壁垂直于半导体基底，从而使得利用该光刻胶掩模图形做掩模刻蚀形成的沟槽的边缘更加光滑。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有的一种实行最后特征尺寸控制的方法；

图2为现有的光刻方法形成的具有开口结构的光刻胶掩模图形的俯视形貌图；

图3为利用现有方法形成的沟槽的俯视形貌图；

图4为本发明的形成沟槽的方法一实施例的流程图；

图5至图9是本发明的形成沟槽的方法一实施例的示意图；

图10是本发明的光刻设备一实施例的示意图；

图11为本发明光刻方法形成的具有开口结构的光刻胶掩模图形的俯视形貌图；

图12为利用本发明的形成沟槽的方法形成的沟槽的俯视形貌图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

在半导体器件制造过程中，由于光刻过程受到光刻胶厚度、曝光计量以及焦距补偿等参数影响，因此光刻后形成的掩模图形的形状可能会存在一定的误差，这样利用所述掩模图形作为掩模进行刻蚀后，在硅片上的电路中也可能存在误差。因此在传统的制造工艺流程中，要对刻蚀后的硅片进行AEI。但是在现有技术中，一方面AEI通常是对刻蚀后形成的沟槽进行测试，这样即使刻蚀的结果不合格去调整光刻过程，该刻蚀后的器件也已经报废；另一方面，现有技术中的AEI通常是对刻蚀后的沟槽的特征尺寸进行测试，而不关注沟槽的侧壁，更不去关注光刻胶掩模图形开口结构是否垂直于半导体基底。

但是发明人经过研究发现，由于光刻胶掩模图形开口结构不垂直于半导体基底，造成开口结构边缘光刻胶呈倾斜状，使得开口边缘的光刻胶的有效厚度减少，从而在蚀刻过程中沟槽侧壁形状会受到破坏，出现侧壁线条呈锯齿状的现象从而导致半导体器件的电性受到一定程度的影响，严重的会造成漏电流偏大。尤其在UTM(超厚金属蚀刻工艺)中，由于需要刻蚀形成的沟槽的深度较大，因此需要的光刻胶掩模图形的厚度也较大，光刻胶的实际有效厚度就显得更为重要，如果光刻胶掩模图形开口结构不垂直于半导体基底，就容易造成刻蚀后形成的沟槽的侧壁线条呈锯齿状。

因此本发明的发明人提供了一种形成沟槽的方法，包括步骤：提供半导体基底；在所述半导体基底表面形成光刻胶层；利用目标能量透过掩模板对所述光刻胶层曝光；对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；测试所述光刻胶掩模图形的沟槽侧壁是否垂直于半导体基底，如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后循环执行该步骤；利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光；对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；对具有所述光刻胶掩模图形的半导体基底进行刻蚀，从而在半导体基底中形成沟槽。

可选的，测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底的方法为：将光刻胶掩模图形的半导体基底从开口结构位置进行切片，观察开口结构的侧壁剖面。

可选的，所述沟槽的深度为在1.5μm-4μm。

可选的，所述光刻胶层的厚度为1μm-3μm。

相应的，本发明还提供了一种包括上述所述的形成沟槽的方法的形成金属连线的方法，还包括：在沟槽内填充金属。

相应的本发明还提供了一种光刻的方法，包括步骤：提供半导体基底；在所述半导体基底表面形成光刻胶层；利用目标能量透过掩模板对所述光刻胶层曝光；对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；测试所述光刻胶掩模图形的沟槽侧壁是否垂直于半导体基底，如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后循环执行该步骤；利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光；对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形。

可选的，测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底的方法为：将光刻胶掩模图形的半导体基底从开口结构位置进行切片，观察沟槽的侧壁剖面。

可选的，所述沟槽的深度为在1.5μm-4μm。

可选的，所述光刻胶层的厚度为1μm-3μm。

相应的本发明还提供了一种光刻设备，包括：曝光装置，用于利用目标能量透过掩模板对对所述光刻胶层曝光；显影装置，用于对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；测试装置，用于测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底；反馈装置，用于当所述光刻胶掩模图形的开口结构侧壁垂直于半导体基底，向所述曝光装置反馈利用目标能量进行下一次曝光指令，当所述光刻胶掩模图形的沟槽侧壁不垂直于半导体基底，将调整后的曝光能量作为目标能量，并向所述曝光装置反馈利用目标能量进行下一次曝光指令。

图4为本发明的形成沟槽的方法一实施例的流程图；图5-图7为本发明的形成沟槽的方法一实施例的示意图；下面结合图4-图7对形成沟槽的方法的实施例进行说明。

如图4所示，本发明的形成沟槽的方法包括下列步骤：

S110：提供半导体基底。

如图5所示，具体的，提供半导体基底100，半导体基底100可以是单晶、多晶或者非晶结构的硅(Si)或硅锗(SiGe)结构；也可以是混合的半导体结构，例如碳化硅、砷化镓、磷化镓、锑化铟、磷化铟、砷化铟、或锑化镓；也可以是绝缘层上具有半导体材料层的结构，例如绝缘体上硅(SOI)；还可以是合金半导体结构。虽然在此描述了形成半导体衬底的几个示例，但是可以作为半导体衬底的任何结构均落入本发明的范围内。

半导体基底100包括导电层105，例如多晶硅层、金属层或金属化合物层。在导电层105上具有刻蚀停止层110，例如氮化硅层。在刻蚀停止层110上具有层间介质层120，例如用TEOS做原料形成的氧化硅层或者氮氧化硅层。因为刻蚀停止层110与层间介质层120的材料不同，刻蚀速率也不同，因此可以通过对刻蚀停止层110选择性的刻蚀，从而刻蚀停止层110可以起到刻蚀停止的作用，以防止过刻蚀对导电层的损伤。层间介质层120既可以在电学上隔离器件和互连金属层，又可以在物理上将器件与可移动粒子等杂质源隔离开，起到层与层之间绝缘作用，因此层间介质层120还可以是其它的绝缘材料。

S120：在所述半导体基底100表面形成光刻胶层。

如图6所示，具体的，可以利用本领域技术人员熟知的方法在半导体基底100表面形成光刻胶层130，例如用光刻胶涂覆装置向半导体基底100喷涂光刻胶，并通过旋转半导体基底100，从而使光刻胶均匀涂覆在半导体基底表面。光刻胶层130的厚度可以根据光刻后要进行刻蚀的形成的沟槽深度相关，通常要刻蚀的沟槽的深度越深，则光刻胶层的厚度越大，例如在本实施例中，需要刻蚀的沟槽为1.5μm至4μm，例如3μm，因此光刻胶层130的厚度为1μm至3μm、例如1.5μm。

S130：利用目标能量透过掩模板对对所述光刻胶层曝光。

如图7所示，具体的，为了在光刻之后得到理想尺寸的掩模图形，需要在该步为曝光步骤设置参数，本实施例中利用曝光装置进行曝光，因此需要为曝光装置设置目标能量，该目标能量的设定与将要曝光的光刻胶层的厚度相关，通常厚度越大，曝光的能量越大。本领域技术人员可以根据将要曝光的光刻胶层的厚度相关确定曝光的能量，例如光刻胶层厚度为1.5μm-2.5μm，曝光的目标能量为20mJ-40mJ。

以选用正性光刻胶层为例，将掩模板510和半导体基底100的位置对应，经过光源520曝光，光刻胶层130上的对应掩模图形的位置被照射，被照射的部分发生化学变化后可被显影液软化和溶解，没有被照射的部分则不能被显影液软化和溶解。

在曝光开始需要设置掩模板510上的开口结构图形与曝光装置中的标记对准也叫做套准，这样就可以在半导体晶片的光刻胶层上的特定位置形成所需的掩模图形。本实施例中可以采用本领域技术人员熟知的曝光方法，例如扫描曝光，因此不再赘述。

S140：对曝光后的光刻胶层130进行显影，形成具有开口结构的光刻胶掩模图形。

如图8所示，具体的，对曝光之后的光刻胶层130进行显影处理。用化学显影液溶解浸泡光刻胶层130，将经过曝光造成的可溶解区域清洗掉，这样就在光刻胶层130就形成具有开口结构610的光刻胶掩模图形。

S150：测试所述光刻胶掩模图形的沟槽侧壁是否垂直于半导体基底，如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后循环执行该步骤。

从显影完成的半导体基底中抽取一个开口结构或者多个开口结构，并测试开口结构侧壁是否垂直于半导体基底的方法为将光刻胶掩模图形的半导体基底从开口结构位置进行切片，观察开口结构的侧壁剖面。如果开口结构侧壁不垂直于半导体基底，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后再循环执行该步骤，直到测试得到的开口结构侧壁垂直于半导体基底，则跳出循环进入下面步骤。

S160：对具有所述光刻胶掩模图形的半导体基底进行刻蚀，从而在半导体基底中形成沟槽。

如图9所示，具体的，可以利用本领域技术人员熟知的刻蚀方法，例如刻蚀气体为CF4和CHF3的混合气体，具体的CF4的流量为：50sccm-500sccm；CHF3的流量为：50sccm-200sccm，反应腔室压力为：50mTorr-500mTorr，电源功率为：500W-2500W，刻蚀时间为：50sec-300sec，刻蚀形成的所述沟槽的深度为1.5μm至4μm，例如3μm。

上述方案通过对光刻后的开口图形侧壁的检测，得到了使光刻形成侧壁垂直于半导体基底的开口图形的曝光能量，从而可以将该曝光能量设定为目标能量对半导体基底曝光，从而使后续形成的沟槽的侧壁光滑。图11为本发明光刻方法形成的具有开口结构的光刻胶掩模图形的俯视形貌图；图12为利用本发明的形成沟槽的方法形成的沟槽的俯视形貌图。从图11可以看出，利用本发明的方法形成的光刻胶掩模图形中的的开口结构的侧壁底部与顶部尺寸接近，垂直性好，从而在后续刻蚀后形成的沟槽如图12所示，边缘光滑。

在形成沟槽之后，进一步的还可以在沟槽中填充金属，形成金属连线。该步骤可以利用本领域技术人员熟知的方法，因此不再赘述。

另外本发明还提供了一种光刻方法包括步骤：

提供半导体基底；

在所述半导体基底表面形成光刻胶层；

利用目标能量透过掩模板对所述光刻胶层曝光；

对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；

测试所述光刻胶掩模图形的沟槽侧壁是否垂直于半导体基底，如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后循环执行该步骤；

利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光；

对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形。

其中，测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底的方法为：将光刻胶掩模图形的半导体基底从开口结构位置进行切片，观察沟槽的侧壁剖面。

其中，所述沟槽的深度为1.5μm至4μm，例如3μm。

其中，所述光刻胶层的厚度为1μm至3μm，例如1.5μm。

另外本发明还提供了一种光刻设备，如图10所示，包括：

曝光装置810，用于利用目标能量透过掩模板对对所述光刻胶层曝光；

显影装置820，用于对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；

测试装置830，用于测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底；

反馈装置840，用于当所述光刻胶掩模图形的开口结构侧壁垂直于半导体基底，向所述曝光装置反馈利用目标能量进行下一次曝光指令，当所述光刻胶掩模图形的沟槽侧壁不垂直于半导体基底，将调整后的曝光能量作为目标能量，并向所述曝光装置反馈利用目标能量进行下一次曝光指令。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种形成沟槽的方法，其特征在于，包括步骤：

提供半导体基底；

在所述半导体基底表面形成光刻胶层；

利用目标能量透过掩模板对所述光刻胶层曝光；

对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；

测试所述光刻胶掩模图形的沟槽侧壁是否垂直于半导体基底，如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后循环执行该步骤；

利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光；

对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；

对具有所述光刻胶掩模图形的半导体基底进行刻蚀，从而在半导体基底中形成沟槽。

2.根据权利要求1所述的形成沟槽的方法，其特征在于，测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底的方法为：将光刻胶掩模图形的半导体基底从开口结构位置进行切片，观察开口结构的侧壁剖面。

3.根据权利要求1所述的形成沟槽的方法，其特征在于，所述沟槽的深度为1.5μm至4μm。

4.根据权利要求3所述的形成沟槽的方法，其特征在于，所述光刻胶层的厚度为1μm至3μm。

5.一种包括权利要求1至3任意一项所述的形成沟槽的方法的形成金属连线的方法，其特征在于，还包括：

在沟槽内填充金属。

6.一种光刻的方法，其特征在于，包括步骤：

提供半导体基底；

在所述半导体基底表面形成光刻胶层；

利用目标能量透过掩模板对所述光刻胶层曝光；

对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；

测试所述光刻胶掩模图形的沟槽侧壁是否垂直于半导体基底，如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后循环执行该步骤；

利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光；

对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形。

7.根据权利要求5所述的光刻方法，其特征在于，测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底的方法为：将光刻胶掩模图形的半导体基底从开口结构位置进行切片，观察沟槽的侧壁剖面。

8.根据权利要求5所述的光刻方法，其特征在于，所述沟槽的深度为1.5μm至4μm。

9.根据权利要求8所述的形成沟槽的方法，其特征在于，所述光刻胶层的厚度为1μm至3μm。

10.一种光刻设备，其特征在于，包括：

曝光装置，用于利用目标能量透过掩模板对对所述光刻胶层曝光；

显影装置，用于对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；

测试装置，用于测试所述光刻胶掩模图形的开口结构侧壁是否垂直于半导体基底；

反馈装置，用于当所述光刻胶掩模图形的开口结构侧壁垂直于半导体基底，向所述曝光装置反馈利用目标能量进行下一次曝光指令，当所述光刻胶掩模图形的沟槽侧壁不垂直于半导体基底，将调整后的曝光能量作为目标能量，并向所述曝光装置反馈利用目标能量进行下一次曝光指令。

Images