CN111785683B - 半导体器件形成方法及版图结构 - Google Patents
半导体器件形成方法及版图结构 Download PDFInfo
- Publication number
- CN111785683B CN111785683B CN202010694331.5A CN202010694331A CN111785683B CN 111785683 B CN111785683 B CN 111785683B CN 202010694331 A CN202010694331 A CN 202010694331A CN 111785683 B CN111785683 B CN 111785683B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- forming
- layout
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000004888 barrier function Effects 0.000 claims abstract description 70
- 239000010410 layer Substances 0.000 claims description 221
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 12
- 238000005452 bending Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 230000007547 defect Effects 0.000 abstract description 17
- 230000008569 process Effects 0.000 abstract description 14
- 230000000877 morphologic effect Effects 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 gallium arsenide Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件形成方法及版图结构，通过使接触结构的侧壁与覆盖侧墙层的阻挡层存在间隔，可以避免所述接触结构与阻挡层中的空隙接触，由此可以使所述接触结构远离所述阻挡层中的空隙，从而能够解决接触结构的形貌缺陷问题，并可以进一步解决因接触结构的形貌缺陷造成的半导体器件漏电。以及，通过设计有源区版图层、栅极版图层和接触孔版图层；使接触孔版图层的接触孔图形区与栅极版图层的栅极图形区存在间隔，从而在利用所述半导体器件版图结构形成半导体器件的过程中，可以使接触结构与栅极结构之间具有一定的间隔，由此可以使得所述接触结构远离空隙，避免接触结构的形貌缺陷问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件形成方法及版图结构。
背景技术
在半导体器件的制造过程中，通常需要形成接触结构以用于半导体器件与外部电路的连接，在现有技术中，形成接触结构的方法包括，提供半导体衬底，然后，在半导体衬底上形成栅极，在所述栅极的侧壁上形成侧墙，然后，在所述侧墙和所述半导体衬底上形成阻挡层(SAB)，接着在半导体衬底的全局表面上形成层间介质层，并在层间介质层中形成接触结构。其中，在形成所述侧墙的过程中，通常需要采用刻蚀工艺，而刻蚀工艺的各相同性刻蚀会导致栅极侧壁底部的侧墙凹陷，在形成阻挡层时，阻挡层会沿侧墙表面沉积，在形成层间介质层之后，层间介质层与阻挡层之间会存在空隙。在后续形成接触结构时，需要先在层间介质层中形成接触孔，在形成接触孔的过程中，所述空隙会和接触孔联通，接触孔和空隙藕断丝连的状况会使化学物质很容易流入空隙中，并且很难被烘干。在后续的接触孔填充导电层以形成接触结构的过程中，化学气体会出现外泄情况，因此会产生导电层缺失现象，从而会使得接触结构出现形貌缺陷，进而会造成半导体器件漏电的问题。
发明内容
本发明的目的在于提供一种半导体器件形成方法及版图结构，以解决接触结构的形貌缺陷问题，并解决因接触结构的形貌缺陷造成的半导体器件漏电。
为解决上述技术问题，本发明提供一种半导体器件形成方法，包括：
提供一半导体衬底，所述半导体衬底包括有源区和隔离区，所述隔离区的所述半导体衬底上形成有多个栅极结构；
在每个所述栅极结构的侧壁上形成侧墙层；
形成阻挡层，所述阻挡层覆盖所述侧墙层和所述有源区的所述半导体衬底；
形成层间介质层，所述层间介质层覆盖所述阻挡层和所述栅极结构的顶面；
形成接触结构，所述接触结构位于各述栅极结构侧的所述层间介质层中，并且所述接触结构的侧壁与覆盖所述侧墙层的阻挡层存在间隔。
可选的，在所述的半导体器件形成方法中，形成所述接触结构的方法包括：
在各所述栅极结构侧的所述层间介质层中形成接触孔；
在所述接触孔中填充导电层，以形成所述接触结构；其中，所述导电层的材质包括钨。
可选的，在所述的半导体器件形成方法中，所述有源区的宽度与所述接触孔的宽度相等，且所述接触孔的侧壁到所述栅极结构的距离大于所述侧墙层和所述阻挡层的厚度之和。
可选的，在所述的半导体器件形成方法中，所述接触孔的侧壁到所述栅极结构的距离为0.13μm～0.18μm。
可选的，在所述的半导体器件形成方法中，所述有源区的宽度大于所述接触孔的宽度。
可选的，在所述的半导体器件形成方法中，所述有源区的宽度为0.2μm～0.3μm。
可选的，在所述的半导体器件形成方法中，所述接触结构位于所述有源区的所述半导体衬底上，且所述接触结构在厚度方向上贯通所述层间介质层和所述阻挡层。
可选的，在所述的半导体器件形成方法中，所述侧墙层包括依次层叠的第一氧化硅层、氮化硅层和第二氧化硅层，所述第一氧化硅层覆盖所述栅极结构的侧壁。
可选的，在所述的半导体器件形成方法中，所述阻挡层的材质为氮化硅或者氧化硅；所述层间介质层的材质为氧化硅。
基于同一发明构思，本发明还提供一种半导体器件版图结构，包括有源区版图层、位于所述有源区版图层上的栅极版图层以及位于所述栅极版图层上的接触孔版图层；
所述有源区版图层包括多个有源区图形区；
所述栅极版图层包括多个栅极图形区，所述有源区图形区的部分位于相邻的两个所述栅极图形区之间；每个所述栅极图形区包括一弯曲部以及位于所述弯曲部两端并与所述弯曲部相连的呈直条状的延伸部，相邻的两个所述栅极图形区的弯曲部的凸向相反；
所述接触孔版图层包括多个接触孔图形区，且所述接触孔图形区与所述栅极图形区存在间隔。
可选的，在所述的半导体器件版图结构中，所述有源区图形区的至少一部分位于相邻的两个所述栅极图形区的所述弯曲部之间，所述有源区图形区与所述接触孔图形区的宽度相等，所述接触孔图形区到所述弯曲部的直线距离为0.13μm～0.18μm。
可选的，在所述的半导体器件版图结构中，每个所述栅极图形区呈直条状，所述有源区图形区的宽度大于所述接触孔图形的宽度，所述有源区图形区的宽度为0.2μm～0.3μm。
在本发明提供的半导体器件形成方法中，通过使接触结构的侧壁与覆盖所述侧墙层的阻挡层存在间隔，从而可以避免在所述接触结构与阻挡层中的空隙接触，由此可以使所述接触结构远离所述阻挡层中的空隙，从而能够解决接触结构的形貌缺陷问题，并可以进一步解决因接触结构的形貌缺陷造成的半导体器件漏电。
在本发明提供的半导体器件版图结构中，通过设计有源区版图层、栅极版图层和接触孔版图层；使所述接触孔图形区与所述栅极图形区存在间隔，从而在利用所述半导体器件版图结构形成半导体器件的过程中，可以使所述接触结构与所述栅极结构之间具有一定的间隔，由此可以使得所述接触结构远离所述阻挡层中的空隙，从而解决接触结构的形貌缺陷问题。
附图说明
图1是本发明实施例提供的半导体器件形成方法的流程示意图；
图2至图7是本发明实施例提供的半导体器件形成方法中形成的结构示意图；
图8至图9是本发明实施例提供的半导体器件版图结构的示意图；
其中，附图标记说明如下：
100-半导体衬底；101-有源区；102-隔离区；110-栅极结构；120-侧墙层；130-阻挡层；140-层间介质层；150-接触孔；160-接触结构。
200-半导体器件版图结构；210-有源区图形区；220-栅极图形区；221-弯曲部；222-延伸部；230-接触孔图形区；
300-半导体器件版图结构；310-有源区图形区；320-栅极图形区；330-接触孔图形区。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件形成方法及版图结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，实施例提供的半导体器件形成方法的流程示意图。如图1所示，所述半导体器件形成方法包括：
步骤S1：提供一半导体衬底，所述半导体衬底包括有源区和隔离区，所述隔离区的所述半导体衬底上形成有多个栅极结构；
步骤S2：在每个所述栅极结构的侧壁上形成侧墙层；
步骤S3：形成阻挡层，所述阻挡层覆盖所述侧墙层和所述有源区的所述半导体衬底；
步骤S4：形成层间介质层，所述层间介质层覆盖所述阻挡层和所述栅极结构的顶面；
步骤S5：形成接触结构，所述接触结构位于各述栅极结构侧的所述层间介质层中，并且所述接触结构的侧壁与覆盖所述侧墙层的阻挡层存在间隔。
接着，请参考图2至图7，图2至图7是本发明实施例提供的半导体器件形成方法中形成的结构示意图。在步骤S1中，如图2所示，提供一半导体衬底100，所述半导体衬底包括有源区101和隔离区102，所述隔离区102的所述半导体衬底100上形成有多个栅极结构110，所述隔离区102例如可以为浅沟槽隔离结构，用于隔离所述有源区101，多个所述栅极结构100之间存在间隔；所述半导体衬底100可以为硅或硅锗，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如砷化镓等III-V族化合物等。所述栅极结构110包括层叠的浮栅(图未示)和控制栅(图未示)，所述浮栅与所述控制栅之间可以形成有隔离层，以隔离所述浮栅和所述控制栅。
在步骤S2中，如图3所示，在每个所述栅极结构110的侧壁上形成侧墙层120；所述侧墙层120包括依次层叠的第一氧化硅层、氮化硅层和第二氧化硅层，所述第一氧化硅层覆盖所述栅极结构110的侧壁。进一步的，形成所述侧墙层120的方法包括，在所述栅极结构110顶面和侧壁以及所述半导体衬底100上依次形成第一氧化硅材料层、氮化硅材料层和第二氧化硅层材料层；然后，采用干法刻蚀去除部分所述第二氧化硅材料层(位于所述栅极结构110顶面和所述半导体衬底100上的第二氧化硅材料层)，以形成所述第二氧化硅层，并暴露出部分所述氮化硅材料层；接着，采用湿法刻蚀去除暴露出的所述氮化硅材料层(位于所述栅极结构110顶面和所述半导体衬底100上的氮化硅材料层)，以形成所述氮化硅层，并暴露出部分所述第一氧化硅材料层；最后，采用干法刻蚀去除暴露出的所述第一氧化硅材料层，以形成所述第一氧化硅层，并暴露出所述半导体衬底100和所述栅极结构110顶面。其中，在采用湿法刻蚀去除暴露出的所述氮化硅材料层时，湿法刻蚀会对第一氧化硅材料层造成刻蚀，即会刻蚀位于所述氮化硅下方的第一氧化硅材料层，在形成所述第一氧化硅层以后，所述氧化硅层与所述氮化硅层之间的拐角处会存在空隙。
在本申请的其他实施例中，所述半导体器件形成方法还包括，以所述侧墙层120为掩膜对所述有源区的所述半导体衬底100执行掺杂离子注入工艺，在执行所述掺杂离子注入工艺的过程中，所述侧墙层120可以避免所述栅极结构110的离子注入损伤。
在步骤S3中，如图4所示，形成阻挡层130，所述阻挡层130覆盖所述侧墙层120和所述有源区的所述半导体衬底100(或者说未被所述栅极结构覆盖的所述半导体衬底)。其中，所述阻挡层130的材质为氮化硅或者氧化硅，在本发明的其他实施例中，所述阻挡层130也可以为富硅氧化物(silicon rich oxide，SRO)，正硅酸乙酯(TEOS)或者氮氧化硅(SiON)，或者所述阻挡层可以为包括硅氧化物、硅氮化物和硅氧化物的ONO(依次层叠的氧化物、氮化物和氧化物)堆叠结构。
形成所述阻挡层130的方法包括，在所述半导体衬底100的全局表面上沉积阻挡层130，例如可以采用等离子化学气相沉积的方法形成所述阻挡层130；然后，对所述半导体衬底100进行去离子水清洗，并进行快速退火处理，其中，去离子水清洗可以去除沉积的阻挡层130表面的杂质等，快速热退火工艺可以使阻挡层130具有良好的致密性。接着，在阻挡层130表面上涂覆光刻胶，以覆盖阻挡层130的表面，经曝光和显影工艺后，去除多余光刻胶，于阻挡层130的表面上形成图形化的光刻胶层，所述图形化的光刻胶层暴露出位于所述栅极结构110顶面上的阻挡层130；接着，以所述图形化的光刻胶层为掩膜，对其下方的阻挡层130进行干法刻蚀，以去除位于所述栅极结构110顶面上的阻挡层130，即保留所述侧墙层120和所述半导体衬底100上的阻挡层130。其中，由于所述侧墙层120的所述氧化硅层与所述氮化硅层之间存在空隙，在沉积所述阻挡层130时，所述阻挡层130会沿所述侧墙层120的表面沉积，因此所述阻挡层130沉积以后，位于所述侧墙层120上的阻挡层130与位于所述半导体衬底100上的阻挡层130之间(或者说阻挡层130的拐角处)会存在较大的空隙。
在步骤S4中，如图5所示，形成层间介质层140，所述层间介质层140覆盖所述阻挡层130和所述栅极结构110的顶面；所述层间介质层140的材质可以为氧化硅，其主要用于在后续的工艺中形成接触孔150，进而形成接触结构160。由于所述阻挡层130中存在较大的空隙，因此，在形成所述层间介质层140以后，所述空隙会位于所述层间介质层140与所述阻挡层130之间。
在步骤S5中，如图6和图7所示，形成接触结构160，所述接触结构160位于各述栅极结构110侧的所述层间介质层140中。并且所述接触结构160的侧壁与覆盖所述侧墙层120的阻挡层130存在间隔。通过使接触结构160的侧壁与覆盖所述侧墙层120的阻挡层130存在间隔，从而可以避免在所述接触结构160与阻挡层130中的空隙接触，由此可以使所述接触结构160远离所述阻挡层130中的空隙，从而能够解决接触结构160的形貌缺陷问题，并可以进一步解决因接触结构160的形貌缺陷造成的半导体器件漏电。具体的，所述接触结构160位于所述有源区的所述半导体衬底100上，且所述接触结构160在厚度方向上贯通所述层间介质层140和所述阻挡层130，所述接触结构160用于所述有源区与外部电路的连接。
具体的，形成所述接触结构160的方法包括：在各所述栅极结构110侧的所述层间介质层140中形成接触孔150；在所述接触孔150中填充导电层，以形成所述接触结构160；其中，所述导电层的材质包括钨，当然，所述导电层的材质也可以包括本领域人员所知的其它导电材质，例如铜等。较佳的，所述有源区的宽度与所述接触孔150的宽度相等，且所述接触孔150的侧壁到所述栅极结构110的距离大于所述侧墙层120和所述阻挡层130的厚度之和，即所述接触孔150靠近栅极结构110的侧壁到栅极结构110靠近接触孔150的侧壁之间的距离大于所述侧墙层120和所述阻挡层130的厚度之和。从而在形成所述接触孔150时，可以避免所述接触孔150与间隙接触，从而可以避免接触结构160的形貌缺陷。优选的，所述接触孔150的侧壁到所述栅极结构110的距离为0.13μm～0.18μm。或者，所述有源区的宽度可以大于所述接触孔150的宽度，所述有源区的宽度可以为0.2μm～0.3μm，从而可以使接触孔150与空隙之间具有一定的间隔，由此可以避免所述接触孔150与间隙接触，从而可以避免接触结构160的形貌缺陷。
请参考图8和图9，其为发明实施例提供的半导体器件版图结构示意图。基于同一发明构思，本发明还提供一种半导体器件版图结构。如图8所示，所述半导体器件版图结构200包括有源区版图层、位于所述有源区版图层上的栅极版图层以及位于所述栅极版图层上的接触孔版图层；所述有源区版图层包括多个有源区图形区210；所述栅极版图层包括多个栅极图形区220，所述有源区图形区210的部分位于相邻的两个所述栅极图形区220之间；每个所述栅极图形区220包括一弯曲部221以及位于所述弯曲部两端并与所述弯曲部221相连的呈直条状的延伸部222，相邻的两个所述栅极图形区220的弯曲部221的凸向相反。
所述接触孔版图层包括多个接触孔图形区230，多个所述接触孔图形区230分别位于各所述有源区图形区210上，且所述接触孔图形区230与所述栅极图形区220存在间隔。
所述有源区图形区210的至少一部分位于相邻的两个所述栅极图形区220的所述弯曲部221之间，所述有源区图形区210的宽度a与所述接触孔图形区230的宽度b相等，所述接触孔图形区230到所述弯曲部的直线距离d为0.13μm～0.18μm。
如图9所示，所述半导体器件版图结构300包括有源区版图层、位于所述有源区版图层上的栅极版图层以及位于所述栅极版图层上的接触孔版图层；所述有源区版图层包括多个有源区图形区310；所述栅极版图层包括多个栅极图形区320，所述有源区图形区310的部分位于相邻的两个所述栅极图形区320之间。每个所述栅极图形区320呈直条状，所述有源区图形区310的宽度a大于所述接触孔图形330的宽度b，所述有源区图形区的宽度为0.2μm～0.3μm。上述的半导体器件形成方法可以利用本发明提供的半导体器件版图结构形成，通过设计所述半导体器件版图结构，可以使得所述接触结构远离所述阻挡层中的空隙，接触结构的形貌缺陷问题。在利用所述半导体器件版图结构形成半导体器件的过程中，可以使所述接触结构与所述栅极结构之间具有一定的间隔，由此可由此可以使得所述接触结构远离所述阻挡层中的空隙，从而解决接触结构的形貌缺陷问题。
综上可见，在本发明实施例提供的半导体器件形成方法及版图结构中，通过使接触结构的侧壁与覆盖侧墙层的阻挡层存在间隔，从而可以避免在所述接触结构与阻挡层中的空隙接触，由此可以使所述接触结构远离所述阻挡层中的空隙，从而能够解决接触结构的形貌缺陷问题，并可以进一步解决因接触结构的形貌缺陷造成的半导体器件漏电。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种半导体器件形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底包括有源区和隔离区，所述隔离区的所述半导体衬底上形成有多个栅极结构；
在每个所述栅极结构的侧壁上以及所述半导体衬底上依次形成第一氧化硅材料层、氮化硅材料层和第二氧化硅材料层；
采用干法刻蚀去除部分所述第二氧化硅材料层以形成第二氧化硅层，并暴露出部分所述氮化硅材料层；
采用湿法刻蚀去除暴露出的所述氮化硅材料层，以形成氮化硅层并暴露出部分所述第一氧化硅材料层，并采用干法刻蚀去除暴露出的所述第一氧化硅材料层，以形成第一氧化硅层，所述第一氧化硅层、所述氮化硅层和所述第二氧化硅层形成侧墙层，所述第一氧化硅层覆盖所述栅极结构的侧壁，其中，所述湿法刻蚀还刻蚀所述第一氧化硅材料层，使得所述第一氧化硅层与所述氮化硅层的拐角处存在空隙；
形成阻挡层，所述阻挡层覆盖所述侧墙层和所述有源区的所述半导体衬底，其中，所述侧墙层上的阻挡层与位于所述半导体衬底上的所述阻挡层之间具有所述空隙；
形成层间介质层，所述层间介质层覆盖所述阻挡层和所述栅极结构的顶面；
形成接触结构，所述接触结构位于各述栅极结构侧的所述层间介质层中，并且所述接触结构的侧壁与覆盖所述侧墙层的阻挡层存在间隔，其中，形成所述接触结构的方法包括：在各所述栅极结构侧的所述层间介质层中形成接触孔，所述接触孔的侧壁到所述栅极结构的距离大于所述侧墙层和所述阻挡层的厚度之和，所述有源区的宽度大于所述接触孔的宽度，以使所述接触孔与所述空隙相间隔；
在所述接触孔中填充导电层，以形成所述接触结构。
2.如权利要求1所述的半导体器件形成方法，其特征在于，所述导电层的材质包括钨。
3.如权利要求1所述的半导体器件形成方法，其特征在于，所述接触孔的侧壁到所述栅极结构的距离为0.13μm~0.18μm。
4.如权利要求1所述的半导体器件形成方法，其特征在于，所述有源区的宽度为0.2μm~0.3μm。
5.如权利要求1所述的半导体器件形成方法，其特征在于，所述接触结构位于所述有源区的所述半导体衬底上，且所述接触结构在厚度方向上贯通所述层间介质层和所述阻挡层。
6.如权利要求1所述的半导体器件形成方法，其特征在于，所述阻挡层的材质为氮化硅或者氧化硅；所述层间介质层的材质为氧化硅。
7.一种半导体器件版图结构，其特征在于，应用于如权利要求1至6中任一项所述的半导体器件的形成方法中，包括有源区版图层、位于所述有源区版图层上的栅极版图层以及位于所述栅极版图层上的接触孔版图层；
所述有源区版图层包括多个有源区图形区；
所述栅极版图层包括多个栅极图形区，所述有源区图形区的部分位于相邻的两个所述栅极图形区之间；每个所述栅极图形区包括一弯曲部以及位于所述弯曲部两端并与所述弯曲部相连的呈直条状的延伸部，相邻的两个所述栅极图形区的弯曲部的凸向相反；
所述接触孔版图层包括多个接触孔图形区，多个所述接触孔图形区分别位于各所述有源区图形区上，且所述接触孔图形区与所述栅极图形区存在间隔。
8.如权利要求7所述的半导体器件版图结构，其特征在于，所述有源区图形区的至少一部分位于相邻的两个所述栅极图形区的所述弯曲部之间，所述接触孔图形区到所述弯曲部的直线距离为0.13μm~0.18μm。
9.如权利要求7所述的半导体器件版图结构，其特征在于，每个所述栅极图形区呈直条状，所述有源区图形区的宽度大于所述接触孔图形的宽度，所述有源区图形区的宽度为0.2μm~0.3μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010694331.5A CN111785683B (zh) | 2020-07-17 | 2020-07-17 | 半导体器件形成方法及版图结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010694331.5A CN111785683B (zh) | 2020-07-17 | 2020-07-17 | 半导体器件形成方法及版图结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111785683A CN111785683A (zh) | 2020-10-16 |
| CN111785683B true CN111785683B (zh) | 2024-05-03 |
Family
ID=72763088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010694331.5A Active CN111785683B (zh) | 2020-07-17 | 2020-07-17 | 半导体器件形成方法及版图结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785683B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113270399B (zh) * | 2021-05-19 | 2024-01-23 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其设计版图 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101599505A (zh) * | 2008-06-03 | 2009-12-09 | 致新科技股份有限公司 | 高密度高效能功率晶体管布局方式 |
| CN101656256A (zh) * | 2008-08-19 | 2010-02-24 | 中芯国际集成电路制造(上海)有限公司 | 有源区结构 |
| CN102142439A (zh) * | 2010-12-30 | 2011-08-03 | 苏州华芯微电子股份有限公司 | 驱动芯片的版图结构 |
| CN202058739U (zh) * | 2010-12-30 | 2011-11-30 | 苏州华芯微电子股份有限公司 | 驱动芯片的版图结构 |
| CN110416157A (zh) * | 2018-04-30 | 2019-11-05 | 台湾积体电路制造股份有限公司 | 晶体管中的空气间隔件及其形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW487978B (en) * | 2001-06-28 | 2002-05-21 | Macronix Int Co Ltd | Method of fabricating a non-volatile memory device to eliminate charge loss |
| US7871885B2 (en) * | 2006-12-20 | 2011-01-18 | Dongbu Hitek Co., Ltd. | Manufacturing method of flash memory device |
| JP2009152361A (ja) * | 2007-12-20 | 2009-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR101873911B1 (ko) * | 2011-06-07 | 2018-07-04 | 삼성전자주식회사 | 콘택 구조체를 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 전자 시스템 |
| KR101907694B1 (ko) * | 2012-03-06 | 2018-10-12 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
-
2020
- 2020-07-17 CN CN202010694331.5A patent/CN111785683B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101599505A (zh) * | 2008-06-03 | 2009-12-09 | 致新科技股份有限公司 | 高密度高效能功率晶体管布局方式 |
| CN101656256A (zh) * | 2008-08-19 | 2010-02-24 | 中芯国际集成电路制造(上海)有限公司 | 有源区结构 |
| CN102142439A (zh) * | 2010-12-30 | 2011-08-03 | 苏州华芯微电子股份有限公司 | 驱动芯片的版图结构 |
| CN202058739U (zh) * | 2010-12-30 | 2011-11-30 | 苏州华芯微电子股份有限公司 | 驱动芯片的版图结构 |
| CN110416157A (zh) * | 2018-04-30 | 2019-11-05 | 台湾积体电路制造股份有限公司 | 晶体管中的空气间隔件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111785683A (zh) | 2020-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8552526B2 (en) | Self-aligned semiconductor trench structures | |
| KR100231134B1 (ko) | 반도체장치의 배선 형성 방법 | |
| CN112750752B (zh) | 深沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| US7235442B2 (en) | Method for fabricating conductive line | |
| CN110896046A (zh) | 浅沟槽隔离结构、半导体器件及其制备方法 | |
| KR100924611B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| CN111785683B (zh) | 半导体器件形成方法及版图结构 | |
| KR20150044645A (ko) | 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| US7429527B2 (en) | Method of manufacturing self-aligned contact openings | |
| KR100763102B1 (ko) | 반도체 소자의 제조 방법 | |
| US20230377889A1 (en) | Method for manufacturing semiconductor device | |
| CN111725213B (zh) | 半导体存储元件及其制造方法 | |
| CN117976619A (zh) | 互联层中空气间隙的形成方法 | |
| US10943819B2 (en) | Semiconductor structure having a plurality of capped protrusions | |
| US20230345724A1 (en) | Semiconductor memory device and method of fabricating the same | |
| CN110896051B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| KR0126641B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100358046B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100624913B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN116801611A (zh) | 存储器、半导体结构及其制备方法 | |
| KR100788588B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| CN115223874A (zh) | 半导体结构及其制备方法 | |
| CN115440668A (zh) | 半导体结构及其形成方法 | |
| CN114724953A (zh) | 半导体器件的制作方法、半导体器件以及三维存储装置 | |
| CN117476766A (zh) | 半导体器件及其制程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |