CN112117207B - 晶圆缺陷的监控方法 - Google Patents

晶圆缺陷的监控方法 Download PDF

Info

Publication number
CN112117207B
CN112117207B CN202011026627.6A CN202011026627A CN112117207B CN 112117207 B CN112117207 B CN 112117207B CN 202011026627 A CN202011026627 A CN 202011026627A CN 112117207 B CN112117207 B CN 112117207B
Authority
CN
China
Prior art keywords
wafer
defects
design
test structure
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011026627.6A
Other languages
English (en)
Other versions
CN112117207A (zh
Inventor
胡向华
陈肖
何广智
顾晓芳
倪棋梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202011026627.6A priority Critical patent/CN112117207B/zh
Publication of CN112117207A publication Critical patent/CN112117207A/zh
Application granted granted Critical
Publication of CN112117207B publication Critical patent/CN112117207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Abstract

本发明提供了一种晶圆缺陷的监控方法，包括：在一设计版图的dummy区加入若干个重复的测试结构，以作为残留缺陷的监测点并排除干扰缺陷；对所述设计版图进行设计规则检测，筛选出与测试结构相同的设计结构；根据所述设计版图对一晶圆进行刻蚀，完成刻蚀后对所述晶圆进行缺陷扫描；根据缺陷扫描结果判断所述晶圆上刻蚀形成的测试结构和设计结构中是否存在残留缺陷。本发明提供的晶圆缺陷的监控方法在设计版图的dummy区设计重复的出现残留缺陷概率最高的测试结构，通过检测刻蚀后图形中的测试结构和与测试结构相同的设计结构中是否存在残留缺陷，减少了整片晶圆的背景噪声，提高了扫描精度，为产品的良率提供保障。

Description

晶圆缺陷的监控方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶圆缺陷的监控方法。
背景技术
在半导体芯片的制造过程中，刻蚀工艺对半导体器件的性能有着至关重要的影响。同时，刻蚀工艺中产生的残留物会造成残留缺陷，如图1和图2所示，所述残留缺陷(即图1和图2中白色虚线圈出的区域)也会影响半导体器件的良率。为了有效减少刻蚀工艺的所述残留缺陷，需要对刻蚀后的半导体结构及时进行缺陷监控，并通过晶圆测试(CircuitProbing，CP)筛选出存在残留缺陷的单元，以提高半导体器件的良率。
目前常用的缺陷扫描机台包括Die to Die扫描模式和Cell to Cell扫描模式，且Cell to Cell扫描模式与Die to Die扫描模式相比具有更高的精度和更好的噪声干扰。然而，参阅图3，对于间隙狭窄的刻蚀图案来说，利用缺陷扫描机台扫描半导体结构的刻蚀图案时能够照射到图案底部的入射光较少，缺陷扫描机台收集到的反射信号弱，确认图案底部是否存在残留缺陷(即图3中A所表示的缺陷)的难度较大。同时，图案顶部和图案间隙较宽处的干扰缺陷(即图3中B所表示的颗粒物)扫描后的图像与残留缺陷A的图像相似，可能会对扫描结果造成干扰。因此，需要一种方法来精确监控刻蚀工艺后图形底部是否存在残留缺陷。
发明内容
本发明的目的在于提供一种晶圆缺陷的监控方法，在设计版图的dummy区设计重复的出现残留缺陷概率最高的测试结构，并对根据所述设计版图进行刻蚀的晶圆进行缺陷扫描，检测刻蚀后图形中的测试结构和与测试结构相同的设计结构中是否存在残留缺陷，减少了整片晶圆的背景噪声，提高了扫描精度，为产品的良率提供保障。
为了达到上述目的，本发明提供了一种晶圆缺陷的监控方法，包括：
在一设计版图的dummy区加入若干个重复的测试结构，以作为残留缺陷的监测点并排除干扰缺陷；
对所述设计版图进行设计规则检测，筛选出与所述测试结构相同的设计结构；
根据所述设计版图对一晶圆进行刻蚀，完成刻蚀后对所述晶圆进行缺陷扫描；
根据缺陷扫描结果判断所述晶圆上刻蚀形成的所述测试结构和所述设计结构中是否存在残留缺陷。
可选的，所述测试结构的选择方法包括：统计已有的刻蚀图形中底部存在的残留缺陷，根据所述残留缺陷的结构类型及每种结构类型的比例选择测量结构。
可选的，设定所述残留缺陷中比例最大的结构为测试结构。
可选的，选择所述测试结构之前包括：排除干扰缺陷，所述干扰缺陷包括刻蚀图形上的凸起物、凹坑和所述刻蚀图形的表面的颗粒物。
可选的，筛选所述设计结构的过程包括：对所述设计版图进行设计规则检测，得到与所述测试结构相对应的设计结构在设计版图上的坐标。
可选的，根据所述坐标对所述晶圆上刻蚀形成的设计结构进行缺陷扫描。
可选的，采用Cell to Cell扫描模式进行缺陷扫描。
可选的，所述测试结构的特征包括：空间间隙窄、存在单边封口结构且所述测试结构的内部存在高度差。
可选的，所述测试结构包括：有源区、栅极及隔离沟槽，且所述有源区和所述隔离沟槽之间存在高度差。
可选的，所述dummy区的测试结构的数量为4个。
综上所述，本发明提供的所述晶圆缺陷的监控方法包括：在一设计版图的dummy区加入若干个重复的测试结构，以作为残留缺陷的监测点并排除干扰缺陷；对所述设计版图进行设计规则检测，筛选出与所述测试结构相同的设计结构；根据所述设计版图对一晶圆进行刻蚀，完成刻蚀后对所述晶圆进行缺陷扫描；根据缺陷扫描结果判断所述晶圆上刻蚀形成的所述测试结构和所述设计结构中是否存在残留缺陷。本发明提供的所述晶圆缺陷的监控方法在设计版图的dummy区设计重复的出现残留缺陷概率最高的测试结构，并对根据所述设计版图进行刻蚀的晶圆进行缺陷扫描，检测刻蚀后图形中的测试结构和与测试结构相同的设计结构中是否存在残留缺陷，减少了整片晶圆的背景噪声，提高了扫描精度，为产品的良率提供保障。
附图说明
图1为一扫描式电子显微镜下的残留缺陷的示意图；
图2为一穿透式电子显微镜下的残留缺陷的示意图；
图3为一刻蚀后图形中残留缺陷的结构示意图；
图4为本发明一实施例的晶圆缺陷的监控方法的流程图；
图5为本发明一本实施例提供的晶圆缺陷的监控方法中设计版图的示意图；
图6-图9为本发明一实施例提供的晶圆缺陷的监控方法中已有的刻蚀图形中底部存在残留缺陷的四种结构类型；
图10为本发明一实施例提供的晶圆缺陷的监控方法中测试结构的结构示意图；
图11为未采用晶圆缺陷的监控方法所获得的晶圆缺陷扫描结果的示意图；
图12为采用晶圆缺陷的监控方法所获得的晶圆缺陷扫描结果的示意图；
其中，附图标记如下：
1-晶圆；11-dummy区；2-测试结构；
100-衬底；110-有源区；200-栅极。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图4为本实施例提供的晶圆缺陷的监控方法的流程图。参阅图4，本实施例提供的晶圆缺陷的监控方法包括：
步骤S01：在一设计版图的dummy区加入若干个重复的测试结构，以作为残留缺陷的监测点并排除干扰缺陷；
步骤S02：对所述设计版图进行设计规则检测，筛选出与所述测试结构相同的设计结构；
步骤S03：根据所述设计版图对一晶圆进行刻蚀，完成刻蚀后对所述晶圆进行缺陷扫描；
步骤S04：根据缺陷扫描结果判断所述晶圆上刻蚀形成的所述测试结构和所述设计结构中是否存在残留缺陷。
下面结合图5-图12详细说明本实施例提供的晶圆缺陷的监控方法。首先，参阅图5，执行步骤S01，在一设计版图的dummy区11加入若干个重复的测试结构2(图10所示)，以作为残留缺陷的监测点并排除干扰缺陷。具体的，所述测试结构2选择方法包括：统计已有的刻蚀图形中底部存在的残留缺陷，根据所述残留缺陷的结构类型及每种结构类型的比例选择测量结构。本实施例中，设定所述残留缺陷中比例最大的结构为测试结构。图6-图9为本实施例中已有的刻蚀图形中底部存在的残留缺陷的四种结构类型。图6-图9中白色圆圈所表示的缺陷即为所述残留缺陷。其中，图6对应的结构类型在所有存在残留缺陷的结构类型中的占比量为65.9％；图7对应的结构类型在所有存在残留缺陷的结构类型中的占比量为27.7％；图8对应的结构类型在所有存在残留缺陷的结构类型中的占比量为6.2％；图9对应的结构类型在所有存在残留缺陷的结构类型中的占比量为0.2％。因此，设定图6所示的图形结构为测试结构2。所述测试结构2的设置将缺陷的扫描范围集中在残留缺陷出现概率较高的结构，最大限度的降低了干扰缺陷的对扫描结果的影响。本实施例中，所述残留缺陷为刻蚀过程中产生的残留物沉积在刻蚀后的图形底部形成的缺陷，所述干扰缺陷为刻蚀图形上的凸起物、凹坑和所述刻蚀图形的表面的颗粒物。
结合图6可知，所述测试结构2的特征包括：空间间隙窄、存在单边封口结构且所述测试结构2的内部存在高度差。图10为本实施例提供的所述测试结构2的结构示意图。参阅图10可知，所述测试结构2包括衬底100，有源区110和栅极200，其中所述栅极200与所述有源区110以及所述衬底100之间存在高度差。在本发明的其他实施例中，所述测试结构2可以为有源区和隔离沟槽之间存在高度差的结构或其他不同区域之间存在高度差的结构，本发明对此不作限制。dummy区11设置有若干个重复的测试结构2，便于加强后续进行的缺陷扫描步骤的扫描精度。参阅图10，本实施例中所述测试结构2一共有四个，在本发明的其他实施例中，所述测试结构2的个数可以根据实际需要的扫描精度进行调整，本发明对此不作限制。需要说明的是，所述测试结构2的空间间隙较小，例如所述空间间隙可以小于110nm或小于150nm，所述空间间隙的具体宽度可以根据刻蚀工艺的优化程度进行调整，本发明对此不作限制。
接着，执行步骤S02，对所述设计版图进行设计规则检测，筛选出与所述测试结构相同的设计结构。具体的，筛选所述设计结构的过程包括：对所述设计版图进行设计规则检测，得到与所述测试结构相对应的设计结构在设计版图上的坐标，便于后续缺陷扫描步骤中定位具体的扫描区域，降低误差。
随后，执行步骤S03，根据所述设计版图对一晶圆1进行刻蚀，完成刻蚀后对所述晶圆1进行缺陷扫描。本实施例中，根据所述坐标对所述晶圆1上刻蚀形成的设计结构进行缺陷扫描。由于Cell to Cell扫描模式与Die to Die扫描模式相比具有更高的精度和更好的噪声干扰，因此本实施例采用Cell to Cell模式扫描所述晶圆1。同时，采用Cell to Cell模式对比所述晶圆1上重复的测试结构2可以提高扫描精度。根据步骤S02中得到的各个所述设计结构的坐标定位出具体的扫描区域，提升扫描的效率。
随后，执行步骤S04，根据缺陷扫描结果判断所述晶圆1上刻蚀形成的所述测试结构和所述设计结构中是否存在残留缺陷。
图11为未采用晶圆缺陷的监控方法所获得的晶圆缺陷扫描结果的示意图；图12为采用晶圆缺陷的监控方法所获得的晶圆缺陷扫描结果的示意图。对比图11和图12可知，未采用所述晶圆缺陷的监控方法时，缺陷扫描系统扫描出的缺陷不仅包括残留缺陷，还包括其他缺陷(例如刻蚀图形中的凸起物、凹坑或颗粒物)；采用本实施例所述的晶圆缺陷的监控方法时，缺陷扫描系统可以有效的监测刻蚀后图形底部存在的残留缺陷。同时，本实施例提供的监控方法与现有技术相比有效的提升残留缺陷的扫描精度和扫描结果的准确性。在实际应用过程中，可以将监测到的残留缺陷反馈至产线的相应模组，进行相关的工艺窗口检查，便于后续的缺陷处理以及工艺参数的修正。
综上，本发明提供的所述晶圆缺陷的监控方法包括：在一设计版图的dummy区加入若干个重复的测试结构，以作为残留缺陷的监测点并排除干扰缺陷；对所述设计版图进行设计规则检测，筛选出与所述测试结构相同的设计结构；根据所述设计版图对一晶圆进行刻蚀，完成刻蚀后对所述晶圆进行缺陷扫描；根据缺陷扫描结果判断所述晶圆上刻蚀形成的所述测试结构和所述设计结构中是否存在残留缺陷。本发明提供的所述晶圆缺陷的监控方法在设计版图的dummy区设计重复的出现残留缺陷概率最高的测试结构，并对根据所述设计版图进行刻蚀的晶圆进行缺陷扫描，检测刻蚀后图形中的测试结构和与测试结构相同的设计结构中是否存在残留缺陷，减少了整片晶圆的背景噪声，提高了扫描精度，为产品的良率提供保障。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (9)

1.一种晶圆缺陷的监控方法，用于监控刻蚀后图形底部的残留缺陷，其特征在于，包括：
在一设计版图的dummy区加入若干个重复的测试结构，以作为残留缺陷的监测点并排除干扰缺陷；
对所述设计版图进行设计规则检测，筛选出与所述测试结构相同的设计结构；
根据所述设计版图对一晶圆进行刻蚀，完成刻蚀后对所述晶圆进行缺陷扫描；
根据缺陷扫描结果判断所述晶圆上刻蚀形成的所述测试结构和所述设计结构中是否存在残留缺陷；
其中，所述测试结构的选择方法包括：统计已有的刻蚀图形中底部存在的残留缺陷，根据所述残留缺陷的结构类型及每种结构类型的比例选择测量结构。
2.如权利要求1所述的晶圆缺陷的监控方法，其特征在于，设定所述残留缺陷中比例最大的结构为测试结构。
3.如权利要求1所述的晶圆缺陷的监控方法，其特征在于，选择所述测试结构之前包括：排除干扰缺陷，所述干扰缺陷包括刻蚀图形上的凸起物、凹坑和所述刻蚀图形的表面的颗粒物。
4.如权利要求1所述的晶圆缺陷的监控方法，其特征在于，筛选所述设计结构的过程包括：对所述设计版图进行设计规则检测，得到与所述测试结构相对应的设计结构在设计版图上的坐标。
5.如权利要求4所述的晶圆缺陷的监控方法，其特征在于，根据所述坐标对所述晶圆上刻蚀形成的设计结构进行缺陷扫描。
6.如权利要求5所述的晶圆缺陷的监控方法，其特征在于，采用Cell to Cell扫描模式进行缺陷扫描。
7.如权利要求1所述的晶圆缺陷的监控方法，其特征在于，所述测试结构的特征包括：空间间隙窄、存在单边封口结构且所述测试结构的内部存在高度差。
8.如权利要求7所述的晶圆缺陷的监控方法，其特征在于，所述测试结构包括：有源区、栅极及隔离沟槽，且所述有源区和所述隔离沟槽之间存在高度差。
9.如权利要求1所述的晶圆缺陷的监控方法，其特征在于，所述dummy区的测试结构的数量为4个。
CN202011026627.6A 2020-09-25 2020-09-25 晶圆缺陷的监控方法 Active CN112117207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011026627.6A CN112117207B (zh) 2020-09-25 2020-09-25 晶圆缺陷的监控方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011026627.6A CN112117207B (zh) 2020-09-25 2020-09-25 晶圆缺陷的监控方法

Publications (2)

Publication Number Publication Date
CN112117207A CN112117207A (zh) 2020-12-22
CN112117207B true CN112117207B (zh) 2022-07-15

Family

ID=73796938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011026627.6A Active CN112117207B (zh) 2020-09-25 2020-09-25 晶圆缺陷的监控方法

Country Status (1)

Country Link
CN (1) CN112117207B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123911A (zh) * 1994-07-14 1996-06-05 现代电子产业株式会社 检测晶片缺陷的方法
US20020042154A1 (en) * 2000-10-05 2002-04-11 Shinichi Nakabayashi Method of manufacturing semiconductor integrated circuit device
US20090020756A1 (en) * 2007-07-20 2009-01-22 Samsung Electronics Co., Ltd. Test structures of a semiconductor device and methods of forming the same
CN104112669A (zh) * 2013-04-17 2014-10-22 富士电机株式会社 半导体装置的生产方法
JP2017133868A (ja) * 2016-01-26 2017-08-03 株式会社Ｓｃｒｅｅｎホールディングス パターン検査装置およびパターン検査方法
CN110416103A (zh) * 2018-04-28 2019-11-05 上海微电子装备（集团）股份有限公司 一种残胶标准片及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165807A (en) * 1999-01-25 2000-12-26 Taiwan Smiconductor Manufacturing Company Method for forming junction leakage monitor for mosfets with silicide contacts
KR20060000898A (ko) * 2004-06-30 2006-01-06 주식회사 하이닉스반도체 반도체소자 제조 방법
CN100517627C (zh) * 2006-12-28 2009-07-22 中芯国际集成电路制造(上海)有限公司 检测接触孔蚀刻缺陷的方法
US7679083B2 (en) * 2007-03-30 2010-03-16 Samsung Electronics Co., Ltd. Semiconductor integrated test structures for electron beam inspection of semiconductor wafers
CN102142355B (zh) * 2010-02-02 2013-07-17 吕一云 物体制造缺陷的应用方法
CN103943527B (zh) * 2014-02-21 2016-08-17 上海华力微电子有限公司 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法
CN103871922A (zh) * 2014-02-21 2014-06-18 上海华力微电子有限公司 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法
US9793185B2 (en) * 2014-11-12 2017-10-17 Globalfoundries Singapore Pte. Ltd. Test structure for monitoring liner oxidation
JP6685301B2 (ja) * 2014-11-19 2020-04-22 デカ テクノロジーズ インコーポレイテッド ユニット固有パターニングの自動光学検査

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123911A (zh) * 1994-07-14 1996-06-05 现代电子产业株式会社 检测晶片缺陷的方法
US20020042154A1 (en) * 2000-10-05 2002-04-11 Shinichi Nakabayashi Method of manufacturing semiconductor integrated circuit device
US20090020756A1 (en) * 2007-07-20 2009-01-22 Samsung Electronics Co., Ltd. Test structures of a semiconductor device and methods of forming the same
CN104112669A (zh) * 2013-04-17 2014-10-22 富士电机株式会社 半导体装置的生产方法
JP2017133868A (ja) * 2016-01-26 2017-08-03 株式会社Ｓｃｒｅｅｎホールディングス パターン検査装置およびパターン検査方法
CN110416103A (zh) * 2018-04-28 2019-11-05 上海微电子装备（集团）股份有限公司 一种残胶标准片及其制备方法

Also Published As

Publication number Publication date
CN112117207A (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
US9390490B2 (en) Method and device for testing defect using SEM
EP1358623B1 (en) Method and apparatus for inspecting a substrate
JP5429869B2 (ja) パターン検査装置および方法
US8338804B2 (en) Sample dimension inspecting/measuring method and sample dimension inspecting/measuring apparatus
US7786437B2 (en) Pattern inspection method and pattern inspection system
US6175417B1 (en) Method and apparatus for detecting defects in the manufacture of an electronic device
US9367911B2 (en) Apparatus and method for defect detection including patch-to-patch comparisons
JP4766897B2 (ja) 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
US8036446B2 (en) Semiconductor mask inspection using die-to-die and die-to-database comparisons
WO2016002003A1 (ja) 基板検査装置及び方法
CN109560000B (zh) 一种晶圆缺陷扫描方法
KR20170139613A (ko) 관심 패턴 이미지 집단에 대한 이상치 검출
KR20110036619A (ko) 하전 입자선 장치
JP4733154B2 (ja) 異物検査方法及び異物検査装置
JP2010164487A (ja) 欠陥検査装置及び欠陥検査方法
US8634634B2 (en) Defect observation method and defect observation apparatus
CN111653500A (zh) 判断晶圆良率损失的方法
US11307151B2 (en) Method for detecting wafer backside defect
CN112117207B (zh) 晶圆缺陷的监控方法
CN111554588B (zh) 晶圆缺陷监控系统及其监控方法
JP2006138708A (ja) 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
CN113299572A (zh) 一种芯片缺陷检测方法
JPH06160067A (ja) 回路パターンの寸法測定方法
CN110854035A (zh) 晶圆边缘缺陷的检测方法及装置
US20220236196A1 (en) Methods for determining focus spot window and judging whether wafer needs to be reworked

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant