CN104078343A - 一种栅氧化层缺陷原貌的失效分析方法 - Google Patents
一种栅氧化层缺陷原貌的失效分析方法 Download PDFInfo
- Publication number
- CN104078343A CN104078343A CN201410314190.4A CN201410314190A CN104078343A CN 104078343 A CN104078343 A CN 104078343A CN 201410314190 A CN201410314190 A CN 201410314190A CN 104078343 A CN104078343 A CN 104078343A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- semiconductor structure
- defect
- measured
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007547 defect Effects 0.000 title claims abstract description 71
- 238000004458 analytical method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 230000002950 deficient Effects 0.000 claims abstract description 4
- 230000015556 catabolic process Effects 0.000 claims description 16
- 238000010884 ion-beam technique Methods 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 claims description 5
- 229960001231 choline Drugs 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000005289 physical deposition Methods 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000003486 chemical etching Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000002389 environmental scanning electron microscopy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002527 ion beam patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000012861 aquazol Substances 0.000 description 1
- 229920006187 aquazol Polymers 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及半导体缺陷分析技术领域，尤其涉及一种栅氧化层缺陷原貌的失效分析方法，首先在一个预设电压的条件下筛选出具有栅氧化层缺陷的待测半导体结构，然后对该具有栅氧化层缺陷的待测半导体结构进行操作，先研磨掉金属互连层，然后用扫描电镜电压对比方法确定栅氧化层缺陷位置，再依次去除互连线、介电层和栅极，并在剩下的栅氧化层上沉积一层与栅氧化层透射电镜衬度对比度较大的衬度对比层，在有问题的栅极区域进行透射电镜样品制备，最后通过透射电镜来进行分析。通过该方法可以清晰的观察栅氧化层缺陷原貌，为查找栅氧化层制程工艺缺陷提供有力的依据和方向。
Description
技术领域
本发明涉及半导体缺陷分析技术领域，尤其涉及一种栅氧化层缺陷原貌的失效分析方法。
背景技术
栅氧化层击穿电压测试(GOI/ONO Vramp)是评估栅氧化层工艺的一个常用方法，经栅氧化层击穿电压测试后的样品通常已经发生了栅氧化层的击穿，即使没有击穿，在后续的失效分析定位(抓热点)过程中也要发生击穿(只有击穿后，后续的物性分析才能观察到失效点，机台分辨率有限，如扫描电镜分辨率零点几纳米以上)。因此，现有栅氧化层击穿电压测试失效分析基本是对栅氧化层击穿后状况的分析，具体的方法有两种：聚焦离子束切割法和化学刻蚀法。
聚焦离子束切割法：利用定位机台抓到热点后，对热点区域进行FIB切割，此方法可以比较全面的看到栅氧化层击穿后状况，包括击穿点的位置(一般是一个方向，要看两个方向的位置就要采用3D样品制备的方法)，栅极的尺寸，是否有外来污染等。
化学刻蚀法：利用定位机台抓到热点后，采用化学刻蚀的方法选择性的去除栅极(比如胆碱对栅极和氧化层的选择比很高)，栅氧化层击穿点下方的有源区被刻蚀，因此此方法仅适用于击穿位置分析(可以同时看到X，Y两个方向的位置)。
现有栅氧化层击穿电压测试失效分析方法只是对栅氧化层击穿后状况进行分析，而且一般栅氧化层击穿后栅氧化层破坏严重，因此无法了解栅氧化层击穿前的状况，这对查找失效原因很不利。
中国专利(CN103346076A)记载了一种改善栅氧有源区缺陷的方法，在衬底上生长栅氧化层；在栅氧化层上淀积多晶硅层，进行N型多晶硅栅预掺杂，在多晶硅层上形成包括PEOX层和O3TEOS层的叠层的多晶硅栅掩膜层，在多晶硅栅掩膜层上形成抗反射层，在抗反射层上形成光刻胶，并利用光刻胶刻蚀多晶硅层以形成多晶硅栅。
中国专利(CN101393864)记载了一种去除缺陷膜层的方法，包括以下步骤；提供半导体衬底，所述半导体沉底上依次包含有第一膜层和缺陷第二膜层，用刻蚀第二膜层的速率大于刻蚀第一膜层的速率的溶液去除缺陷第二膜层。
上述两个专利均未记载本发明对栅氧化层缺陷原貌进行失效分析的相关技术特征。
发明内容
鉴于上述问题，本发明提供一种栅氧化层缺陷原貌的失效分析方法。
一种栅氧化层缺陷原貌的失效分析方法，其中，包括以下步骤：
步骤S1，提供具有栅极结构和位于该栅极结构上方的金属互连层的若干待测半导体结构，且所述栅极结构包括栅氧化层、栅极和互连线；
步骤S2，于每个所述待测半导体结构上均施加一预设电压，以筛选出具有栅氧化层缺陷的待测半导体结构；
步骤S3，去除所述金属互连层，以将所述具有栅氧化层缺陷的待测半导体结构的互连线予以暴露后，继续采用电压对比工艺定位具有栅氧化层缺陷的栅极结构；
步骤S4，对具有栅氧化层缺陷的栅极结构进行失效分析；
其中，所述预设电压在筛选出所述具有栅氧化层缺陷的待测半导体结构时，不会将具有缺陷的栅氧化层击穿。
上述的方法，其中，所述待测半导体结构还包括介电层，所述介电层位于所述金属互连层和所述栅极结构之间。
上述的方法，其中，在进行所述步骤S3后，将所述具有栅氧化层缺陷的待测半导体结构的互连线与介电层去除，以将所述具有栅氧化层缺陷的待测半导体结构的栅极予以暴露。
上述的方法，其中，所述步骤S4具体为：
继续去除所述具有栅氧化层缺陷的待测半导体结构的栅极后，沉积一衬度对比层以将所述具有栅氧化层缺陷的待测半导体结构的栅氧化层的表面予以覆盖，并在具有栅氧化层缺陷的栅极区域进行透射电镜样品制备后，采用透射电镜对栅氧化层缺陷原貌进行透射电镜分析。
上述的方法，其中，采用物理沉积的方法沉积所述衬度对比层。
上述的方法，其中，所述衬度对比层材质为铂金。
上述的方法，其中，在所述步骤S4中，采用胆碱去除具有栅氧化层缺陷的待测半导体结构的栅极。
上述的方法，其中，所述步骤S3中，在加速电压条件下采用扫描电子束或聚焦离子束对所述具有栅氧化层缺陷的待测半导体结构的互连线和栅极进行电压对比工艺。
上述的方法，其中，所述扫描电子束加速电压的取值范围为0.7-5KV，所述聚焦离子束加速电压为15-30KV。
上述的方法，其中，通过半导体结构可靠性测试曲线差异来确定所述预设电压的值。
上述的方法，其中，所述栅氧化层为ONO介质层或氧化层。
通过上述方法，通过在预设的电压下筛选出具有栅氧化层缺陷的待测半导体结构，并确保该待测半导体结构的栅氧化层没有击穿，然后对该待测半导体结构的进行栅氧化层缺陷原貌分析，这样可以很方便的了解到栅氧化层被击穿前的状况，从而为查找栅氧化层制程工艺缺陷提供了有力的依据和明确的方向。
附图说明
图1是本发明具有栅氧化层缺陷的待测半导体结构的结构示意图；
图2是去除金属互连层后的具有栅氧化层缺陷的待测半导体结构的结构示意图；
图3是去除互连线和介电层后的具有栅氧化层缺陷的待测半导体结构的结构示意图；
图4是去除栅极后的具有栅氧化层缺陷的待测半导体结构的结构示意图；
图5是在栅氧化层上沉积一层衬度对比层后的具有栅氧化层缺陷的待测半导体结构的结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。本发明涉及一种栅氧化层缺陷原貌分析失效的方法，首先提供具有栅极结构和位于该栅极结构上方的金属互连层的若干待测半导体结构，且该栅极结构包括栅氧化层、栅极4和互连线6，优选的，该栅氧化层可以为氧化层或ONO介质层，为了更清楚的对本发明进行阐述，本实施例以ONO(Oxide Nitride Oxide)介质层为例，即上述栅氧化层按照从下至上的顺序依次包括第一氧化层1、氮化层2和第二氧化层3。
于每个待测半导体结构上均施加一预设电压，该预设电压的值通过半导体结构可靠性测试曲线差异来确定，以筛选出具有栅氧化层缺陷的待测半导体结构，如图1所示，在筛选出具有栅氧化层缺陷9的待测半导体结构时，不会将具有缺陷9的栅氧化层击穿。
然后去除金属互连层7，以将具有栅氧化层缺陷9的待测半导体结构的互连线6和位于金属互连层7与栅极4结构之间的介电层5予以暴露后，继续采用电压对比工艺获取具有栅氧化层缺陷9的栅极结构，如图2所示，其中，在低加速电压条件下采用扫描电镜(SEM)的扫描电子束(e-beam)(电子束对栅氧化层基本没有损伤)或聚焦离子束电镜(FIB)的聚焦离子束(l-beam)对具有栅氧化层缺陷9的待测半导体结构的互连线6和栅极4进行电压对比工艺，该扫描电子束加速电压的范围为0.7-5KV，聚焦离子束加速电压为15-30KV。之后将具有栅氧化层缺陷9的待测半导体结构的互连线6与介电层5去除，以将具有栅氧化层缺陷9的待测半导体结构的栅极4予以暴露，如图3所示。
如图4所示，继续去除具有栅氧化层缺陷9的待测半导体结构的栅极4。采用物理沉积的方法沉积一衬度对比层8将具有栅氧化层缺陷9的待测半导体结构的栅氧化层的表面予以覆盖，如图5所示。该衬度对比层材质为铂金或其他满足条件的金属，并在具有栅氧化层缺陷9的栅极区域进行透射电镜样品制备后，采用透射电镜对栅氧化层缺陷9原貌进行透射电镜分析。
其中，使用化学刻蚀的方法去除具有栅氧化层缺陷9的待测半导体结构的栅极4，具体的，采用胆碱选择性的去除具有栅氧化层缺陷9的待测半导体结构的栅极4，这是由于胆碱对栅极与栅氧化层的选择比高达5000:1以上。
通过上述方法，通过在预设的电压下筛选出具有栅氧化层缺陷的待测半导体结构，并确保该待测半导体结构的栅氧化层没有击穿，然后对该待测半导体结构的进行栅氧化层缺陷原貌分析，这样可以很方便的了解到栅氧化层被击穿前的状况，从而为查找栅氧化层制程工艺缺陷提供了有力的依据和明确的方向。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (11)
1.一种栅氧化层缺陷原貌的失效分析方法，其特征在于，包括以下步骤：
步骤S1，提供具有栅极结构和位于该栅极结构上方的金属互连层的若干待测半导体结构，且所述栅极结构包括栅氧化层、栅极和互连线；
步骤S2，于每个所述待测半导体结构上均施加一预设电压，以筛选出具有栅氧化层缺陷的待测半导体结构；
步骤S3，去除所述金属互连层，以将所述具有栅氧化层缺陷的待测半导体结构的互连线予以暴露后，继续采用电压对比工艺定位具有栅氧化层缺陷的栅极结构；
步骤S4，对具有栅氧化层缺陷的栅极结构进行失效分析；
其中，所述预设电压在筛选出所述具有栅氧化层缺陷的待测半导体结构时，不会将具有缺陷的栅氧化层击穿。
2.根据权利要求1所述的方法，其特征在于，所述待测半导体结构还包括介电层，所述介电层位于所述金属互连层和所述栅极结构之间。
3.根据权利要求2所述的方法，其特征在于，在进行所述步骤S3后，将所述具有栅氧化层缺陷的待测半导体结构的互连线与介电层去除，以将所述具有栅氧化层缺陷的待测半导体结构的栅极予以暴露。
4.根据权利要求3所述的方法，其特征在于，所述步骤S4具体为：
继续去除所述具有栅氧化层缺陷的待测半导体结构的栅极后，沉积一衬度对比层以将所述具有栅氧化层缺陷的待测半导体结构的栅氧化层的表面予以覆盖，并在具有栅氧化层缺陷的栅极区域进行透射电镜样品制备后，采用透射电镜对栅氧化层缺陷原貌进行透射电镜分析。
5.根据权利要求4所述的方法，其特征在于，采用物理沉积的方法沉积所述衬度对比层。
6.根据权利要求4所述的方法，其特征在于，所述衬度对比层材质为铂金。
7.根据权利要求4所述的方法，其特征在于，在所述步骤S4中，采用胆碱去除具有栅氧化层缺陷的待测半导体结构的栅极。
8.根据权利要求1所述的方法，其特征在于，所述步骤S3中，在加速电压条件下采用扫描电子束或聚焦离子束对所述具有栅氧化层缺陷的待测半导体结构的互连线和栅极进行电压对比工艺。
9.根据权利要求8所述的方法，其特征在于，所述扫描电子束的加速电压的取值范围为0.7-5KV，所述聚焦离子束的加速电压为15-30KV。
10.根据权利要求1所述的方法，其特征在于，通过半导体结构可靠性测试曲线差异来确定所述预设电压值。
11.根据权利要求1所述的方法，其特征在于，所述栅氧化层为ONO介质层或氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410314190.4A CN104078343B (zh) | 2014-07-02 | 2014-07-02 | 一种栅氧化层缺陷原貌的失效分析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410314190.4A CN104078343B (zh) | 2014-07-02 | 2014-07-02 | 一种栅氧化层缺陷原貌的失效分析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104078343A true CN104078343A (zh) | 2014-10-01 |
| CN104078343B CN104078343B (zh) | 2017-02-01 |
Family
ID=51599531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410314190.4A Active CN104078343B (zh) | 2014-07-02 | 2014-07-02 | 一种栅氧化层缺陷原貌的失效分析方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104078343B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104483615A (zh) * | 2014-12-24 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mos器件缺陷验证方法 |
| CN105699410A (zh) * | 2016-01-28 | 2016-06-22 | 武汉新芯集成电路制造有限公司 | 一种goi失效点无损定位方法及goi失效分析方法 |
| CN105742200A (zh) * | 2016-02-26 | 2016-07-06 | 上海华力微电子有限公司 | 一种提升经时击穿测试有效性的方法 |
| CN105784743A (zh) * | 2014-12-24 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层失效分析方法 |
| CN107833844A (zh) * | 2017-11-21 | 2018-03-23 | 长江存储科技有限责任公司 | 一种区分pmos栅极与源漏极或n阱之间漏电的方法 |
| CN109116198A (zh) * | 2018-08-29 | 2019-01-01 | 京东方科技集团股份有限公司 | 一种击穿测试结构、显示面板和击穿测试方法 |
| CN109406555A (zh) * | 2018-10-15 | 2019-03-01 | 上海华力微电子有限公司 | 一种样品去层次方法 |
| CN110423183A (zh) * | 2019-07-29 | 2019-11-08 | 中国工程物理研究院化工材料研究所 | 一种含铝炸药微米级铝球表面氧化层的表征方法 |
| CN112146953A (zh) * | 2020-09-21 | 2020-12-29 | 长江存储科技有限责任公司 | 测试样品及其制备方法 |
| CN113484113A (zh) * | 2021-07-05 | 2021-10-08 | 长鑫存储技术有限公司 | 一种半导体测试样品及其制备方法 |
| CN113675083A (zh) * | 2021-10-25 | 2021-11-19 | 江山季丰电子科技有限公司 | 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法 |
| CN114460432A (zh) * | 2022-04-12 | 2022-05-10 | 胜科纳米(苏州)股份有限公司 | 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法 |
| CN117198915A (zh) * | 2023-11-07 | 2023-12-08 | 粤芯半导体技术股份有限公司 | 晶圆背面工艺的监测方法以及监测晶圆的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812050B1 (en) * | 2003-06-13 | 2004-11-02 | Texas Instruments Incorporated | System and method of evaluating gate oxide integrity for semiconductor microchips |
| KR20090124685A (ko) * | 2008-05-30 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 방법 |
| CN101728293A (zh) * | 2009-11-10 | 2010-06-09 | 上海宏力半导体制造有限公司 | Mos晶体管器件栅氧化层完整性测试的方法 |
| CN101807535A (zh) * | 2009-02-12 | 2010-08-18 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层失效分析方法及所用测试结构 |
| CN102621437A (zh) * | 2012-03-14 | 2012-08-01 | 上海华力微电子有限公司 | 一种主动测试电压对比度失效定位的方法 |
-
2014
- 2014-07-02 CN CN201410314190.4A patent/CN104078343B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812050B1 (en) * | 2003-06-13 | 2004-11-02 | Texas Instruments Incorporated | System and method of evaluating gate oxide integrity for semiconductor microchips |
| KR20090124685A (ko) * | 2008-05-30 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 방법 |
| CN101807535A (zh) * | 2009-02-12 | 2010-08-18 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层失效分析方法及所用测试结构 |
| CN101728293A (zh) * | 2009-11-10 | 2010-06-09 | 上海宏力半导体制造有限公司 | Mos晶体管器件栅氧化层完整性测试的方法 |
| CN102621437A (zh) * | 2012-03-14 | 2012-08-01 | 上海华力微电子有限公司 | 一种主动测试电压对比度失效定位的方法 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105784743A (zh) * | 2014-12-24 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层失效分析方法 |
| CN104483615B (zh) * | 2014-12-24 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mos器件缺陷验证方法 |
| CN105784743B (zh) * | 2014-12-24 | 2019-02-15 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层失效分析方法 |
| CN104483615A (zh) * | 2014-12-24 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mos器件缺陷验证方法 |
| CN105699410A (zh) * | 2016-01-28 | 2016-06-22 | 武汉新芯集成电路制造有限公司 | 一种goi失效点无损定位方法及goi失效分析方法 |
| CN105699410B (zh) * | 2016-01-28 | 2018-05-29 | 武汉新芯集成电路制造有限公司 | 一种goi失效点无损定位方法及goi失效分析方法 |
| CN105742200A (zh) * | 2016-02-26 | 2016-07-06 | 上海华力微电子有限公司 | 一种提升经时击穿测试有效性的方法 |
| CN105742200B (zh) * | 2016-02-26 | 2018-07-20 | 上海华力微电子有限公司 | 一种提升经时击穿测试有效性的方法 |
| CN107833844A (zh) * | 2017-11-21 | 2018-03-23 | 长江存储科技有限责任公司 | 一种区分pmos栅极与源漏极或n阱之间漏电的方法 |
| CN107833844B (zh) * | 2017-11-21 | 2019-03-12 | 长江存储科技有限责任公司 | 一种区分pmos栅极与源漏极或n阱之间漏电的方法 |
| CN109116198B (zh) * | 2018-08-29 | 2021-01-08 | 京东方科技集团股份有限公司 | 一种击穿测试结构、显示面板和击穿测试方法 |
| CN109116198A (zh) * | 2018-08-29 | 2019-01-01 | 京东方科技集团股份有限公司 | 一种击穿测试结构、显示面板和击穿测试方法 |
| CN109406555A (zh) * | 2018-10-15 | 2019-03-01 | 上海华力微电子有限公司 | 一种样品去层次方法 |
| CN109406555B (zh) * | 2018-10-15 | 2021-12-07 | 上海华力微电子有限公司 | 一种样品去层次方法 |
| CN110423183A (zh) * | 2019-07-29 | 2019-11-08 | 中国工程物理研究院化工材料研究所 | 一种含铝炸药微米级铝球表面氧化层的表征方法 |
| CN112146953A (zh) * | 2020-09-21 | 2020-12-29 | 长江存储科技有限责任公司 | 测试样品及其制备方法 |
| CN112146953B (zh) * | 2020-09-21 | 2024-03-01 | 长江存储科技有限责任公司 | 测试样品及其制备方法 |
| CN113484113A (zh) * | 2021-07-05 | 2021-10-08 | 长鑫存储技术有限公司 | 一种半导体测试样品及其制备方法 |
| CN113675083A (zh) * | 2021-10-25 | 2021-11-19 | 江山季丰电子科技有限公司 | 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法 |
| CN113675083B (zh) * | 2021-10-25 | 2021-12-21 | 江山季丰电子科技有限公司 | 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法 |
| CN114460432A (zh) * | 2022-04-12 | 2022-05-10 | 胜科纳米(苏州)股份有限公司 | 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法 |
| CN117198915A (zh) * | 2023-11-07 | 2023-12-08 | 粤芯半导体技术股份有限公司 | 晶圆背面工艺的监测方法以及监测晶圆的制备方法 |
| CN117198915B (zh) * | 2023-11-07 | 2024-02-27 | 粤芯半导体技术股份有限公司 | 晶圆背面工艺的监测方法以及监测晶圆的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104078343B (zh) | 2017-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078343A (zh) | 一种栅氧化层缺陷原貌的失效分析方法 | |
| US11062879B2 (en) | Face-on, gas-assisted etching for plan-view lamellae preparation | |
| CN103645073A (zh) | 一种制备tem样品的方法 | |
| CN102569115B (zh) | 半导体器件缺陷的检测方法 | |
| US7923683B2 (en) | Method for treatment of samples for transmission electron microscopes | |
| CN103808540A (zh) | 透射电子显微镜样品的制作方法 | |
| CN107860620B (zh) | 一种透射电子显微镜样品及其制备方法 | |
| CN102410947A (zh) | Tem样品的制备方法 | |
| CN104241156A (zh) | 一种缺陷分析方法 | |
| CN104795340A (zh) | 一种Flash产品的ONO薄膜缺陷的失效分析方法 | |
| CN108010860B (zh) | 一种自定位电迁移测试结构及透射电镜样品制备方法 | |
| JP3923733B2 (ja) | 透過型電子顕微鏡の試料作製方法 | |
| CN105097580A (zh) | 聚焦离子束分析方法 | |
| CN104458371A (zh) | 一种tem样品的制备方法 | |
| CN105223383B (zh) | 一种平面tem样品的制备方法 | |
| CN104037106B (zh) | 半导体芯片失效分析的方法 | |
| CN103822812B (zh) | 半导体器件测试样品的制作方法 | |
| US7745236B2 (en) | Floating gate process methodology | |
| CN104535392A (zh) | 一种提高透射电镜图像质量的平面样品制备方法 | |
| TWI240422B (en) | Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof | |
| DE102006062015B4 (de) | Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit | |
| CN105699410B (zh) | 一种goi失效点无损定位方法及goi失效分析方法 | |
| TWI276832B (en) | Method of sample preparation for scanning capacitance microscope and measuring method thereby | |
| JP2006267048A (ja) | 断面観察用試料の作製方法 | |
| CN104332420A (zh) | 用于多晶硅层的失效点定位的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |