CN113484113A - 一种半导体测试样品及其制备方法 - Google Patents
一种半导体测试样品及其制备方法 Download PDFInfo
- Publication number
- CN113484113A CN113484113A CN202110756511.6A CN202110756511A CN113484113A CN 113484113 A CN113484113 A CN 113484113A CN 202110756511 A CN202110756511 A CN 202110756511A CN 113484113 A CN113484113 A CN 113484113A
- Authority
- CN
- China
- Prior art keywords
- conductive material
- product
- conductive
- layer
- interconnection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000012360 testing method Methods 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 50
- 239000012811 non-conductive material Substances 0.000 claims abstract description 28
- 238000005516 engineering process Methods 0.000 claims abstract description 11
- 238000009413 insulation Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 36
- 238000000227 grinding Methods 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000004528 spin coating Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 7
- 239000004568 cement Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- 239000000908 ammonium hydroxide Substances 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 238000010884 ion-beam technique Methods 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 3
- 239000011147 inorganic material Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 33
- 239000002184 metal Substances 0.000 abstract description 33
- 238000003384 imaging method Methods 0.000 abstract description 15
- 238000004570 scanning spreading resistance microscopy Methods 0.000 abstract 2
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 10
- 238000004590 computer program Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 235000011114 ammonium hydroxide Nutrition 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种半导体测试样品及其制备方法，用以解决SSRM等成像技术中金属导体的存在对离子注入区域成像衬度的影响，从而提高SSRM的扫图质量。本申请提供的一种半导体测试样品的制备方法，包括：提供待分析产品，所述产品包括导电互连层和位于所述导电互连层下方的半导体掺杂区；选择性去除所述导电互连层中的导电材料，采用非导电材料取代所述导电材料，将所述导电互连层替换为绝缘牺牲层；以同时包含所述绝缘牺牲层和所述半导体掺杂区的所述产品作为所述测试样品。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体测试样品及其制备方法。
背景技术
半导体晶体管的结构中，离子注入赋予了半导体灵魂，因此，确认注入离子的分布(implant profile)十分重要。参见图1，目前，业界主要采用扫描电容显微镜(ScanningCapacity Microscopy，SCM)和扫描扩展电阻显微镜(Scanning Spreading ResistanceMicroscopy，SSRM)检测离子注入的2维(2D)形貌，但SCM和SSRM对样品制备的要求极高。
所述SSRM是通过阻值变化来反应掺杂浓度的变化的一种技术，是一个相对值，测试过程中金属物的存在会严重影响硅中掺杂区域的衬度。
发明内容
本申请实施例提供了一种半导体测试样品及其制备方法，用以解决SSRM等成像技术中金属导体的存在对离子注入区域成像衬度的影响，从而提高SSRM的扫图质量。
本申请实施例提供的一种半导体测试样品的制备方法，包括：
提供待分析产品，所述产品包括导电互连层和位于所述导电互连层下方的半导体掺杂区；
选择性去除所述导电互连层中的导电材料，采用非导电材料取代所述导电材料，将所述导电互连层替换为绝缘牺牲层；
以同时包含所述绝缘牺牲层和所述半导体掺杂区的所述产品作为所述测试样品。
该方法提供待分析产品，所述产品包括导电互连层和位于所述导电互连层下方的半导体掺杂区；选择性去除所述导电互连层中的导电材料，采用非导电材料取代所述导电材料，将所述导电互连层替换为绝缘牺牲层；以同时包含所述绝缘牺牲层和所述半导体掺杂区的所述产品作为所述测试样品，从而解决了SSRM等成像技术中金属导体的存在对离子注入区域成像衬度的影响，提高了SSRM的扫图质量。
可选地，所述选择性去除所述导电互连层中的导电材料，具体包括：
对所述产品进行研磨处理，研磨至所述导电互连层中的所述导电材料暴露；
通过湿法刻蚀，将所述导电材料去除。
可选地，所述选择性去除所述导电互连层中的导电材料，具体包括：
对所述产品进行研磨处理，将所述导电互连层研磨至预定高度并暴露出所述导电材料；
通过湿法刻蚀，将所述导电互连层中的所述导电材料去除。
可选地，所述导电材料为钨，在室温下，采用溶液进行所述湿法刻蚀，所述溶液为过氧化氢(H2O2):氢氧化铵(NH4OH)＝1:1的溶液。
可选地，采用非导电材料取代所述导电材料，将所述导电互连层替换为绝缘牺牲层，具体包括：
在所述产品表面旋涂非导电材料，将去除所述导电材料后生成的空洞填充非导电材料，形成绝缘牺牲层。
可选地，所述非导电材料，包括无机物。
可选地，所述无机物为玻璃胶。
可选地，在所述产品表面旋涂非导电材料之后，该方法还包括：
静置所述产品直至所述非导电材料固化。
可选地，所述非导电材料固化后，该方法还包括：
对所述产品进行截面研磨，抛光至目标位置，并通过聚焦离子束技术切削至指定位置。
本申请实施例提供的一种半导体测试样品，采用任一所述方法制得。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的对晶体管进行SSRM检测的位置示意图；
图2为本申请实施例提供的ESD电路结构的剖面示意图；
图3为本申请实施例提供的金属导致离子掺杂区域衬度弱化甚至消失的示意图；
图4为本申请实施例提供的对SSRM样品先通过平面研磨，磨到金属层至金属完全暴露出来的示意图；
图5为本申请实施例提供的通过湿法选择性刻蚀，将金属材料去除的示意图；
图6为本申请实施例提供的用非导电的无机物替代金属材料的示意图；
图7为本申请实施例提供的增加了离子注入区域不同掺杂浓度的梯度衬度的示意图；
图8为本申请实施例提供的在金属层未被去除时得到的SSRM测试示意图；
图9为本申请实施例提供的在金属层被去除后得到的SSRM测试示意图；
图10为本申请实施例提供的半导体测试样品制备方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，并不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种半导体测试样品及其制备方法，用以解决SSRM等成像技术中金属导体的存在对离子注入区域(即掺杂区)成像衬度的影响，从而提高SSRM的扫图质量。
本申请实施例在制备半导体测试样品环节中，使用湿法刻蚀去除晶体管中的导电互连层中的导电材料，并用非导电材料(例如无机物)填充，将所述导电互连层替换为绝缘牺牲层，这样就可以有效改善上述问题对SSRM测试过程中的图像效果的影响。
参见图2，为一个ESD电路结构的剖面图，晶体管的源漏级(即导电互连层)是由金属(一般是钨W)组成，本申请实施例重点关注的离子掺杂区域是半导体。图2中PW表示P阱，NW表示N阱，STI是浅沟槽隔离结构，P+是P型掺杂区，N+是N型掺杂区。DNW为深掺杂N阱，P-sub即P型衬底。
以图2所示产品结构为例，若采用现有技术对该产品进行测试，例如采用SSRM通过扫描晶体管剖面电阻值的变化，来推断离子注入的浓度相对变化的情况，金属属于导体，其电导率高于103(S/cm)，掺杂区域属于半导体，其电导率介于10-8～103(S/cm)，两者相差很大，在SSRM成像中，金属导体的存在会使得掺杂区域的成像弱化，甚至无法识别。例如，参见图3，金属导致离子掺杂区域衬度弱化甚至消失。图3中600nm是标尺，log(Ohm)是电阻值取对数，电导率和电阻是倒数关系。图3中矩形框所示的区域对应所述的掺杂区，图3对应的是图2所示的结构，示出了在M0层(即最接近掺杂区的金属层，图3中矩形框上面的一条条黑色的区域)存在的情况，由于金属的电导率远大于半导体(掺杂区)，导致掺杂区的电导率分布可视性很差，基本无法看出其分布。
图2所示只是一个掺杂类型的示意，掺杂的类型有很多，本申请实施例提供的技术方案不限于这种结构，只要是会与金属接触的掺杂区都可以适用本申请实施例提供的技术方案制备测试样品进行测试。
本申请实施例提供的技术方案，涉及通过优化SSRM样品制备来提高SSRM的扫图质量。所述SSRM样品就是提供给SSRM进行测试的产品。具体到本申请实施例可以理解为一种半导体结构(经过掺杂处理的结构，具体到本申请实施例中是晶体管的掺杂区)经过离子注入处理作为SSRM测试样品，本申请实施例中也可以将该SSRM测试样品称为半导体测试样品。
本申请实施例并不会改变掺杂区的测试值，只是掺杂区域的浓度分布的对比度变得更明显，从而更加方便测试。
总体来讲，本申请实施例提供的测试样品的制备方法包括：提供待分析产品，所述待分析产品包括导电互连层和位于所述导电互连层下方的半导体掺杂区，通过选择性湿法刻蚀，将待分析产品的导电互连层中的导电材料(例如金属材料)去除，转而用非导电的无机物替代，以此来解决在SSRM中金属导体对半导体离子掺杂区域衬度的影响。
需要说明的是，通过本申请实施例提供的方法制得的半导体测试样品，除了用于SSRM测试，也可以扩展到APT制样上等，也就是说，通过本申请实施例提供的方法制得的半导体测试样品，不仅仅用于SSRM测试，也可以用于其他测试。
下面给出一个具体实施例的举例说明。
本申请实施例提供的半导体测试样品的制备方法，例如包括以下步骤:
步骤一、参见图4，提供待分析产品(包括导电互连层和位于所述导电互连层下方的半导体掺杂区)，对该待分析产品先通过平面研磨，磨到M0层(layer)至金属完全暴露出来。
所述M0层，即金属层，也就是所述的导电互连层，但本申请实施例中所述的导电互连层可以包括多层金属层，其中的M0层是与半导体掺杂区最接近的金属层，是与晶体管互连的导电结构。
需要说明的是，本申请实施例中，也可以将所述导电互连层研磨至预定高度，并暴露出所述导电材料；也就是说，本申请实施例也可以将导电互连层的一部分研磨掉之后再进行金属去除。至于所述的预定高度，可以根据实际需要而定，本申请实施例并不进行限制。
步骤二、通过湿法选择性刻蚀，将金属材料去除，如图5所示，但保留除金属外的其他材料。所述金属材料比如W，采用溶液过氧化氢(H2O2):氢氧化铵(NH4OH)＝1:1进行湿法选择性刻蚀，室温。其中，本申请实施例对钨和衬底有高选择的溶液都可以，不限于上述溶液；
步骤三、在经过上述步骤处理后的待分析产品的表面旋涂玻璃胶(除了玻璃胶以外的无机材料都可以，本申请实施例中不进行限制)，将W的空洞填充，得到如图6所示的结构；
步骤四、静置直至玻璃胶固化，再进行常规截面研磨，抛光至目标(target)附近，再通过FIB切削至指定位置等常规操作。直接采用研磨(CMP)的方式可能会对待测区域造成损伤，因此在快接近目标区域时采用FIB进行切削处理。所述FIB，即聚焦离子束技术，利用该技术可以对芯片的结构进行切削处理。可以理解在制备测试样品的过程中首先是对整个一颗芯片进行处理，但是测试的时候可能只需要选取一小块区域作为样品送入测试机台即可，而FIB技术就是去切削出这一小块区域的技术。
本申请实施例提供的技术方案可以有效解决SSRM技术中，金属导体的存在对离子掺杂区域二维形貌成像的影响，增加离子注入区域不同掺杂浓度的梯度衬度，掺杂梯度衬度更明显，如图7所示。图7中P-epi代表P外延层，这副图代表的是另外一种掺杂类型，与图6的掺杂类型不同。通过测电阻，反馈掺杂浓度的变化，让掺杂浓度对比度更明细。
本申请实施例提供的技术方案通过去除金属材料，可以优先解决在FIB制备样品中，由于金属重元素的影响，导致的遮蔽(curtain)，避免FIB制备SSRM样品的curtain干扰，即避免了FIB制样中金属物质带来的curtain，如图8和图9所示。其中，图8展示的是在金属层(M0层)未被去除时得到的测试图；
图9是M0层被去除后的测试图，可见图像效果更好。需要说明的是，掺杂区域本身的阻值这些不会发生变化，只是通过本申请实施例制备的样品得到的测试图更加便于工作人员查看分析。
综上所述，本申请实施例提供的半导体测试样品的制备方法，先平面磨至金属，通过湿法选择性刻蚀金属，并通过旋涂玻璃胶填充金属原来的位置，从而解决了SSRM成像技术中金属导体的存在对离子注入区域成像衬度的影响。
参见图10，本申请实施例提供的一种半导体测试样品的制备方法，包括：
S101、提供待分析产品，所述产品包括导电互连层和位于所述导电互连层下方的半导体掺杂区；
所述产品的导电互连层，例如晶体管的金属层。
所述导电互连层下方的半导体掺杂区，例如：P型掺杂区、N型掺杂区等。
S102、选择性去除所述导电互连层中的导电材料，采用非导电材料取代所述导电材料，将所述导电互连层替换为绝缘牺牲层。
本申请实施例以同时包含所述绝缘牺牲层和所述半导体掺杂区的所述产品作为所述测试样品。
可选地，所述选择性去除所述导电互连层中的导电材料，具体包括：
对所述产品进行研磨处理，研磨至所述导电互连层中的所述导电材料暴露；
通过湿法刻蚀，将所述导电材料去除。
或者，可选地，所述选择性去除所述导电互连层中的导电材料，具体包括：
对所述产品进行研磨处理，将所述导电互连层研磨至预定高度并暴露出所述导电材料；
通过湿法刻蚀，将所述导电互连层中的所述导电材料去除。
可选地，所述导电材料为钨，在室温下，采用溶液进行所述湿法刻蚀，所述溶液为过氧化氢(H2O2):氢氧化铵(NH4OH)＝1:1的溶液。
可选地，采用非导电材料取代所述导电材料，将所述导电互连层替换为绝缘牺牲层，具体包括：
在所述产品表面旋涂非导电材料，将去除所述导电材料后生成的空洞填充非导电材料，形成绝缘牺牲层。
可选地，所述非导电材料，包括无机物。
可选地，所述无机物为玻璃胶。
可选地，在所述产品表面旋涂非导电材料之后，该方法还包括：
静置所述产品直至所述非导电材料固化。
可选地，所述非导电材料固化后，该方法还包括：
对所述产品进行截面研磨，抛光至目标位置，并通过聚焦离子束技术切削至指定位置。
本申请实施例还提供了一种采用上述方法制得的半导体测试样品，包含所述绝缘牺牲层和所述半导体掺杂区，所述绝缘牺牲层，即采用非导电材料取代导电互连层中的导电材料后得到的层结构。例如图4所示的晶体管结构，下面的半导体掺杂区保持不变，其最接近的金属层被无机物替换，该晶体管的其他具体结构在上述内容中有说明，此处不再赘述。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种半导体测试样品的制备方法，其特征在于，该方法包括：
提供待分析产品，所述产品包括导电互连层和位于所述导电互连层下方的半导体掺杂区；
选择性去除所述导电互连层中的导电材料，采用非导电材料取代所述导电材料，将所述导电互连层替换为绝缘牺牲层；
以同时包含所述绝缘牺牲层和所述半导体掺杂区的所述产品作为所述测试样品。
2.根据权利要求1所述的方法，其特征在于，所述选择性去除所述导电互连层中的导电材料，具体包括：
对所述产品进行研磨处理，研磨至所述导电互连层中的所述导电材料暴露；
通过湿法刻蚀，将所述导电材料去除。
3.根据权利要求1所述的方法，其特征在于，所述选择性去除所述导电互连层中的导电材料，具体包括：
对所述产品进行研磨处理，将所述导电互连层研磨至预定高度并暴露出所述导电材料；
通过湿法刻蚀，将所述导电互连层中的所述导电材料去除。
4.根据权利要求2或3所述的方法，其特征在于，所述导电材料为钨，在室温下，采用溶液进行所述湿法刻蚀，所述溶液为过氧化氢(H2O2):氢氧化铵(NH4OH)＝1:1的溶液。
5.根据权利要求1所述的方法，其特征在于，采用非导电材料取代所述导电材料，将所述导电互连层替换为绝缘牺牲层，具体包括：
在所述产品表面旋涂非导电材料，将去除所述导电材料后生成的空洞填充非导电材料，形成绝缘牺牲层。
6.根据权利要求1所述的方法，其特征在于，所述非导电材料，包括无机物。
7.根据权利要求6所述的方法，其特征在于，所述无机物为玻璃胶。
8.根据权利要求5所述的方法，其特征在于，在所述产品表面旋涂非导电材料之后，该方法还包括：
静置所述产品直至所述非导电材料固化。
9.根据权利要求8所述的方法，其特征在于，所述非导电材料固化后，该方法还包括：
对所述产品进行截面研磨，抛光至目标位置，并通过聚焦离子束技术切削至指定位置。
10.一种半导体测试样品，其特征在于，采用权利要求1～9任一所述方法制得。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110756511.6A CN113484113B (zh) | 2021-07-05 | 2021-07-05 | 一种半导体测试样品及其制备方法 |
| US17/602,898 US20240055271A1 (en) | 2021-07-05 | 2021-07-22 | Semiconductor test sample and manufacturing method thereof |
| PCT/CN2021/107826 WO2023279442A1 (zh) | 2021-07-05 | 2021-07-22 | 一种半导体测试样品及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110756511.6A CN113484113B (zh) | 2021-07-05 | 2021-07-05 | 一种半导体测试样品及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113484113A true CN113484113A (zh) | 2021-10-08 |
| CN113484113B CN113484113B (zh) | 2022-07-22 |
Family
ID=77940725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110756511.6A Active CN113484113B (zh) | 2021-07-05 | 2021-07-05 | 一种半导体测试样品及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240055271A1 (zh) |
| CN (1) | CN113484113B (zh) |
| WO (1) | WO2023279442A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023279442A1 (zh) * | 2021-07-05 | 2023-01-12 | 长鑫存储技术有限公司 | 一种半导体测试样品及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078343A (zh) * | 2014-07-02 | 2014-10-01 | 武汉新芯集成电路制造有限公司 | 一种栅氧化层缺陷原貌的失效分析方法 |
| CN104241156A (zh) * | 2014-08-21 | 2014-12-24 | 武汉新芯集成电路制造有限公司 | 一种缺陷分析方法 |
| CN104458371A (zh) * | 2014-11-26 | 2015-03-25 | 上海华力微电子有限公司 | 一种tem样品的制备方法 |
| US9741532B1 (en) * | 2016-06-17 | 2017-08-22 | International Business Machines Corporation | Multi-beam electron microscope for electron channeling contrast imaging of semiconductor material |
| CN108106890A (zh) * | 2017-11-14 | 2018-06-01 | 上海华力微电子有限公司 | 镍金属硅化物的tem样品的制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791055B2 (en) * | 2006-07-10 | 2010-09-07 | Micron Technology, Inc. | Electron induced chemical etching/deposition for enhanced detection of surface defects |
| CN101419400A (zh) * | 2007-10-24 | 2009-04-29 | 中国科学院微电子研究所 | 一种通过金属铬掩蔽膜进行干法刻蚀的方法 |
| CN102374942A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 透射电镜样品制备方法及透射电镜样品 |
| US9147618B2 (en) * | 2013-10-22 | 2015-09-29 | Globalfoundries Inc. | Method for detecting defects in a diffusion barrier layer |
| CN208738231U (zh) * | 2018-09-26 | 2019-04-12 | 长鑫存储技术有限公司 | 一种半导体结构 |
| CN113484113B (zh) * | 2021-07-05 | 2022-07-22 | 长鑫存储技术有限公司 | 一种半导体测试样品及其制备方法 |
-
2021
- 2021-07-05 CN CN202110756511.6A patent/CN113484113B/zh active Active
- 2021-07-22 WO PCT/CN2021/107826 patent/WO2023279442A1/zh active Application Filing
- 2021-07-22 US US17/602,898 patent/US20240055271A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078343A (zh) * | 2014-07-02 | 2014-10-01 | 武汉新芯集成电路制造有限公司 | 一种栅氧化层缺陷原貌的失效分析方法 |
| CN104241156A (zh) * | 2014-08-21 | 2014-12-24 | 武汉新芯集成电路制造有限公司 | 一种缺陷分析方法 |
| CN104458371A (zh) * | 2014-11-26 | 2015-03-25 | 上海华力微电子有限公司 | 一种tem样品的制备方法 |
| US9741532B1 (en) * | 2016-06-17 | 2017-08-22 | International Business Machines Corporation | Multi-beam electron microscope for electron channeling contrast imaging of semiconductor material |
| CN108106890A (zh) * | 2017-11-14 | 2018-06-01 | 上海华力微电子有限公司 | 镍金属硅化物的tem样品的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023279442A1 (zh) * | 2021-07-05 | 2023-01-12 | 长鑫存储技术有限公司 | 一种半导体测试样品及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023279442A1 (zh) | 2023-01-12 |
| US20240055271A1 (en) | 2024-02-15 |
| CN113484113B (zh) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113484113B (zh) | 一种半导体测试样品及其制备方法 | |
| DE102016107953A1 (de) | Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur | |
| CN109560001B (zh) | 半导体器件的缺陷检测结构、装置及其检测方法 | |
| CN110335861B (zh) | 一种半导体器件及其制作方法 | |
| US7989232B2 (en) | Method of using electrical test structure for semiconductor trench depth monitor | |
| US8658438B2 (en) | Measurement of lateral diffusion of implanted ions in doped well region of semiconductor devices | |
| US9324178B2 (en) | Three-dimensional semiconductor image reconstruction apparatus and method | |
| US20220301950A1 (en) | Mid-manufacturing semiconductor wafer layer testing | |
| US7355173B2 (en) | Delineation of wafers | |
| US10177049B2 (en) | Embedded SiGe epitaxy test pad | |
| US6859748B1 (en) | Test structure for measuring effect of trench isolation on oxide in a memory device | |
| Doering et al. | Scanning Spreading Resistance Microscopy analysis of locally blocked implant sites | |
| JP2007294980A (ja) | 極浅接合（ｕｓｊ）構造の電気活性ドーパント密度プロファイルを判定する方法 | |
| EP0100396A1 (en) | Determination of true electrical channel length of surface FET | |
| KR20100062400A (ko) | 반도체 웨이퍼의 결함 분석 방법 | |
| Sarnecki et al. | PN Junction Analysis using Electron Beam Induced Current (EBIC) Technique | |
| Ng et al. | Theoretical and practical approach to overcome curvature radius limitation of conductive atomic force microscopy tip for imaging of advanced technological node static random access memory devices | |
| CN117116912A (zh) | 一种半导体测试结构、测试方法及系统 | |
| CN116344513A (zh) | 一种半导体测试结构及断点失效定位方法 | |
| Boit et al. | Contacting Silicon with FIB for Backside Circuit Edit | |
| Marcelot et al. | Extraction of acceptor concentration map from EBIC experiments | |
| Current et al. | Ion Implantation | |
| CN103630816B (zh) | 掺杂失效分析方法 | |
| Chua et al. | Junction/well stain (delineation) technique to unveil different types of implantation defects | |
| Kleindiek et al. | Locating Failures in Current Device Nodes: EBIC/EBAC, Current Imaging, and Nanoprobing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |