CN116344513A - 一种半导体测试结构及断点失效定位方法 - Google Patents

一种半导体测试结构及断点失效定位方法 Download PDF

Info

Publication number
CN116344513A
CN116344513A CN202310339791.XA CN202310339791A CN116344513A CN 116344513 A CN116344513 A CN 116344513A CN 202310339791 A CN202310339791 A CN 202310339791A CN 116344513 A CN116344513 A CN 116344513A
Authority
CN
China
Prior art keywords
test structure
semiconductor test
metal
sub
breakpoint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310339791.XA
Other languages
English (en)
Inventor
武城
段淑卿
高金德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202310339791.XA priority Critical patent/CN116344513A/zh
Publication of CN116344513A publication Critical patent/CN116344513A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/50—Systems or methods supporting the power network operation or management, involving a certain degree of interaction with the load-side end user applications
    • Y04S10/52—Outage or fault management, e.g. fault detection or location

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种半导体测试结构及断点失效定位方法。所述半导体测试结构包括第一金属层，包括若干沿X方向和Y方向依次间隔且呈矩阵分布的第一子金属块；第二金属层，包括若干沿所述X方向和Y方向依次间隔排布且错位设置在第一子金属块的上方的第二子金属块，第一子金属块和与其错位相邻的第二子金属块通过导电通孔首尾相连，以形成多个互连平行且首尾相连的链状结构；以及，虚设金属填充层，包括若干位于所述链状结构的外围的识别标记。显然，本发明所提供的半导体测试结构是在现有的用于进行断点失效分析的测试结构的至少两个非对称侧面的外围所形成的虚设金属填充层中，通过填充或者刻蚀的方式沿X方向和Y方向新增加形成了多个识别标记。

Description

一种半导体测试结构及断点失效定位方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种半导体测试结构及及失效定位方法。
背景技术
断路失效是半导体制造过程中最常见的失效现象，其主要源于设计问题和工艺问题，断路处会存在极大的电压压降，阻断整个电路的正常运行。为了监控或评估工艺稳定性和设计可靠性，晶圆制造厂将存在断路风险的结构提取出来并以此结构组成重复的、大面积的、易于测试的结构进行测试。断路测试是WAT中的常见测试项目，具有多种不同的结构，涉及制造工艺中几乎所有的层次，且应当具有易于测试与易于失效分析的特点，但是设计人员在设计测试结构的时候往往忽视了结构应当易于失效分析定位的特点，测试结构面积设计得越来越大，增大了失效点的定位切片分析难度。
目前，主动电压衬度(ActiveVoltageContrast,AVC)是定位超大链状测试结构断路失效点最为常用的方法，AVC是纳米探针机台的一种功能，利用纳米探针机台人为地设置链状测试结构一端为正电位，另一端为负电位，这样发生断路失效的结构将以断路点为分界点分为一段正电位结构和一段负电位结构，然后利用电子束扫描整个链状结构，正电位结构表面积聚正电荷，正电荷会吸引样品表面逸出的二次电子，使得SEM探头收集的二次电子数变少；负电位结构表面积聚负电荷，负电荷会排斥样品表面逸出的二次电子，使得SEM探头收集的二次电子数变多；使得SEM探头在负电位结构处收集的二次电子数比正电位结构处的要多，负电位结构显现出的亮度会比正电位结构的亮度要亮，因此整个链状测试结构会以断路点为分界线呈现出明显的明暗衬度差别，明暗交界点即为断路失效点。目前利用AVC定位超大链状测试结构断路失效点有一个缺点是AVC功能仅能在纳米探针机台中实现，需要用AVC定位断路失效点的测试结构仅能在纳米探针机台中显现出明暗衬度差别，一旦将样品从纳米探针机台中拿出就无法看到断路点。若断点在结构边缘，我们可以将AVC图片扫描存储后用数结构的方式定位断点并进行切片分析，但若是测试结构面积极大且断点位于结构中部位置，那么对断路点进行切片分析就有很大的难度。
发明内容
本发明的目的在于提供一种半导体测试结构及利用该测试结构所进行的断点失效定位方法，以在提出一种新的用于对超大面积链状测试结构的样品可以进行结合纳米探针设备的断点定位失效分析的同时，再进一步提出一种基于该测试结构的断点失效定位方法，以最终实现解决超大链状测试结构，由于其面积极大且断点位于测试结构的中部位置，而出现的对所述断点无法进行切片分析或者切片分析难度大的技术问题。
第一方面，为解决上述技术问题，本发明提供一种半导体测试结构，具体可以包括如下结构：
第一金属层，包括若干沿X方向和Y方向依次间隔且呈矩阵分布的第一子金属块；
第二金属层，包括若干沿所述X方向和Y方向依次间隔排布且错位设置在所述第一子金属块的上方的第二子金属块，所述第一子金属块和与其错位相邻的第二子金属块通过导电通孔首尾相连，以形成多个互连平行且首尾相连的链状结构；以及，
虚设金属填充层，包括若干位于所述链状结构的外围的识别标记。
进一步的，本发明所提供的所述半导体测试结构还可以包括：位于所述第二金属层的表面上的NDC介质层。
进一步的，所述虚设金属填充层则具体可以包括沿周向方向分别分布在所述链状结构的四个侧面的四个子填充层，且至少有两个非平行设置的所述子填充层中均以固定间距添置有多个所述识别标记。
进一步的，所述固定间隔的取值范围可以为：30μm～50μm。
进一步的，本发明所提供的所述半导体测试结构还可以包括：金属层间介质层，位于所述第一金属层和所述第二金属层之间，所述导电通孔贯穿在所述金属层间介质层中以连接所述第一子金属块和所述第二子金属块。
进一步的，本发明所提出的所述半导体测试结构的尺寸为>200μm×200μm，即为一种超大面积的测试结构。
第二方面，基于与上述所述的本发明所提供的所述半导体测试结构的相同发明构思，并基于该测试结构，本发明还提供了一种断点失效定位方法，其至少可以包括如下步骤：
提供一具有如上所述的本发明所提供的半导体测试结构，其中，所述半导体测试结构的中间部分具有一断点；
利用纳米探针设备对预处理后的半导体测试结构进行电子束扫描，并基于主动电压衬度原理，确定出该半导体测试结构中的所述断点的预估位置；
以所述预估位置为起点，沿X方向和Y方向延伸预设间距后形成一包含所述预估位置的区间，确定位于虚设金属填充层内的与所述区间的4个拐角所对应的4个识别标记，其中所述识别标记为二维坐标；
利用FIB设备或SEM设备，在所述区间所对应的半导体测试结构中形成一积碳标记，并利用纳米探针设备，确定且记录所述积碳标记与所述预估位置的相对位置；
再次利用所述FIB设备或SEM设备，在形成有所述积碳标记的半导体测试结构中再形成一新的积碳标记，并再次利用纳米探针设备，确定且记录所述形成的新的积碳标记与所述预估位置的相对位置，以实现通过设置的积碳标记逐步靠近预估位置的方式，将所述预估位置所对应的断点逐渐精准化；
根据新形成的所述积碳标记和其与所述预估位置的相对位置，确定出所述预估位置所对应的断点在所述半导体测试结构中的准确位置。
进一步的，所述积碳标记的形状可以为正四边形，而所述积碳标记的尺寸具体可以为：0.5μm×0.5μm～2μm×2μm，优选的，所述积碳标记的尺寸为1μm×0.5μm。
进一步的，在确定出所述断点在所述半导体测试结构中的准确位置之后，本发明所提供的所述断点失效定位方法还可以包括：制备所述半导体测试结构的TEM切片样品，以确定导致断路失效的失效机理的步骤。
进一步的，所述对所述半导体测试结构进行的预处理的步骤可以，包括：
对所述半导体测试结构进行研磨去层处理，以暴露出位于所述第二金属层的表面上的NDC介质层；
对所述链状结构的两端所对应的虚设金属填充层的部分区域进行去除处理，以暴露出便于电连接所述纳米探针设备的纳米探针的部分第二金属层。
与现有技术相比，本发明技术方案至少具有如下有益效果之一：
1、本发明提供了一种新设计的半导体测试结构，其具体包括第一金属层，包括若干沿X方向和Y方向依次间隔且呈矩阵分布的第一子金属块；第二金属层，包括若干沿所述X方向和Y方向依次间隔排布且错位设置在所述第一子金属块的上方的第二子金属块，所述第一子金属块和与其错位相邻的第二子金属块通过导电通孔首尾相连，以形成多个互连平行且首尾相连的链状结构；以及，虚设金属填充层，包括若干位于所述链状结构的外围的识别标记。
显然，本发明所提供的半导体测试结构是在现有的用于进行断点失效分析的测试结构的至少两个非对称侧面的外围所形成的虚设金属填充层中，通过填充或者刻蚀的方式沿X方向和Y方向新增加形成了多个识别标记。
2、在基于本发明所提出的上述半导体测试结构的一种断点失效定位方法中，由于本发明所提供的半导体测试结构新增了很多用于定位的识别标记(每个识别标记为二维坐标)，因此，在断点失效分析时，就可以结合纳米探针设备的AVC原理，通过识别标记先标记出一个包含断点的预估位置(大致位置)的区间，然后，再在该区间中分次形成两个积碳标记，之后，在根据逐次形成的积碳标记逐渐靠近断点的预估位置的同时，将预估位置所对应的断点逐渐精准化，进而实现将现有技术中位于超大链状测试结构中间的无法利用纳米探针设备的断点失效点的定位方法，转变为可以利用纳米探针设备进行准确定位的位置处于结构边缘的断点失效的定位方法，并进一步降低了切片分析的难度。
附图说明
图1是本发明一实施例中提供的一种半导体测试结构中的链状结构的平面透视示意图；
图2是本发明一实施例中提供的一种半导体测试结构中的链状结构的部分结构的截面示意图；
图3是本发明一实施例中提供的一种半导体测试结构中的链状结构的外围形成有包含识别标记的虚设金属填充层的AVC示意图；
图4是基于图1～图3所述的本发明所提供的半导体测试结构的一种断点失效定位方法的流程示意图；
图5是本发明一实施例中提供的一种半导体测试结构中的链状结构的的中间区域形成包含有一断路失效点(用虚线圈标识出)的AVC示意图；
图6是本发明一实施例中提供的包含图5所对应的断路失效点的预估位置的区间(用方框标识出)的AVC示意图；
图7是本发明一实施例中提供的在图6所示的区间中添加积碳标记(积碳Mark1)的AVC示意图；
图8是本发明一实施例中提供的在图7所示的区间中新添加一积碳标记(积碳Mark2)的AVC示意图。
具体实施方式
承如背景技术所述，目前，在现有技术中，利用AVC定位超大链状测试结构的断路失效点有一个缺点：AVC功能仅能在纳米探针机台(设备)中实现，需要用AVC定位断路失效点的测试结构仅能在纳米探针设备中显现出明暗衬度差别，一旦将样品从纳米探针机台中拿出就无法看到断路失效点。也就是说，若断路失效点位于测试结构的边缘位置，则我们在实际操作中的做法是在结合纳米探针设备得到AVC图片，然后将AVC图片扫描存储后用数一数所述标识在测试结构边缘的标识位置在测试结构中的中间位置处的断路失效点的实际位置的方式(在本发明中将该方式称为数结构的方式)定位断点并进行后续切片分析，但若是测试结构面积极大且断点位于结构中部位置，那么，首先将无法利用上述的数结构的方式进行断路失效点的切片分析进行位于测试结构中间区域的断路点的准确定位。因此，在只有放置在纳米探针机台中才可得到的AVC图片的边缘标识了标记后，也无法在通过离开纳米探针机台的情况下进行工作量极大的数结构方式(二者距离太远，数结构即类似于大海捞针)确定。
针对此问题，本发明发明人提出可以从改变测试结构本身的方式，然后，让其自身就带有具有标识作用的标识标记后，在利用其它一些方式逐渐将超大链状测试结构中的位于中间区域的断路失效点的区域缩小，之后，再利用上述所述的数结构方式进行准确定位。
为此，本发明提供了一种半导体测试结构及利用该测试结构所进行的断点失效定位方法，以在提出一种新的用于对超大面积链状测试结构的样品可以进行结合纳米探针设备的断点定位失效分析的同时，再进一步提出一种基于该测试结构的断点失效定位方法，以最终实现解决超大链状测试结构，由于其面积极大且断点位于测试结构的中部位置，而出现的对所述断点无法进行切片分析或者切片分析难度大的技术问题。
以下结合附图和具体实施例对本发明提出的半导体测试结构及利用该测试结构所进行的断点失效定位方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参阅图1～图3，并结合图5，图1是本发明一实施例中提供的一种半导体测试结构中的链状结构的平面透视示意图；图2是本发明一实施例中提供的一种半导体测试结构中的链状结构的部分结构的截面示意图；图3是本发明一实施例中提供的一种半导体测试结构中的链状结构的外围形成有包含识别标记的虚设金属填充层的AVC示意图。
具体的，在本发明所提供的半导体测试结构中，其可以包括：第一金属层110、第二金属层120以及包含若干识别标记1～n的虚设金属填充层130；其中，
所述第一金属层110，包括若干沿X方向和Y方向依次间隔且呈矩阵分布的第一子金属块110.1；
所述第二金属层120，包括若干沿所述X方向和Y方向依次间隔排布且错位设置在所述第一子金属块110.1的上方的第二子金属块120.2，所述第一子金属块110.1和与其错位相邻的第二子金属块120.2通过导电通孔CT首尾相连，以形成多个互连平行且首尾相连的链状结构A；以及，
所述虚设金属填充层130，包括若干位于所述链状结构A的外围的识别标记1～n。
进一步的，所述虚设金属填充层130包括沿周向方向分别分布在所述链状结构A的四个侧面的四个子填充层130.1～130.4，且至少有两个非平行设置的所述子填充层(例如图5中所示的130.1和130.2)中均以固定间距添置有多个所述识别标记1～n。
作为一种优选示例，所述固定间隔的取值范围可以为：30μm～50μm，即，30μm、35μm、40μm、45μm、50μm等整数或者位于30μm～50μm之间的任意位数的小数。
更进一步的，参阅图2，本发明所提供的所述半导体测试结构还包括金属层间介质层140，位于所述第一金属层110和所述第二金属层120之间，所述导电通孔CT贯穿在所述金属层间介质层140中以连接所述第一子金属块110.1和所述第二子金属块120.2。
进一步的，如图1或图2所示的所述半导体测试结构还包括：位于所述第二金属层的表面上的NDC介质层(未图示)。
需要说明的是，本发明所提供的所述半导体测试结构的尺寸具体可以为>200μm×200μm的测试结构，即超大面积的链状测试结构。
可以理解的是，参阅图3和图5可知，本发明只是示例性的在所述链状结构A的两个相邻侧面所分别对应的子填充层130.1和130.2中示例性的形成了5个和8个识别标记，而在其他实施例中，还可以在所述链状结构A的四个相邻侧面所分别对应的子填充层130.1、130.2、130.3、130.4中均分别形成数量相同或不同的多个识别标记，但是，在所述链状结构A的两个相邻侧面所分别对应的子填充层形成多个识别标记的时候，一定不可以是在链状结构A的沿X方向或Y方向所对应的相互平行的两个子填充层中形成识别标识，例如，不可以只在子填充层130.1和130.3(或者只在130.2和130.4)中形成。
并且，在本发明实施例中，所述识别标记的编号方式只是示例性的用数字标识，在其他实施例中，其还可以用其他字符进行标识，例如字母A、B、C或者a、b、c等，本发明对此均不做具体限定。此为，图1～图3以及后续的图5～图8中的High代表所述链条结构A的一端所连接的高电压，Low代表的是所述所述链条结构A的另一端所连接的低电压。
显然，本发明所提供的半导体测试结构是在现有的用于进行断点失效分析的测试结构的至少两个非对称侧面的外围所形成的虚设金属填充层中，通过填充或者刻蚀的方式沿X方向和Y方向新增加形成了多个识别标记。因此，利用本发明所提供的半导体测试结构进行断点失效分析时，就可以结合纳米探针设备的AVC原理，通过识别标记先标记出一个包含断点的预估位置(大致位置)的区间，然后，再在该区间中分次形成两个积碳标记，之后，在根据逐次形成的积碳标记逐渐靠近断点的预估位置的同时，将预估位置所对应的断点逐渐精准化，进而实现将现有技术中位于超大链状测试结构中间的无法利用纳米探针设备的断点失效点的定位方法，转变为可以利用纳米探针设备进行准确定位的位置处于结构边缘的断点失效的定位方法，并进一步降低了切片分析的难度。
此外，基于如图1～图3所示的版图所对应的半导体测试结构，本发明还提供了一种失效定位方法。
参阅图4，并结合图5～图8，本发明所提供的所述断点失效定位方法至少可以包括如下步骤：
步骤S401，提供一具有如上所述的本发明所提供的半导体测试结构，其中，所述半导体测试结构的中间部分具有一断点；
步骤S402，利用纳米探针设备对预处理后的半导体测试结构进行电子束扫描，并基于主动电压衬度原理，确定出该半导体测试结构中的所述断点的预估位置；
步骤S403，以所述预估位置为起点，沿X方向和Y方向延伸预设间距后形成一包含所述预估位置的区间，确定位于虚设金属填充层内的与所述区间的4个拐角所对应的4个识别标记，其中所述识别标记为二维坐标；
步骤S404，利用FIB设备或SEM设备，在所述区间所对应的半导体测试结构中形成一积碳标记，并利用纳米探针设备，确定且记录所述积碳标记与所述预估位置的相对位置；
步骤S405，再次利用所述FIB设备或SEM设备，在形成有所述积碳标记的半导体测试结构中再形成一新的积碳标记，并再次利用纳米探针设备，确定且记录所述形成的新的积碳标记与所述预估位置的相对位置，以实现通过设置的积碳标记逐步靠近预估位置的方式，将所述预估位置所对应的断点逐渐精准化；
步骤后S406，根据新形成的所述积碳标记和其与所述预估位置的相对位置，确定出所述预估位置所对应的断点在所述半导体测试结构中的准确位置。
在步骤S401中，可以利用现有的半导体制程工艺，在一材料为硅、锗、锗硅、碳硅、碳锗硅、砷化铟、砷化镓、磷化铟或者其它III/V化合物半导体，或者为绝缘体上硅、绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上锗化硅以及绝缘体上锗等材料上形成如图1～图3所述的半导体测试结构，其中，该半导体测试结构为超大面积的链状结构，且位于该超大面积的链状结构的中间位置处至少包含一断路点(简称为断点)，以便进行后续的断点失效分析步骤。
参阅图5，在步骤S402中，如图5所示的主动电压衬度AVC平面图可知，可以利用纳米探针设备对利用上述步骤S401形成的半导体测试结构进行电子束扫描，可以得到一个明暗相连的图片，然后，并基于主动电压衬度原理，确定出该半导体测试结构中的所述断点的预估位置，即，图5中所示的明暗交界处中的虚线圈所对应的位置。
但是，由于利用上述步骤S401形成的半导体测试结构，其外围形成有将该半导体测试结构中的用于待进行电性测试的链状结构包裹其内的顶面与其顶面至少齐平的虚设金属填充层，因此，直接利用上述步骤S401形成的半导体测试结构是无法电性连接纳米探针的，因此，在执行步骤S402之前，本发明所提供的断点失效分析方法还应该包括如下步骤：
步骤S401.1，对所述半导体测试结构进行研磨去层处理，以暴露出位于所述第二金属层的表面上的NDC介质层(未图示)；
步骤S401.2，对所述链状结构的两端所对应的虚设金属填充层的部分区域进行去除处理，例如，milling工艺，以暴露出便于电连接所述纳米探针设备的纳米探针的部分第二金属层。
在实际应用中，处于对待进行电性测试的结构、膜层的保护，会在其表面或者周围形成其他膜层填充结构或介质阻挡保护结构，因此，在测试的时候，就需要将所述其他结构进行部分去除。
参阅图6，在步骤S403中，以所述预估位置为起点，沿X方向和Y方向延伸预设间距后形成一包含所述预估位置的区间，如图6所示的方框区域，确定位于虚设金属填充层内的与所述区间的4个拐角所对应的4个识别标记，如图6所示的130.1中的识别标记3和4，以及130.2中的识别标记4和5，从而构成所述区间的4个拐角坐标，即，(4,3)、(5,3)(4,4)以及(5,4)。
参阅图7，在步骤S404中，利用FIB设备或SEM设备，在所述区间所对应的半导体测试结构中形成一积碳标记，如积碳Mark1，并利用纳米探针设备，确定且记录所述积碳标记与所述预估位置的相对位置。
参阅图8，在步骤S405中，再次利用所述FIB设备或SEM设备，在形成有所述积碳标记的半导体测试结构中再形成一新的积碳标记，如积碳Mark2，并再次利用纳米探针设备，确定且记录所述形成的新的积碳标记与所述预估位置的相对位置，以实现通过设置的积碳标记逐步靠近预估位置的方式，将所述预估位置所对应的断点逐渐精准化。
作为一种优选示例，所述积碳标记(积碳Mark1和积碳Mark2)的形状可以为正四边形，如长方形、正方形，而所述积碳标记的尺寸具体可以为：0.5μm×0.5μm～2μm×2μm，优选的，所述积碳标记的尺寸为1μm×0.5μm。
在步骤后S406，新形成的所述积碳标记(积碳Mark2)和其与所述预估位置的距离已经很近，可以采用数结构的方式精确定位到断路点的实际准确位置了。
之后，在确定出所述断点在所述半导体测试结构中的准确位置之后，本发明所提供的所述断点失效定位方法还可以包括：制备所述半导体测试结构的TEM切片样品，以确定导致断路失效的失效机理的步骤。
综上所述，1、本发明提供了一种新设计的半导体测试结构，其具体包括第一金属层，包括若干沿X方向和Y方向依次间隔且呈矩阵分布的第一子金属块；第二金属层，包括若干沿所述X方向和Y方向依次间隔排布且错位设置在所述第一子金属块的上方的第二子金属块，所述第一子金属块和与其错位相邻的第二子金属块通过导电通孔首尾相连，以形成多个互连平行且首尾相连的链状结构；以及，虚设金属填充层，包括若干位于所述链状结构的外围的识别标记。
显然，本发明所提供的半导体测试结构是在现有的用于进行断点失效分析的测试结构的至少两个非对称侧面的外围所形成的虚设金属填充层中，通过填充或者刻蚀的方式沿X方向和Y方向新增加形成了多个识别标记。
2、在基于本发明所提出的上述半导体测试结构的一种断点失效定位方法中，由于本发明所提供的半导体测试结构新增了很多用于定位的识别标记(每个识别标记为二维坐标)，因此，在断点失效分析时，就可以结合纳米探针设备的AVC原理，通过识别标记先标记出一个包含断点的预估位置(大致位置)的区间，然后，再在该区间中分次形成两个积碳标记，之后，在根据逐次形成的积碳标记逐渐靠近断点的预估位置的同时，将预估位置所对应的断点逐渐精准化，进而实现将现有技术中位于超大链状测试结构中间的无法利用纳米探针设备的断点失效点的定位方法，转变为可以利用纳米探针设备进行准确定位的位置处于结构边缘的断点失效的定位方法，并进一步降低了切片分析的难度。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、用户终端、计算机可读存储介质以及计算机程序产品实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种半导体测试结构，其特征在于，包括：
第一金属层，包括若干沿X方向和Y方向依次间隔且呈矩阵分布的第一子金属块；
第二金属层，包括若干沿所述X方向和Y方向依次间隔排布且错位设置在所述第一子金属块的上方的第二子金属块，所述第一子金属块和与其错位相邻的第二子金属块通过导电通孔首尾相连，以形成多个互连平行且首尾相连的链状结构；以及，
虚设金属填充层，包括若干位于所述链状结构的外围的识别标记。
2.如权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构还包括位于所述第二金属层的表面上的NDC介质层。
3.如权利要求1所述的半导体测试结构，其特征在于，所述虚设金属填充层包括沿周向方向分别分布在所述链状结构的四个侧面的四个子填充层，且至少有两个非平行设置的所述子填充层中均以固定间距添置有多个所述识别标记。
4.如权利要求3所述的半导体测试结构，其特征在于，所述固定间隔的取值范围为：30μm～50μm。
5.如权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构还包括金属层间介质层，位于所述第一金属层和所述第二金属层之间，所述导电通孔贯穿在所述金属层间介质层中以连接所述第一子金属块和所述第二子金属块。
6.如权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构的尺寸>200μm×200μm。
7.一种断点失效定位方法，其特征在于，包括如下步骤：
提供一具有如权利要求1-6中的任一权利要求所述的半导体测试结构，所述半导体测试结构中具有一断点；
利用纳米探针设备对预处理后的半导体测试结构进行电子束扫描，并基于主动电压衬度原理，确定出该半导体测试结构中的所述断点的预估位置；
以所述预估位置为起点，沿X方向和Y方向延伸预设间距后形成一包含所述预估位置的区间，确定位于虚设金属填充层内的与所述区间的4个拐角所对应的4个识别标记，其中所述识别标记为二维坐标；
利用FIB设备或SEM设备，在所述区间所对应的半导体测试结构中形成一积碳标记，并利用纳米探针设备，确定且记录所述积碳标记与所述预估位置的相对位置；
再次利用所述FIB设备或SEM设备，在形成有所述积碳标记的半导体测试结构中再形成一新的积碳标记，并再次利用纳米探针设备，确定且记录所述形成的新的积碳标记与所述预估位置的相对位置，以实现通过设置的积碳标记逐步靠近预估位置的方式，将所述预估位置所对应的断点逐渐精准化；
根据新形成的所述积碳标记和其与所述预估位置的相对位置，确定出所述预估位置所对应的断点在所述半导体测试结构中的准确位置。
8.如权利要求7所述的断点失效定位方法，其特征在于，所述积碳标记的形状为正四边形，所述积碳标记的尺寸为：0.5μm×0.5μm～2μm×2μm。
9.如权利要求7所述的断点失效定位方法，其特征在于，在确定出所述断点在所述半导体测试结构中的准确位置之后，还包括：
制备所述半导体测试结构的TEM切片样品，以确定导致断路失效的失效机理。
10.如权利要求7所述的断点失效定位方法，其特征在于，对所述半导体测试结构进行的预处理的步骤，包括：
对所述半导体测试结构进行研磨去层处理，以暴露出位于所述第二金属层的表面上的NDC介质层；
对所述链状结构的两端所对应的虚设金属填充层的部分区域进行去除处理，以暴露出便于电连接所述纳米探针设备的纳米探针的部分第二金属层。
CN202310339791.XA 2023-03-31 2023-03-31 一种半导体测试结构及断点失效定位方法 Pending CN116344513A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310339791.XA CN116344513A (zh) 2023-03-31 2023-03-31 一种半导体测试结构及断点失效定位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310339791.XA CN116344513A (zh) 2023-03-31 2023-03-31 一种半导体测试结构及断点失效定位方法

Publications (1)

Publication Number Publication Date
CN116344513A true CN116344513A (zh) 2023-06-27

Family

ID=86892860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310339791.XA Pending CN116344513A (zh) 2023-03-31 2023-03-31 一种半导体测试结构及断点失效定位方法

Country Status (1)

Country Link
CN (1) CN116344513A (zh)

Similar Documents

Publication Publication Date Title
CN110783214B (zh) 晶片级测试方法及其测试结构
US8546155B2 (en) Via chains for defect localization
Hamamura et al. An advanced defect-monitoring test structure for electrical screening and defect localization
CN109946586B (zh) 芯片电连接缺陷的检测方法
Aton et al. Testing integrated circuit microstructures using charging‐induced voltage contrast
CN105304614A (zh) 一种测试结构及测试方法
CN102339815A (zh) 一种用于分析通孔型金属互连的电迁移可靠性的测试结构
CN102456666B (zh) 数字坐标轴及栅氧化膜可靠性测试方法
CN110335861A (zh) 一种半导体器件及其制作方法
CN116344513A (zh) 一种半导体测试结构及断点失效定位方法
CN116190258A (zh) 一种失效定位方法及电子设备
CN116169124A (zh) 一种半导体测试结构、失效定位方法及电子设备
KR100546354B1 (ko) 원하는 분석 위치를 용이하게 찾을 수 있는 반도체 소자
JP2007053249A (ja) 検査方法、検査装置および半導体装置の製造方法
CN113484113B (zh) 一种半导体测试样品及其制备方法
CN110504181B (zh) 正交通孔链测试结构开路失效的分析方法
CN115497846A (zh) 芯片损伤位置定位方法
US11852674B2 (en) Method for locating open circuit failure point of test structure
CN113644053B (zh) 一种导电薄膜连续性的测试结构及方法
US12033902B2 (en) Mid-manufacturing semiconductor wafer layer testing
CN116995063A (zh) 便于tem制样的测试结构
Giewont et al. Probeless voltage contrast using a focused ion beam for opens and shorts defect isolation of ultralarge scale integration technologies
Herschbein et al. Semi-Automated Full Wafer In-line SRAM Failure Analysis by Dual Beam Focused Ion Beam (FIB)
Kleindiek et al. Locating Failures in Current Device Nodes: EBIC/EBAC, Current Imaging, and Nanoprobing
CN115632006A (zh) 断路失效定位方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination