JP2007053249A - 検査方法、検査装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】 ＤＳＡ精度を高めて半導体装置製造の歩留まりを向上させる。
【解決手段】 ウェハ１に配線パターンを形成する過程で得られる欠陥検査のデータと、配線パターン形成後のＶＣ検査のデータを用いてＤＳＡを行う際、ＶＣ検査によって導通不良領域７ａが見つかった配線パターンの形状を基に、その配線パターンを囲むようにして矩形形状のＤＳＡ領域８を設定する。例えば欠陥検査で３つの欠陥５ａ，５ｂ，５ｃが検出されている場合には、それらの中からＤＳＡ領域８内の配線パターンに影響を及ぼす欠陥５ａのみを選別することが可能になる。これにより、工程評価を適正に行うことが可能になるので、その情報を基に問題のある工程に対して適切な対策を講じ、高性能・高品質の半導体装置を歩留まり良く製造することが可能になる。
【選択図】 図１

Description

本発明は検査方法、検査装置および半導体装置の製造方法に関し、特に、ウェハ等の試料のパターン欠陥や異物付着等の検査を行う検査方法並びに検査装置、およびそのような検査を行う半導体装置の製造方法に関する。

半導体装置の製造分野では、その製造過程でウェハに付着した異物やウェハに形成されたパターン欠陥等（単に「欠陥」という。）が適当な段階で検査され、品質の高い製品の安定的供給が図られている。

現在、欠陥の検査には様々な手法が採られている。例えば、試料表面にレーザを照射してその散乱光を検出するダークフィールド（Dark Field，ＤＦ）方式、試料表面に光を照射してその反射光を検出するブライトフィールド（Bright Field，ＢＦ）方式、試料表面に電子線を照射して二次電子を検出する走査型電子顕微鏡（Scanning Electron Microscope，ＳＥＭ）方式等がある。また、従来は、ＳＥＭ等を用い、試料像を所定の参照像と比較しそれらの差異部分を欠陥として検出したり、試料像を所定の規格範囲と比較しその規格範囲から外れた部分を欠陥として検出したりする方法等も提案されている（特許文献１参照）。

欠陥検査方法としては、上記のようなもののほか、配線パターンの形成後にＳＥＭ等を利用して配線パターンの電位状態を観察し、断線等の電気的欠陥の有無を検査するボルテージコントラスト（Voltage Contrast，ＶＣ）法等も用いられている。

以上のような欠陥検査手法は、単独での実施も勿論可能であるが、別の検査と組み合わせて実施することも可能であり、それにより、欠陥検出精度の更なる向上が図られている。また、半導体装置製造における複数工程の検査結果を用いてＤＳＡ（Defect Source Analysis）を行うことで、欠陥を発生させた原因工程の特定等も試みられている。欠陥発生の原因工程を特定することができれば、その工程に対して適切な対策を講じることが可能になり、半導体装置製造時の歩留まり向上等を図ることが可能になる。
特開平９−３１２３１８号公報

しかし、ＤＳＡを行う場合には、次に示すような問題点もある。
例えば、配線パターン形成前の工程で行ったＤＦ方式あるいはＢＦ方式の欠陥検査の結果と、配線パターン形成後のＶＣ検査の結果を用いてＤＳＡを行う場合を考える。

図１０は従来のＤＳＡの説明図である。
ここでは、ウェハ１００上に図１０に示すような形状のＴＥＧ（Test Element Group）１０１の形成に当たり、例えばダマシン法を用いた櫛歯状配線パターン１０２および孤立配線パターン１０３の形成前の成膜工程、フォトリソグラフィ工程、エッチング工程の各工程後に、ＤＦ方式あるいはＢＦ方式の欠陥検査を行う。そして、続けて、配線材料の埋め込みおよびＣＭＰ（Chemical Mechanical Polishing）処理まで行って、ＶＣ検査を行うものとする。

図１０には、櫛歯状配線パターン１０２および孤立配線パターン１０３の形成前の各工程で行った欠陥検査により、計３箇所に欠陥１０４ａ，１０４ｂ，１０４ｃが検出されている場合を示している。そして、それらのうち、欠陥１０４ａは、最終的に得られる櫛歯状配線パターン１０２の部分に存在しており、欠陥１０４ｂ，１０４ｃは、最終的に得られる櫛歯状配線パターン１０２や孤立配線パターン１０３以外の部分に存在している。

一方、櫛歯状配線パターン１０２および孤立配線パターン１０３の形成後に行われるＶＣ検査では、形成された櫛歯状配線パターン１０２に所定の電圧を印加した状態でその先端部近傍の領域が含まれる領域（「ＶＣ検査領域」という。）１０５についてＳＥＭ観察が行われる。そして、断線等が発生している櫛歯状配線パターン１０２と発生していない櫛歯状配線パターン１０２とは、その電位の違いから、発生する二次電子のエネルギーが異なってくるため、ＳＥＭ像にコントラストが生じてくる。ＶＣ検査では、その情報を基に、断線等の有無を検査する。

なお、ＶＣ検査領域１０５内には必ずしも断線等の箇所が存在していることを要しない。櫛歯状配線パターン１０２の櫛歯部分の根元側に断線等の箇所が存在している場合でも、ＶＣ検査の際にはその影響は櫛歯部分のそこより先端側に及ぶためである。図１０の場合には、櫛歯状配線パターン１０２の部分に存在している欠陥１０４ａより先端側の領域が他の領域と異なるコントラストを示しており、導通不良領域１０６になっている。したがって、実際には、欠陥１０４ａが導通不良領域１０６の発生原因であり、この欠陥１０４ａを発生させた工程が導通不良領域１０６を発生させた原因工程となるが、このような事実関係は、ＤＳＡを行うことによって明らかとなる。

配線パターン形成前の欠陥検査のデータと配線パターン形成後のＶＣ検査のデータを用いてＤＳＡを行う場合には、図１０に示したように、ＤＳＡ領域１０７が、ＴＥＧ１０１のパターンデータを基に、ＶＣ検査領域１０５内に存在する導通不良領域１０６ａの重心Ｏを中心とした円形であって、ＴＥＧ１０１の比較的広い範囲をカバーする領域に設定されるため、ＤＳＡの精度が低下してしまう可能性があった。

すなわち、図１０の場合には、導通不良領域１０６の発生原因が実際には欠陥１０４ａのみであるにも拘わらず、ＤＳＡ上はそのＤＳＡ領域１０７内にある欠陥１０４ａ，１０４ｂ，１０４ｃすべてが導通不良領域１０６の発生原因としてカウントされてしまう。仮に、欠陥１０４ａすなわちキラー欠陥と、欠陥１０４ｂ，１０４ｃすなわちノンキラー欠陥とが別の工程で発生したものであったとすると、実際にはノンキラー欠陥しか発生させていない工程もキラー欠陥を発生させた工程として扱われてしまうことになる。その結果、欠陥発生工程を正確に特定することができなくなる可能性がある。

また、ＤＳＡ領域１０７内の欠陥１０４ａ，１０４ｂ，１０４ｃをその形態によらずすべて導通不良領域１０６の発生原因として扱ってしまうと、導通不良領域１０６の発生が例えば異物付着によるものなのかあるいはパターンの抜け等によるものなのかといったことを正確に特定することができなくなる場合も起こり得る。この点は、ＤＳＡ領域１０７内の欠陥１０４ａ，１０４ｂ，１０４ｃが別々の工程で発生したものである場合と、すべて同じ工程で発生したものである場合の、いずれの場合にも言える。

本発明はこのような点に鑑みてなされたものであり、試料の検査を精度良く行うことのできる検査方法および検査装置を提供することを目的とする。
また、本発明は、そのような検査方法を用いた半導体装置の製造方法を提供することを目的とする。

本発明では上記課題を解決するために、試料の検査を行う検査方法において、試料にパターンを形成する過程で得られる一の検査結果と他の検査結果との比較を行う際に、前記比較の対象領域を前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする検査方法が提供される。

このような検査方法によれば、パターンの形成過程で得られる複数の検査結果についてＤＳＡ等による比較を行う際、その比較の対象領域を、形成したそのパターンの形状を基に設定するので、そのパターンに影響を及ぼす可能性の高い領域についてのみの比較が可能になる。

また、本発明では、試料の検査を行う検査装置において、試料にパターンを形成する過程で得られた一の検査結果と他の検査結果との比較の対象領域を前記パターンの形状を基に設定し、設定した前記対象領域について前記比較を行う機能を有することを特徴とする検査装置が提供される。

このような検査装置によれば、パターンの形成過程で得られた複数の検査結果についてＤＳＡ等による比較を行う際、その比較の対象領域が、そのパターンの形状を基に設定されるので、そのパターンに影響を及ぼす可能性の高い領域についてのみの比較が可能になる。

また、本発明では、検査工程を含む半導体装置の製造方法において、ウェハにパターンを形成するための一の工程の検査結果と他の工程の検査結果との比較を行う際に、前記比較の対象領域を前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする半導体装置の製造方法が提供される。

このような半導体装置の製造方法によれば、ウェハにパターンを形成するための別個の工程の各検査結果についてＤＳＡ等による比較を行う際、その比較の対象領域を、形成したそのパターンの形状を基に設定するので、そのパターンに影響を及ぼす可能性の高い領域についてのみの比較が可能になる。それにより、半導体装置製造時の検査精度が向上するようになる。

本発明では、パターンの形成過程で得られる複数の検査結果についての比較の対象領域を、そのパターンの形状を基に設定するようにした。これにより、そのパターンに影響を及ぼす可能性の高い領域についてのみの比較が可能になるため、そのパターンの検査を精度良く行うことができるようになる。このような検査を半導体装置の製造時に用いることにより、各工程の評価を適正に行うことが可能になり、問題が発見された工程に対しては適切な対策を講じて、高性能・高品質の半導体装置を歩留まり良く製造することが可能になる。

以下、本発明の実施の形態を、ウェハに配線パターンを形成する際の欠陥検査を例に、図面を参照して詳細に説明する。
図１は欠陥検査の一例の概念図、図２は欠陥検査の流れの一例を示す図、図３は欠陥検査システムの構成例である。なお、図１には、後述する複数の検査の結果を重ね合わせた状態を示している。

ここでは、ウェハ１上にＴＥＧ２を形成してその欠陥検査を行う場合について考える。図１に示したＴＥＧ２は、櫛歯状配線パターン３および孤立配線パターン４から構成されている。なお、櫛歯状配線パターン３および孤立配線パターン４は、その幅を例えば約０．１μｍとし、櫛歯状配線パターン３の櫛歯部分の長さを例えば約２ｍｍとする。また、櫛歯状配線パターン３と孤立配線パターン４のピッチは、例えば約０．１μｍとする。

このような櫛歯状配線パターン３および孤立配線パターン４をウェハ１上に形成するまでの間には、例えばその形成にダマシン法を用いる場合であれば、通常、ウェハ１上に絶縁膜を形成する成膜工程、配線形成用のレジストのパターニングを行うフォトリソグラフィ工程、およびそのレジストパターンをマスクに絶縁膜をエッチングするエッチング工程を経る。そして、エッチングによって絶縁膜に形成されたトレンチに配線材料を埋め込み、その配線材料のＣＭＰ処理を行って、櫛歯状配線パターン３および孤立配線パターン４を形成する。

このようにして櫛歯状配線パターン３および孤立配線パターン４の形成を行うまでの過程では、上記の成膜工程、フォトリソグラフィ工程およびエッチング工程の各工程間あるいは適当な工程後に、ウェハ１上の欠陥の有無を検査する（ステップＳ１）。

このステップＳ１の検査は、例えばＤＦ方式やＢＦ方式の欠陥検査であり、櫛歯状配線パターン３および孤立配線パターン４を形成するための配線材料の埋め込み前に、ウェハ１上にパーティクル等の異物が付着していないかあるいは設計通りの配線形成用パターン（トレンチ）が形成されているかといった、いわばウェハ１上の物理的な欠陥の情報を得るための検査である。

このステップＳ１の検査は、その検査方式に応じた欠陥検査装置１０によって行われる（図３）。欠陥検査装置１０は、必要な検査機構とコンピュータを備え、その検査処理は、欠陥検査装置１０と協働するソフトウェアのアルゴリズムに従って行われる。この検査により、ウェハ１上に欠陥が検出された場合には、欠陥検査装置１０によってその欠陥の位置座標やウェハ１上の欠陥分布を示すマップ等のデータ（検査結果）が生成される。生成されたデータは、欠陥検査装置１０が通常備える記憶手段（記憶装置、記録媒体等）に蓄積される。あるいは後述のＤＳＡ装置３０に送信され、ＤＳＡ装置３０が通常備える記憶手段（記憶装置、記録媒体等）に蓄積される。

図１の例では、欠陥検査装置１０により、ウェハ１上の計３箇所に欠陥５ａ，５ｂ，５ｃが検出されている。そのうち、欠陥５ａは、最終的に得られる櫛歯状配線パターン３の位置に、また、欠陥５ｂ，５ｃは、最終的に得られる櫛歯状配線パターン３や孤立配線パターン４以外の位置に、それぞれ存在している。

また、このステップＳ１の検査の際には、必要に応じ、ＳＥＭ方式の検査やＳＥＭレビューを行い、各欠陥、ここでは欠陥５ａ，５ｂ，５ｃの位置座標におけるＳＥＭ画像を取得する。

上記ステップＳ１の検査後は、上記の手順に従い、櫛歯状配線パターン３および孤立配線パターン４を形成する（ステップＳ２）。そして、櫛歯状配線パターン３および孤立配線パターン４の形成後は、その櫛歯状配線パターン３および孤立配線パターン４に対し、ＶＣ検査を行う（ステップＳ３）。

このステップＳ３のＶＣ検査では、図１に示したように、櫛歯状配線パターン３に所定電圧を印加した状態でその先端部近傍の領域が含まれるＶＣ検査領域６についてＳＥＭ観察が行われ、そのＳＥＭ像のコントラストの違いを基に断線や短絡等の電気的な欠陥が検査される。

このＶＣ検査は、ＳＥＭを備えたＶＣ検査装置２０によって行われる（図３）。ＶＣ検査装置２０は、ＳＥＭのほか、必要な検査機構とコンピュータを備え、ＶＣ検査処理は、ＶＣ検査装置２０と協働するソフトウェアのアルゴリズムに従って行われる。このＶＣ検査により、ＶＣ検査領域６内のコントラストに異常が検出された場合には、ＶＣ検査装置２０によってその欠陥の位置座標や欠陥の密度、ウェハ１上の欠陥分布を示すマップ等のデータ（検査結果）が生成される。生成されたデータは、ＶＣ検査装置２０が通常備える記憶手段（記憶装置、記録媒体等）に蓄積される。あるいは後述のＤＳＡ装置３０に送信され、ＤＳＡ装置３０が通常備える記憶手段（記憶装置、記録媒体等）に蓄積される。

図１の例では、櫛歯状配線パターン３の位置に存在している欠陥５ａより先端側の領域が他の領域と異なるコントラストを示しており、この領域が導通不良領域７になっている。ただし、ＶＣ検査では、ＶＣ検査装置２０により、ＳＥＭの視野内、すなわちＶＣ検査領域６内の導通不良領域７ａについてのデータが得られるのみである。

なお、このようなＶＣ検査を行う際のＶＣ検査領域６は、ＴＥＧ２のサイズや用いるＳＥＭの性能等にもよるが、通常は幅数百μｍで１本〜数十本の櫛歯状配線パターン３が一画像に収まる程度の大きさとされる。また、ＶＣ検査領域６を櫛歯状配線パターン３の先端部近傍領域が含まれるように設定するのは、櫛歯状配線パターン３の櫛歯部分の根元側に断線等の箇所が存在している場合でも、ＶＣ検査の際にはその影響がそこより先端側に及ぶためである。したがって、櫛歯状配線パターン３の断線等を検査するためには、先端部近傍領域のＳＥＭ像のコントラストを検査すれば足りることになる。

その後は、櫛歯状配線パターン３および孤立配線パターン４の形成前の検査で検出された欠陥５ａ，５ｂ，５ｃと、櫛歯状配線パターン３および孤立配線パターン４の形成後のＶＣ検査で検出された導通不良領域７ａとの関係を調べるために、両検査のデータを用いたＤＳＡが行われる。ＤＳＡの処理は、例えばコンピュータを用いたＤＳＡ装置３０と、このＤＳＡ装置３０と協働するソフトウェアを用い、そのソフトウェアのアルゴリズムに従って行われる（図３）。

ＤＳＡ装置３０は、まず上記ステップＳ１，Ｓ３の両検査によって得られたデータおよびＴＥＧ２のパターンデータを用い、ＶＣ検査によって導通不良領域７ａが見つかった櫛歯状配線パターン３の形状を基にＤＳＡ領域８を設定し（ステップＳ４）、設定したＤＳＡ領域８についてＤＳＡを行う（ステップＳ５）。

ここで、ステップＳ４のＤＳＡ領域８の設定方法について説明する。
図４はＤＳＡ領域の設定フローの一例を示す図である。
ＤＳＡ装置３０では、ＤＳＡ領域８の設定の際、まずＶＣ検査のデータから、ＶＣ検査領域６内に検出された導通不良領域７ａの位置を示すデータが抽出される（ステップＳ１０）。

次いで、抽出された導通不良領域７ａの位置データを用い、ＴＥＧ２のパターンデータから、導通不良領域７ａが存在する櫛歯状配線パターン３のパターンデータが抽出される（ステップＳ１１）。

次いで、導通不良領域７ａの位置データを用い、導通不良領域７ａの重心Ｏが求められる（ステップＳ１２）。そして、その重心Ｏを基点にして、導通不良領域７ａが存在する櫛歯状配線パターン３の長手方向および短手方向の長さがそれぞれ設定される。

その際は、まず重心Ｏから導通不良領域７ａが存在する櫛歯状配線パターン３の櫛歯部分先端側に向かって、重心Ｏからその櫛歯状配線パターン３の櫛歯部分先端までの長さよりも長くなるように、長手方向の一方の側（櫛歯部分先端側）の長さが設定される（ステップＳ１３）。その長さは、ＶＣ検査領域６の位置にもよるが、例えば約０．１μｍに設定される。

続いて、重心Ｏから導通不良領域７ａが存在する櫛歯状配線パターン３の櫛歯部分根元側に向かって、その櫛歯部分がすべて含まれるように、長手方向のもう一方の側（櫛歯部分根元側）の長さが設定される（ステップＳ１４）。

続いて、重心Ｏから導通不良領域７ａが存在する櫛歯状配線パターン３の櫛歯部分に隣接する孤立配線パターン４に向かう方向の長さが設定される。その際は、その櫛歯状配線パターン３の櫛歯部分のエッジからその孤立配線パターン４の対向するエッジまでの距離の半分の長さ以下、すなわち櫛歯状配線パターン３と孤立配線パターン４のピッチの半分以下に、その長さが設定される（ステップＳ１５）。例えば、幅が共に約０．１μｍの櫛歯状配線パターン３と孤立配線パターン４のピッチが約０．１μｍの場合には、櫛歯状配線パターン３の櫛歯部分のエッジから約０．０５μｍ以下（重心Ｏから約０．１μｍ以下）にその長さが設定される。ただし、欠陥検査装置１０やＶＣ検査装置２０の座標精度、座標再現性を考慮して短手方向の長さを設定しても構わない。さらに、この長さの設定によりＤＳＡ領域８内には欠陥が存在しないことも考えられるが、その場合は改めて長さを設定し直せばよい。

このステップＳ１３，Ｓ１４，Ｓ１５の処理により、ＤＳＡ領域８の長手方向および短手方向の長さが設定され、矩形形状のＤＳＡ領域８が設定されるようになる。
なお、上記ステップＳ１４においては、ＤＳＡ領域８の長手方向の長さを設定する際、導通不良領域７ａの重心Ｏから櫛歯状配線パターン３の櫛歯部分根元側に向かってその櫛歯部分がすべて含まれるよう長さを設定するようにしたが、その櫛歯状配線パターン３の櫛歯部分の一部のみが含まれるような長さを設定するようにすることもできる。この場合、ＤＳＡ領域８が狭くなるため、以後のＤＳＡの処理の高速化を図ることができる。このときのＤＳＡ領域８内には欠陥が存在しないことも考えられるが、その場合は改めて長さを設定し直せばよい。

ＤＳＡ装置３０では、このようにしてＤＳＡ領域８が設定された後、上記ステップＳ５のＤＳＡが行われる。ＤＳＡ装置３０は、配線形成前の検査のデータのうちのＤＳＡ領域８のデータと、配線形成後のＶＣ検査のデータのうちのＤＳＡ領域８のデータとの比較を行う。すなわち、ＤＳＡ領域８が両検査のデータ比較の対象領域となる。このＤＳＡにより、導通不良領域７がＤＳＡ領域８内に存在する欠陥５ａによって発生していることが明らかになる。換言すれば、ＤＳＡ装置３０では、導通不良領域７について、欠陥５ａはキラー欠陥であるが、欠陥５ｂ，５ｃはノンキラー欠陥であると判定される。

従来は、ＤＳＡ領域を、導通不良領域７ａの重心Ｏを中心とする例えば半径数ｍｍという比較的大きな円形に設定していた（図１０参照）。そのため、その円内にすべての欠陥５ａ，５ｂ，５ｃが含まれてしまうような場合には、それらを発生させた工程がすべて導通不良領域７を発生させた原因の工程として扱われてしまっていた。

これに対し、上記の欠陥検査方法では、ＤＳＡ領域８を、導通不良領域７ａが存在する配線パターンの形状に基づき、従来よりも大幅に狭い矩形形状の領域に設定する。そのため、配線形成前に欠陥５ａを発生させた工程が、配線形成後に導通不良領域７を発生させた原因の工程と結論付けることができるようになる。そして、実際には導通不良領域７の発生に無関係である欠陥５ｂ，５ｃを発生させた工程を、導通不良領域７を発生させた原因の工程であるとして扱ってしまうことがなくなる。したがって、配線形成前の各工程のキラー欠陥数を正確にカウントし、各工程を適正に評価することが可能になり、ＤＳＡの精度を向上させることができるようになる。

なお、欠陥５ａ，５ｂ，５ｃが同一工程で発生したものであった場合も同様、それらのうちいずれがキラー欠陥となっているかを判別することができるため、その工程で発生したキラー欠陥数を正確にカウントし、適正に評価することが可能になる。

各工程の評価を複数枚のウェハについて同様に行えば、キラー欠陥の発生が多い工程を特定することが可能になる。そのような工程に対しては、そのキラー欠陥のＳＥＭ画像を利用する等して異物付着かパターン欠陥かといった欠陥の種類を特定し、処理条件の変更や装置のメンテナンス等、必要な対策を講じるようにすることで、半導体装置の歩留まりを向上させることが可能になる。

以下、欠陥検査方法の応用例について説明する。
まず第１の例について説明する。
図５はウェハおよびチップの平面模式図、図６は第１の例の検査パターンの平面模式図、図７は第１の例の検査パターンの断面模式図である。なお、図７は図６のＡ−Ａ断面を示している。

図５に示すように、ウェハ４０上には、多数のチップ４１が形成されている。各チップ４１は、ダイシングライン４２によって画定され、最終的にはこのダイシングライン４２の位置でダイシングされ、個々のチップ４１に切り分けられる。

ここでは、ウェハ４０上の各チップ４１内に、主要な半導体素子等と共に、検査パターン５０が形成されている。検査パターン５０は、例えば図６および図７に示すようなライン状のパターンとすることができる。このような検査パターン５０は、例えば次のようにして形成される。

検査パターン５０の形成に当たっては、図７に示したように、まず半導体素子（完成されたもののほか、形成途中のものも含む。以下同じ。）等が形成されたウェハ４０上に膜厚約７５０μｍの酸化シリコン（ＳｉＯ₂）膜５０ａを形成する。

次いで、そのＳｉＯ₂膜５０ａにウェハ４０に通じるコンタクトホール５０ｂを形成するため、ＳｉＯ₂膜５０ａ上にレジスト膜を形成し、そのレジスト膜をフォトリソグラフィによりパターニングし、パターニング後のレジストパターンをマスクにしてドライエッチングを行う。それにより、コンタクトホール５０ｂを形成する。

コンタクトホール５０ｂの形成後は、エッチングに用いたレジストを除去し、膜厚約１０ｎｍのチタン（Ｔｉ）膜５０ｃおよび膜厚約１０ｎｍの窒化チタン（ＴｉＮ）膜５０ｄを順に形成し、さらに膜厚約３００ｎｍのタングステン（Ｗ）膜５０ｅを形成して、コンタクトホール５０ｂを埋め込む。

そして、ＳｉＯ₂膜５０ａが露出するまでＣＭＰ処理を行い、コンタクトホール５０ｂ内にのみＴｉ膜５０ｃ、ＴｉＮ膜５０ｄおよびＷ膜５０ｅを残すようにすることにより、ビア５０ｆを形成する。

次いで、膜厚約５００ｎｍのＳｉＯ₂膜５０ｇを形成し、下層側の配線パターン５０ｈを形成するため、フォトリソグラフィおよびドライエッチングにより、ＳｉＯ₂膜５０ｇにトレンチ５０ｉを形成する。このトレンチ５０ｉの形成後にはＤＦ方式またはＢＦ方式の検査を行う。

その後、スパッタリング法により、膜厚約１０ｎｍの窒化タンタル（ＴａＮ）バリア膜５０ｊおよび膜厚約１０ｎｍのシード銅（Ｃｕ）膜５０ｋを形成し、電解メッキにより、トレンチ５０ｉを埋める膜厚約１μｍのＣｕ膜を形成する。そして、ＳｉＯ₂膜５０ｇが露出するまでＣＭＰ処理を行い、トレンチ５０ｉ内にのみメッキＣｕ膜、シードＣｕ膜５０ｋおよびＴａＮバリア膜５０ｊを残すようにすることにより、下層側の配線パターン５０ｈを形成する。

次いで、膜厚約５０ｎｍの窒化シリコン（ＳｉＮ）膜５０ｌを形成し、その後、膜厚約７００ｎｍのＳｉＯ₂膜５０ｍを形成する。そして、フォトリソグラフィおよびドライエッチングにより、まず配線パターン５０ｈ直上の領域にＳｉＮ膜５０ｌに達するコンタクトホール５０ｎを形成する。このコンタクトホール５０ｎの形成後にはＤＦ方式またはＢＦ方式の検査を行う。

その後、有機絶縁膜を塗布してそのコンタクトホール５０ｎを埋め、フォトリソグラフィおよびドライエッチングを行って、ＳｉＯ₂膜５０ｍに上層側の配線パターン５０ｐを形成するためのトレンチ５０ｑを形成する。さらに、コンタクトホール５０ｎ内部に残る有機絶縁膜は、アッシングによって除去し、コンタクトホール５０ｎ底部のＳｉＮ膜５０ｌは、エッチングによって除去し、下層側の配線パターン５０ｈを露出させる。その後、ＤＦ方式またはＢＦ方式の検査を行う。

次いで、スパッタリング法により、膜厚約１０ｎｍのＴａＮバリア膜５０ｒおよび膜厚約１０ｎｍのシードＣｕ膜５０ｓを形成し、電解メッキにより、コンタクトホール５０ｎおよびトレンチ５０ｑを埋める膜厚約１μｍのＣｕ膜を形成する。そして、ＳｉＯ₂膜５０ｍが露出するまでＣＭＰ処理を行い、トレンチ５０ｑ内およびコンタクトホール５０ｎ内にのみメッキＣｕ膜、シードＣｕ膜５０ｓおよびＴａＮバリア膜５０ｒを残すようにする。これにより、上層側の配線パターン５０ｐ、および上層側の配線パターン５０ｐと下層側の配線パターン５０ｈを接続するビア５０ｔが形成されるようになる。

このような方法により、チップ４１内に半導体素子等と共に、図６および図７に示したような検査パターン５０が形成される。検査パターン５０の形成後は、例えば図６に示したようなＶＣ検査領域５１についてＶＣ検査を行う。検査パターン５０の形成過程で行ったＤＦ方式やＢＦ方式の検査の結果と、このＶＣ検査の結果を用いてＤＳＡを行う場合には、ラインの長さにもよるが、例えば、図６に示したように１本のラインの全体を囲むような領域にＤＳＡ領域５２を設定する。ＤＳＡ領域５２は、上記図４に示したフローと同様のフローで設定することが可能である。そして、検査パターン５０形成前の検査のデータのうちのＤＳＡ領域５２のデータと、検査パターン５０形成後のＶＣ検査のデータのうちのＤＳＡ領域５２のデータとの比較を行うことにより、キラー欠陥の有無を知ったりキラー欠陥の発生原因工程を特定したりすることが可能になる。

続いて第２の例について説明する。
図８は第２の例の検査パターンの平面模式図、図９は第２の例の検査パターンの断面模式図である。なお、図９は図８のＢ−Ｂ断面を示している。また、図８および図９では、上記図６および図７に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。

図８および図９に示す検査パターン６０は、上層側の配線パターン６０ａ，６０ｂ，６０ｃと下層側の配線パターン６０ｄ，６０ｅ，６０ｆ，６０ｇがビア６０ｈ，６０ｉ，６０ｊ，６０ｋ，６０ｌ，６０ｍによって連続的に接続されたビアチェーン構造を有している。その他の構成は、上記図６および図７に示した検査パターン５０と同じである。そして、このような検査パターン６０が、例えば、検査パターン５０同様、上記図５に示したようなウェハ４０上の各チップ４１内に形成されている。

検査パターン６０の形成方法も、図９に示したように、下層側の配線パターン５０ｈに代えて４つの配線パターン６０ｄ〜６０ｇを形成し、ビア５０ｔに代えて６つのビア６０ｈ〜６０ｍを形成し、上層側の配線パターン５０ｐに代えて３つの配線パターン６０ａ〜６０ｃを形成する点を除き、上記図６および図７に示した検査パターン５０の場合と同じである。

また、この検査パターン６０を形成する際には、検査パターン５０の場合と同様に、トレンチ５０ｉの形成後、コンタクトホール５０ｎの形成後およびトレンチ５０ｑの形成後にそれぞれ、ＤＦ方式またはＢＦ方式の検査を行う。

検査パターン６０の形成後は、例えば図８に示したようなＶＣ検査領域６１についてＶＣ検査を行う。検査パターン６０の形成過程で行った検査の結果と、このＶＣ検査の結果を用いてＤＳＡを行う場合には、ビアチェーンの長さにもよるが、例えば、図８に示したように連続するビアチェーンの全体を囲むような領域にＤＳＡ領域６２を設定する。ＤＳＡ領域６２は、上記図４に示したフローと同様のフローで設定することが可能である。そして、検査パターン６０形成前の検査のデータのうちのＤＳＡ領域６２のデータと、検査パターン６０形成後のＶＣ検査のデータのうちのＤＳＡ領域６２のデータとの比較を行うことにより、キラー欠陥の有無を知ったりキラー欠陥の発生原因工程を特定したりすることが可能になる。

なお、上記第１，第２の例では、検査パターン５０，６０をチップ４１内に形成するようにしたが、検査パターン５０，６０は、チップ４１内に限らず、ウェハ４０上の適当な位置に形成するようにして構わない。例えば、比較的ウェハ４０の外縁部に近いチップ形成領域外や、ダイシングライン４２の領域等に形成することも可能である。勿論、そのような場合も、検査パターン５０，６０共に、上記同様にしてＤＳＡを行うことが可能である。

また、上記第１，第２の例の検査パターン５０，６０は、チップ４１内に半導体素子等を形成した後、形成途中、あるいは半導体素子の形成に並行して、ウェハ４０上に形成することが可能である。

また、上記第１，第２の例で述べたパターンの数やパターンの各要素の材質、膜厚、形成方法等は単なる例であり、必要に応じて任意に変更可能である。
以上説明したように、ウェハに配線パターンを形成する過程での種々の欠陥検査データを用いてＤＳＡを行う場合には、そのＤＳＡ領域をそのパターンの形状を基に設定し、そのＤＳＡ領域についてデータの比較を行うようにする。これにより、ＤＳＡ領域内のパターンに影響を及ぼす可能性の高い欠陥のみを選別して工程評価を行うことができ、ＤＳＡの精度を高めて工程評価を適正に行うことが可能になる。そして、その情報を基に問題のある工程に対して適切な対策を講じることが可能になるので、高性能・高品質の半導体装置を歩留まり良く製造することができるようになる。

なお、以上の説明では、ＤＳＡ領域８，５２，６２を矩形形状に設定する場合について述べたが、その形状は矩形に限定されるものではなく、対象とする配線パターンの形状に応じた形状、例えば配線パターンの外周に沿うような形状とすることも可能である。

（付記１） 試料の検査を行う検査方法において、
試料にパターンを形成する過程で得られる一の検査結果と他の検査結果との比較を行う際に、前記比較の対象領域を前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする検査方法。

（付記２） 前記対象領域を前記パターンの形状を基に設定する際には、
前記対象領域を、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記１記載の検査方法。

（付記３） 前記対象領域を前記パターンの形状を基に設定する際には、
前記対象領域を、前記パターンの一部または全部を囲む矩形形状の領域に設定することを特徴とする付記１記載の検査方法。

（付記４） 前記試料に前記パターンと共に前記パターンと異なる他のパターンとを形成する場合であって、前記パターンについての前記一の検査結果と前記他の検査結果との前記比較を行う際には、
前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする付記１記載の検査方法。

（付記５） 前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定する際には、
前記対象領域を、前記他のパターンを除き、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記４記載の検査方法。

（付記６） 前記パターンは導体パターンであって、前記一の検査結果は、前記パターンを形成する過程で得られる１または２以上の物理的な検査結果であり、前記他の検査結果は、形成された前記パターンの電気的な検査結果であることを特徴とする付記１記載の検査方法。

（付記７） 前記対象領域を前記パターンの形状を基に設定する際には、
前記対象領域を、前記パターンの電気的な検査から求められる導通不良領域を含み、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記６記載の検査方法。

（付記８） 試料の検査を行う検査装置において、
試料にパターンを形成する過程で得られた一の検査結果と他の検査結果との比較の対象領域を前記パターンの形状を基に設定し、設定した前記対象領域について前記比較を行う機能を有することを特徴とする検査装置。

（付記９） 前記対象領域を、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記８記載の検査装置。
（付記１０） 前記対象領域を、前記パターンの一部または全部を囲む矩形形状の領域に設定することを特徴とする付記８記載の検査装置。

（付記１１） 前記パターンと前記パターンと異なる他のパターンとのうち、前記パターンについての前記一の検査結果と前記他の検査結果との前記比較を行う場合には、
前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする付記８記載の検査装置。

（付記１２） 前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定する際には、
前記対象領域を、前記他のパターンを除き、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記１１記載の検査装置。

（付記１３） 前記一の検査結果は、一の検査装置を用いて得られ、前記他の検査結果は、他の検査装置を用いて得られ、
前記一の検査装置を用いて得られた前記一の検査結果と前記他の検査装置を用いて得られた前記他の検査結果との比較の対象領域を前記パターンの形状を基に設定し、設定した前記対象領域について前記比較を行う機能を有することを特徴とする付記８記載の検査装置。

（付記１４） 検査工程を含む半導体装置の製造方法において、
ウェハにパターンを形成するための一の工程の検査結果と他の工程の検査結果との比較を行う際に、前記比較の対象領域を前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする半導体装置の製造方法。

（付記１５） 前記対象領域を前記パターンの形状を基に設定する際には、
前記対象領域を、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記１４記載の半導体装置の製造方法。

（付記１６） 前記対象領域を前記パターンの形状を基に設定する際には、
前記対象領域を、前記パターンの一部または全部を囲む矩形形状の領域に設定することを特徴とする付記１４記載の半導体装置の製造方法。

（付記１７） 前記ウェハに前記パターンと共に前記パターンと異なる他のパターンを形成する場合であって、前記パターンについての前記一の工程の検査結果と前記他の工程の検査結果との前記比較を行う際には、
前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする付記１４記載の半導体装置の製造方法。

（付記１８） 前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定する際には、
前記対象領域を、前記他のパターンを除き、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記１７記載の半導体装置の製造方法。

（付記１９） 前記パターンは配線パターンであって、前記一の工程の検査結果は、前記パターンを形成する過程での１または２以上の物理的な検査結果であり、前記他の工程の検査結果は、形成された前記パターンの電気的な検査結果であることを特徴とする付記１４記載の半導体装置の製造方法。

（付記２０） 前記対象領域を前記パターンの形状を基に設定する際には、
前記対象領域を、前記パターンの電気的な検査から求められる導通不良領域を含み、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記１９記載の半導体装置の製造方法。

欠陥検査の一例の概念図である。 欠陥検査の流れの一例を示す図である。 欠陥検査システムの構成例である。 ＤＳＡ領域の設定フローの一例を示す図である。 ウェハおよびチップの平面模式図である。 第１の例の検査パターンの平面模式図である。 第１の例の検査パターンの断面模式図である。 第２の例の検査パターンの平面模式図である。 第２の例の検査パターンの断面模式図である。 従来のＤＳＡの説明図である。

符号の説明

１，４０ ウェハ
２ ＴＥＧ
３ 櫛歯状配線パターン
４ 孤立配線パターン
５ａ，５ｂ，５ｃ 欠陥
６，５１，６１ ＶＣ検査領域
７，７ａ 導通不良領域
８，５２，６２ ＤＳＡ領域
１０ 欠陥検査装置
２０ ＶＣ検査装置
３０ ＤＳＡ装置
４１ チップ
４２ ダイシングライン
５０，６０ 検査パターン
５０ａ，５０ｇ，５０ｍ ＳｉＯ₂膜
５０ｂ，５０ｎ コンタクトホール
５０ｃ Ｔｉ膜
５０ｄ ＴｉＮ膜
５０ｅ Ｗ膜
５０ｆ，５０ｔ，６０ｈ，６０ｉ，６０ｊ，６０ｋ，６０ｌ，６０ｍ ビア
５０ｈ，５０ｐ，６０ａ，６０ｂ，６０ｃ，６０ｄ，６０ｅ，６０ｆ，６０ｇ 配線パターン
５０ｉ，５０ｑ トレンチ
５０ｊ，５０ｒ ＴａＮバリア膜
５０ｋ，５０ｓ シードＣｕ膜
５０ｌ ＳｉＮ膜

Claims (10)

1. 試料の検査を行う検査方法において、
   試料にパターンを形成する過程で得られる一の検査結果と他の検査結果との比較を行う際に、前記比較の対象領域を前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする検査方法。
2. 前記対象領域を前記パターンの形状を基に設定する際には、
   前記対象領域を、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする請求項１記載の検査方法。
3. 試料の検査を行う検査装置において、
   試料にパターンを形成する過程で得られた一の検査結果と他の検査結果との比較の対象領域を前記パターンの形状を基に設定し、設定した前記対象領域について前記比較を行う機能を有することを特徴とする検査装置。
4. 前記対象領域を、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする請求項３記載の検査装置。
5. 検査工程を含む半導体装置の製造方法において、
   ウェハにパターンを形成するための一の工程の検査結果と他の工程の検査結果との比較を行う際に、前記比較の対象領域を前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする半導体装置の製造方法。
6. 前記対象領域を前記パターンの形状を基に設定する際には、
   前記対象領域を、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする請求項５記載の半導体装置の製造方法。
7. 前記ウェハに前記パターンと共に前記パターンと異なる他のパターンを形成する場合であって、前記パターンについての前記一の工程の検査結果と前記他の工程の検査結果との前記比較を行う際には、
   前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする請求項５記載の半導体装置の製造方法。
8. 前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定する際には、
   前記対象領域を、前記他のパターンを除き、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする請求項７記載の半導体装置の製造方法。
9. 前記パターンは配線パターンであって、前記一の工程の検査結果は、前記パターンを形成する過程での１または２以上の物理的な検査結果であり、前記他の工程の検査結果は、形成された前記パターンの電気的な検査結果であることを特徴とする請求項５記載の半導体装置の製造方法。
10. 前記対象領域を前記パターンの形状を基に設定する際には、
    前記対象領域を、前記パターンの電気的な検査から求められる導通不良領域を含み、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする請求項９記載の半導体装置の製造方法。

Images