DE102016107953A1 - Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur - Google Patents

Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur Download PDF

Info

Publication number
DE102016107953A1
DE102016107953A1 DE102016107953.7A DE102016107953A DE102016107953A1 DE 102016107953 A1 DE102016107953 A1 DE 102016107953A1 DE 102016107953 A DE102016107953 A DE 102016107953A DE 102016107953 A1 DE102016107953 A1 DE 102016107953A1
Authority
DE
Germany
Prior art keywords
test
section
conductive
lateral
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016107953.7A
Other languages
English (en)
Other versions
DE102016107953A8 (de
Inventor
Andreas Martin
Daniel Beckmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016107953.7A priority Critical patent/DE102016107953A1/de
Priority to US15/497,002 priority patent/US10079187B2/en
Priority to CN201710293227.3A priority patent/CN107452715B/zh
Publication of DE102016107953A1 publication Critical patent/DE102016107953A1/de
Publication of DE102016107953A8 publication Critical patent/DE102016107953A8/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2625—Circuits therefor for testing field effect transistors, i.e. FET's for measuring gain factor thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement umfasst eine erste Teststruktur, umfassend einen ersten Abschnitt einer leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur, die sich innerhalb einer ersten lateralen Verdrahtungsschicht eines Schichtstapels des Halbleiterbauelements befinden. Der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur ist mit dem zweiten Abschnitt der leitfähigen Struktur der ersten Teststruktur durch einen dritten Abschnitt elektrisch verbunden, der sich innerhalb einer zweiten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet ist. Ferner ist der ersten Abschnitt der leitfähigen Struktur der ersten Teststruktur mit einem Gate einer Testtransistorstruktur, einer Dotierungsregion der Testtransistorstruktur oder einer Elektrode eines Testkondensators elektrisch verbunden. Zusätzlich ist der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur mit einer ersten Testanschlussfläche der ersten Teststruktur elektrisch verbunden.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf Testkonzepte für Gate-Isolierungen von Transistoren und insbesondere auf Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur.
  • Hintergrund
  • Viele Waferproduktionsprozesse basieren auf Plasmaeffekten. Geladene Partikel werden verwendet. Beispiele sind Ätzprozesse von Kontakten und Vias, Prozesse, die Aluminiummetallleitungen strukturieren, und plasmaunterstützte chemische Gasphasenabscheidungsprozesse (PECVD-Prozesse; PECVD = Plasma-enhanced chemical vapor deposition), die Intermetalldielektrika abscheiden. Während der Waferbearbeitung können solche Plasmaprozesse Metallleitungen laden. Wenn eine solche Leitung mit dem Gate eines Transistors in dem Produkt verbunden ist, kann die Ladung einen Tunnelstrom durch das Gateoxid verursachen, was das Oxid beschädigt oder zerstört. Der Schaden kann in Form von neutralen Oxiddefekten sein, die Trap-Zustände in den Oxiden bilden, die durch einen Produktbetrieb während der Produktlebensdauer wieder geladen werden können. Wenn zu viele Trap-Zustände geladen sind, können sich die Transistorparameter so weit verschieben, dass das Produkt während seiner Lebensdauer versagen kann.
  • Zusammenfassung
  • Es kann ein Bedarf zum Bereitstellen von Konzepten für Teststrukturen bestehen, die es erlauben, die Genauigkeit und/oder Zuverlässigkeit von Gate-Isolierungstests zu verbessern.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt werden.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das eine erste Teststruktur umfasst. Die erste Teststruktur umfasst einen ersten Abschnitt einer leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur, die sich innerhalb einer ersten lateralen Verdrahtungsschicht eines Schichtstapels des Halbleiterbauelements befinden. Der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur ist mit dem zweiten Abschnitt der leitfähigen Struktur der ersten Teststruktur durch einen dritten Abschnitt elektrisch verbunden, der sich innerhalb einer zweiten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet ist. Ferner ist der ersten Abschnitt der leitfähigen Struktur der ersten Teststruktur mit einem Gate einer Testtransistorstruktur, einer Dotierungsregion der Testtransistorstruktur oder einer Elektrode eines Testkondensators elektrisch verbunden. Zusätzlich ist der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur mit einer ersten Testanschlussfläche der ersten Teststruktur elektrisch verbunden. Eine Summe eines lateralen Bereichs, der durch den ersten Abschnitt der leitfähigen Struktur der ersten Teststruktur belegt ist, und eines lateralen Bereichs, der durch den zweiten Abschnitt der leitfähigen Struktur der ersten Teststruktur belegt ist, ist zumindest größer als 10 Mal ein lateraler Bereich, der durch das Gate der Testtransistorstruktur oder die Elektrode des Testkondensators belegt ist.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur. Das Verfahren umfasst ein Anlegen eines vordefinierten Stroms oder einer vordefinierten Spannung zwischen einer ersten Testanschlussfläche und einer zweiten Testanschlussfläche einer ersten Teststruktur eines Halbleiterbauelements. Die erste Testanschlussfläche ist mit einem Gate einer Testtransistorstruktur oder einer Dotierungsregion der Testtransistorstruktur durch eine leitfähige Struktur verbunden, die sich innerhalb eines Schichtstapels des Halbleiterbauelements befindet. Die leitfähige Struktur der ersten Teststruktur umfasst einen ersten Abschnitt der leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur, die sich innerhalb einer ersten lateralen Verdrahtungsschicht des Schichtstapels befinden. Ferner ist der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur mit dem zweiten Abschnitt der leitfähigen Struktur der ersten Teststruktur durch einen dritten Abschnitt verbunden, der sich innerhalb einer zweiten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet ist. Zusätzlich umfasst das Verfahren ein Messen einer ersten Spannung zwischen der ersten Testanschlussfläche und der zweiten Testanschlussfläche der ersten Teststruktur während des Anlegens des vordefinierten Stroms oder eines ersten Stroms zwischen der ersten Testanschlussfläche und der zweiten Testanschlussfläche der ersten Teststruktur während des Anlegens der vordefinierten Spannung.
  • Kurze Beschreibung der Figuren
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und unter Bezugnahme auf die beiliegenden Figuren beschrieben, in denen:
  • 1a und 1b einen schematischen Querschnitt und eine schematische Draufsicht eines Halbleiterbauelements zeigen;
  • 2 einen schematischen Querschnitt einer Teststruktur eines Halbleiterbauelements zeigt;
  • 3a einen schematischen Querschnitt einer Referenzteststruktur eines Halbleiterbauelements zeigt;
  • 3b einen schematischen Querschnitt einer ersten Teststruktur des in 3a gezeigten Halbleiterbauelements zeigt;
  • 3c einen schematischen Querschnitt einer alternativen ersten Teststruktur des in 3a gezeigten Halbleiterbauelements zeigt;
  • 4a einen schematischen Querschnitt einer Referenzteststruktur eines anderen Halbleiterbauelements zeigt;
  • 4b einen schematische Querschnitt einer ersten Teststruktur des in 4a gezeigten Halbleiterbauelements zeigt;
  • 4c einen schematischen Querschnitt einer zweiten Teststruktur des in 4a gezeigten Halbleiterbauelements zeigt;
  • 5 einen schematischen Querschnitt einer Teststruktur eines Halbleiterbauelements zeigt;
  • 6a einen schematischen Querschnitt einer Referenzteststruktur eines Halbleiterbauelements mit einer Abschirmstruktur innerhalb einer Polysiliziumschicht zeigt;
  • 6b einen schematischen Querschnitt einer ersten Teststruktur des in 6a gezeigten Halbleiterbauelements zeigt;
  • 7a einen schematischen Querschnitt einer Referenzteststruktur eines Halbleiterbauelements mit einer Abschirmstruktur innerhalb einer untersten lateralen Metallverdrahtungsschicht zeigt;
  • 7b einen schematischen Querschnitt einer ersten Teststruktur des in 7a gezeigten Halbleiterbauelements zeigt;
  • 8 einen schematischen Querschnitt einer Teststruktur eines mit einer Dotierungsregion einer Testtransistorstruktur verbundenen Halbleiterbauelements zeigt;
  • 9 einen schematischen Querschnitt einer Teststruktur eines anderen mit einer Dotierungsregion einer Testtransistorstruktur verbundenen Halbleiterbauelements zeigt;
  • 10 einen schematischen Querschnitt einer Teststruktur eines anderen mit einer Dotierungsregion einer Testtransistorstruktur verbundenen Halbleiterbauelements zeigt; und
  • 11 ein Flussdiagramm eines Verfahrens zum Testen einer Gate-Isolierung einer Transistorstruktur zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich Ausführungsbeispiele für verschiedene Modifikationen und alternative Formen eignen, werden dementsprechend Ausführungsbeispiele derselben in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Ausführungsbeispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Ausführungsbeispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Bezugszeichen auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt” mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen” gegenüber „direkt zwischen”, „benachbart” gegenüber „direkt benachbart” usw.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Ausführungsbeispiele und soll nicht begrenzend für Ausführungsbeispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine” und „das, der, die” auch die Pluralformen umfassen, es sei denn im Zusammenhang wird deutlich etwas anderes angegeben. Es versteht sich weiterhin, dass die Begriffe „umfasst”, „umfassend”, „aufweisen” und/oder „aufweisend” bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Ausführungsbeispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht. Sollte die vorliegende Offenbarung jedoch einem Begriff eine bestimmte Bedeutung geben, die von einer Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann verstanden wird abweicht, ist diese Bedeutung in dem konkreten Kontext, in dem diese Definition gegeben ist, zu berücksichtigen.
  • 1a und 1b zeigen einen schematischen Querschnitt und eine schematische Draufsicht eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 100 umfasst eine erste Teststruktur. Die erste Teststruktur umfasst einen ersten (leitfähigen) Abschnitt 110 einer leitfähigen Struktur und einen zweiten (leitfähigen) Abschnitt 120 der leitfähigen Struktur, die sich in einer ersten lateralen Verdrahtungsschicht eines Schichtstapels des Halbleiterbauelements 100 befinden. Der erste Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur ist mit dem zweiten Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur via einen dritten (leitfähigen) Abschnitt 130 der leitfähigen Struktur elektrisch verbunden, der sich in einer zweiten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet ist. Ferner ist der erste Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur mit einem Gate 142 einer Testtransistorstruktur oder einer Dotierungsregion 144 der Testtransistorstruktur elektrisch verbunden. Alternativ kann der erste Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur mit einer Elektrode eines Kondensators elektrisch verbunden sein. Zusätzlich ist der erste Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur mit einer ersten Testanschlussfläche 150 der ersten Teststruktur elektrisch verbunden. Eine Summe eines lateralen Bereichs, der durch den ersten Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur belegt ist, und eines lateralen Bereichs, der durch den zweiten Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur belegt ist, ist zumindest größer als 10 Mal ein lateraler Bereich, der durch das Gate 142 der Testtransistorstruktur belegt ist (oder alternativ zumindest größer als 10 Mal ein lateraler Bereich, der durch die Elektrode des Kondensators belegt ist) oder zumindest größer als ein lateraler Bereich, der durch eine Wanne (well) belegt ist, die Dotierungsregionen der Testtransistorstruktur einbettet.
  • Durch Verbinden eines Abschnitts einer leitfähigen Struktur mit einem Gate oder einer Dotierungsregion einer Testtransistorstruktur durch eine Verdrahtungsschicht, die sich über diesem Abschnitt befindet, kann ein plasmainduziertes Laden der Gates oder einer Wanne, die die Dotierungsregion des Testtransistors während der Herstellung der leitfähigen Struktur einbettet, vermieden werden. Ferner kann dieser Abschnitt zusammen mit einem Abschnitt der leitfähigen Struktur, der direkt mit dem Gate oder der Dotierungsregion verbunden ist, einen Leckstrom in Richtung des Halbleitersubstrats und einen kapazitiven Ladestrom während Testmessungen verursachen, die in dem gleichen Bereich liegen können wie ein Leckstrom und Ladestrom anderer Test- und/oder Referenzstrukturen mit unterschiedlichen Bereichsverhältnissen. Auf diese Weise kann eine genauere und/oder zuverlässigere Bestimmung von Differenzen zwischen unterschiedlichen Test- und/oder Referenzstrukturen ermöglicht werden.
  • Die erste Teststruktur umfasst die Testtransistorstruktur, die an einem Halbleitersubstrat 102 gebildet wird (z. B. Dotierungsregionen der Transistorstruktur werden in dem Halbleitersubstrat gebildet, während das Gate außerhalb des Halbleitersubstrats gebildet wird), und die leitfähige Struktur, die sich innerhalb des Schichtstapels (z. B. Verdrahtungsschichtstapels) des Halbleiterbauelements 100 befindet.
  • Die leitfähige Struktur der ersten Teststruktur ist eine elektrisch leitfähige Struktur, die sich innerhalb des Schichtstapels des Halbleiterbauelements 100 befindet. Der Schichtstapel kann an einer Vorderseite eines Halbleitersubstrats 102 des Halbleiterbauelements 100 gebildet werden. Die leitfähige Struktur der ersten Teststruktur umfasst mehrere Abschnitte, die sich innerhalb unterschiedlicher lateraler Verdrahtungsschichten und vertikaler Verdrahtungsschichten des Schichtstapels befinden. Zumindest der erste Abschnitt 110 und der zweite Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur befinden sich in der ersten lateralen Verdrahtungsschicht und zumindest der dritte Abschnitt 130 der leitfähigen Struktur der ersten Teststruktur befindet sich in der zweiten lateralen Verdrahtungsschicht. Die zweite laterale Verdrahtungsschicht des Schichtstapels ist über der ersten lateralen Verdrahtungsschicht angeordnet, was z. B. bedeutet, dass sich die erste laterale Verdrahtungsschicht näher an der Vorderseitenoberfläche des Halbleitersubstrats 102 als die zweite laterale Verdrahtungsschicht befindet. Die leitfähige Struktur der ersten Teststruktur kann ferner elektrisch leitfähige Abschnitte innerhalb einer oder mehrerer lateraler Verdrahtungsschichten und/oder einer oder mehrerer vertikaler Verdrahtungsschichten umfassen. Zum Beispiel kann die leitfähige Struktur der ersten Teststruktur zumindest vertikale Verdrahtungsabschnitte umfassen, die den ersten und zweiten Abschnitt mit dem dritten Abschnitt der leitfähigen Struktur der ersten Teststruktur verbinden, der sich innerhalb einer oder mehrerer vertikaler Verdrahtungsschichten befindet, die sich vertikal zwischen der ersten lateralen Verdrahtungsschicht und der zweiten lateralen Verdrahtungsschicht befinden. Eine oder mehrere weitere laterale Verdrahtungsschichten und/oder vertikale Verdrahtungsschichten können sich vertikal zwischen der ersten lateralen Verdrahtungsschicht und der zweiten lateralen Verdrahtungsschicht befinden.
  • Der erste Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur befindet sich innerhalb der ersten lateralen Verdrahtungsschicht und ist mit dem zweiten Abschnitt 120, der ersten Testanschlussfläche 150 und dem Gate oder der Dotierungsregion (z. B. Source-Dotierungsregion, Drain-Dotierungsregion oder Wannen-Dotierungsregion) der Testtransistorstruktur (oder alternativ mit einer Elektrode eines Kondensators) elektrisch verbunden (ohmsche Verbindung). Zum Beispiel ist der erste Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur von dem zweiten Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur innerhalb der ersten lateralen Verdrahtungsschicht elektrisch isoliert. Zum Beispiel kann die elektrische Verbindung des ersten Abschnitts 110 mit dem zweiten Abschnitt 120 durch elektrische leitfähige Teile der leitfähigen Struktur, die sich nur über der ersten lateralen Verdrahtungsschicht befinden, gebildet werden, sodass der erste Abschnitt 110 und der zweite Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur voneinander zu dem Zeitpunkt des Bildens des ersten Abschnitts 110 und des zweiten Abschnitts 120 während des Herstellens der ersten lateralen Verdrahtungsschicht elektrisch isoliert sind. Auf diese Weise kann ein plasmainduziertes Laden des Gates und der Dotierungsregion der Testtransistorstruktur (oder der Elektrode des Kondensators) aufgrund des Bildens des zweiten Abschnitts 120 vermieden werden. Die elektrische Verbindung des ersten Abschnitts 110 mit dem Gate 142 oder der Dotierungsregion 144 der Testtransistorstruktur kann durch einen vertikalen Verdrahtungsabschnitt gebildet werden, der sich innerhalb einer vertikalen Verdrahtungsschicht (z. B. Pre-Metall-Dielektrikumsschicht) befindet, die sich vertikal zwischen der ersten lateralen Verdrahtungsschicht und dem Gate 142 oder der Dotierungsregion 144 der Testtransistorstruktur befindet.
  • Ferner kann die elektrische Verbindung des ersten Abschnitts 110 mit der ersten Testanschlussfläche 150 der ersten Teststruktur als ein zusätzlicher elektrischer leitfähiger Pfad zwischen dem ersten Abschnitt 110 und der ersten Testanschlussfläche 150, wie in 1a schematisch dargestellt, oder Teststruktur zum Beispiel durch den dritten Abschnitt 130 (und optional zusätzlich den zweiten Abschnitt) der leitfähigen Struktur der ersten implementiert sein. Zum Beispiel kann sich der dritte Abschnitt 130 der leitfähigen Struktur der ersten Teststruktur vertikal unter der ersten Testanschlussfläche 150 befinden oder der dritte Abschnitt 130 kann Teil der ersten Testanschlussfläche 150 sein oder kann die erste Testanschlussfläche 150 bilden.
  • Die erste Testanschlussfläche 150 der ersten Teststruktur kann eine Anschlussfläche des Halbleiterbauelements 100 sein, was eine elektrische Verbindung mit einem externen elektrischen Bauelement (z. B. Testsystem) ermöglicht. Zum Beispiel kann die erste Testanschlussfläche 150 der ersten Teststruktur extern durch Messnadeln oder -spitzen zugänglich sein oder kann mit einem Stift oder einer Kugel eines Gehäuses des Halbleiterbauelements 100 verbunden sein.
  • Der zweite Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur befindet sich innerhalb der ersten lateralen Verdrahtungsschicht und ist mit dem ersten Abschnitt (sowie dem Gate oder der Dotierungsregion der Testtransistorstruktur) durch den dritten Abschnitt 130 der leitfähigen Struktur der ersten Teststruktur elektrisch verbunden (ohmsche Verbindung). Zum Beispiel ist die elektrisch leitfähige Verbindung durch den dritten Abschnitt 130 die einzige ohmsche Verbindung zwischen dem zweiten Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur und dem Gate 142 oder der Dotierungsregion 144 der Testtransistorstruktur. Zum Beispiel ist der zweite Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur elektrisch isoliert (z. B. komplett elektrisch isoliert von anderen elektrischen leitfähigen Abschnitten) mit Ausnahme einer Verbindung mit dem dritten Abschnitt 130 der leitfähigen Struktur der ersten Teststruktur. Optional können sich mehr als zwei Abschnitte der leitfähigen Struktur der ersten Teststruktur in der ersten lateralen Verdrahtungsschicht befinden und können mit dem ersten Abschnitt 110 durch Abschnitte verbunden sein, die sich in einer lateralen Verdrahtungsschicht über der ersten lateralen Verdrahtungsschicht (z. B. 3c) befinden, oder der zweite Abschnitt kann zwei oder mehr Teilabschnitte umfassen, die via einen oder mehrere Abschnitte verbunden sind, die sich in einer lateralen Verdrahtungsschicht über der ersten lateralen Verdrahtungsschicht befinden.
  • Der dritte Abschnitt 130 der leitfähigen Struktur der ersten Teststruktur befindet sich innerhalb der zweiten lateralen Verdrahtungsschicht und ist zum Beispiel mit dem ersten Abschnitt 110 und dem zweiten Abschnitt 120 durch unterschiedliche vertikale Verdrahtungsabschnitte der leitfähigen Struktur der ersten Teststruktur elektrisch verbunden (ohmsche Verbindung). Der dritte Abschnitt 130 der leitfähigen Struktur der ersten Teststruktur kann deutlich kleiner sein als der erste Abschnitt 110 und/oder der zweite Abschnitt 120, um die plasmainduzierte Ladung während des Bildens des dritten Abschnitts 130 gering zu halten (z. B. 1b). Zum Beispiel kann ein lateraler Bereich, der durch den dritten Abschnitt 130 der leitfähigen Struktur der ersten Teststruktur belegt ist, weniger sein als 50% (oder weniger als 10% oder weniger als 1%) eines lateralen Bereichs, der durch den zweiten Abschnitts 120 belegt ist (und/oder ein lateraler Bereich, der durch den ersten Abschnitt belegt ist).
  • Der erste Abschnitt 110, der zweite Abschnitt 120 und/oder der dritte Abschnitt 130 der leitfähigen Struktur der ersten Teststruktur können lateral eine Rechtecksform, eine Quadratform, eine Mäanderform, eine Kammform oder eine andere laterale Geometrie aufweisen.
  • Der laterale Bereich, der durch den ersten Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur belegt ist, kann der zweidimensionale Bereich sein, der durch den ersten Abschnitt 110 in einer Draufsicht des Halbleiterbauelements 100 bedeckt ist. Auf ähnliche Weise kann ein lateraler Bereich, der durch den zweiten Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur belegt ist, der zweidimensionale Bereich sein, der durch den zweiten Abschnitt 120 in einer Draufsicht des Halbleiterbauelements 100 bedeckt ist.
  • Die Summe der lateralen Bereiche, die durch den ersten Abschnitt 110 und den zweiten Abschnitt 120 bedeckt sind, ist größer als 10 Mal (oder größer als 100 Mal, größer als 1000 oder größer als 10000 Mal) ein lateraler Bereich, der durch das Gate der Testtransistorstruktur belegt ist, und/oder größer als (ein Mal, 10 Mal, 100 Mal oder 1000 Mal) ein lateraler Bereich, der durch eine Wanne belegt ist, die Dotierungsregionen der Testtransistorstruktur einbettet. Zum Beispiel kann der laterale Bereich, der durch den zweiten Abschnitt 120 belegt ist, wesentlich größer sein als der laterale Bereich, der durch den ersten Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur belegt ist, sodass ein plasmainduziertes Laden des Gates oder der Dotierungsregion der Testtransistorstruktur aufgrund des großen zweiten Abschnitts 120 vermieden werden kann. Alternativ kann der erste Abschnitt 110 zum Beispiel größer sein als der zweite Abschnitt 120, wenn die Teststruktur (als ein Antenneneffekttestabschnitt) zum Detektieren von plasmainduzierten Schäden aufgrund von leitfähigen Strukturen innerhalb der ersten lateralen Verdrahtungsschicht verwendet wird.
  • Die erste Teststruktur kann einen Antenneneffekttestabschnitt umfassen, der Teil der leitfähigen Struktur der ersten Teststruktur ist. Der Antenneneffekttestabschnitt kann ein Abschnitt sein, der durch den ersten Abschnitt der leitfähigen Struktur der ersten Teststruktur repräsentiert ist. Zum Beispiel wird der erste Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur auf einer vertikalen elektrischen leitfähigen Verdrahtungsstruktur gebildet, die mit dem Gate 142 oder der Dotierungsregion 144 der Testtransistorstruktur elektrisch verbunden ist, sodass ein plasmainduziertes Laden des Gates 142 oder der Dotierungsregion 144 der Testtransistorstruktur während des Bildens des ersten Abschnitts 110 auftreten kann. Daher kann ein Potential, das an dem Gate 142 oder der Dotierungsregion 144 aufgrund von plasmainduzierten Ladungsträgern auftritt, von einer Größe des lateralen Bereichs des ersten Abschnitts 110 abhängen. Zum Beispiel arbeitet der erste Abschnitt 110 als eine Antenne zum Sammeln von Ladungsträgern während des Herstellens der leitfähigen Abschnitte der ersten lateralen Verdrahtungsschicht. Alternativ kann sich der Antenneneffekttestabschnitt der ersten Teststruktur in einer (lateralen oder vertikalen) Verdrahtungsschicht befinden, die sich über der ersten lateralen Verdrahtungsschicht befindet. Zum Beispiel kann ein lateraler Bereich, der durch den Antenneneffekttestabschnitt der leitfähigen Struktur der ersten Teststruktur belegt ist, größer sein als 0,005 μm2, größer als 0,05 μm2, größer als 0,5 μm2, größer als 1 μm2, größer als 10 μm2, größer als 100 μm2 oder größer als 1000 μm2.
  • Zum Beispiel kann die Summe der lateralen Bereiche, die durch den ersten Abschnitt 110 und den zweiten Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur bedeckt sind, größer sein als 20% (oder größer als 50% oder größer als 80%) eines lateralen Bereichs, der durch den Antenneneffekttestabschnitt der leitfähigen Struktur der ersten Teststruktur bedeckt ist.
  • Das Halbleiterbauelement 100 umfasst zusätzlich eine Referenzteststruktur. Die Referenzteststruktur kann einen ersten Abschnitt einer leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur umfassen, die sich in der ersten lateralen Verdrahtungsschicht befinden. Ferner kann der erste Abschnitt der leitfähigen Struktur der Referenzteststruktur mit dem zweiten Abschnitt der leitfähigen Struktur der Referenzteststruktur durch einen dritten Abschnitt elektrisch verbunden sein, der sich innerhalb der zweiten lateralen Verdrahtungsschicht oder einer dritten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet ist. Zusätzlich kann der erste Abschnitt der leitfähigen Struktur der Referenzteststruktur mit einem Gate einer Referenztransistorstruktur, einer Dotierungsregion der Referenztransistorstruktur oder einer Elektrode eines Kondensators elektrisch verbunden sein. Ferner kann der erste Abschnitt der leitfähigen Struktur der Referenzteststruktur mit einer ersten Testanschlussfläche der Referenzteststruktur elektrisch verbunden sein. Eine Summe eines lateralen Bereichs, der durch den ersten Abschnitt der leitfähigen Struktur der Referenzteststruktur belegt ist, und eines lateralen Bereichs, der durch den zweiten Abschnitt der leitfähigen Struktur der Referenzteststruktur belegt ist, kann zumindest größer sein als 10 Mal (oder größer als 100 Mal, größer als 1000 oder größer als 10000 Mal) ein lateraler Bereich, der durch das Gate der Testtransistorstruktur belegt ist, oder ein lateraler Bereich, der durch die Elektrode des Kondensators belegt ist.
  • Der erste Abschnitt, der zweite Abschnitt, der dritte Abschnitt und die Referenztransistorstruktur der Referenzteststruktur können ähnlich zu dem ersten Abschnitt, dem zweiten Abschnitt, dem dritten Abschnitt und der Testtransistorstruktur der ersten Teststruktur implementiert sein. Zum Beispiel kann der erste Abschnitt der leitfähigen Struktur der Referenzteststruktur von dem zweiten Abschnitt der leitfähigen Struktur der Referenzteststruktur innerhalb der ersten lateralen Verdrahtungsschicht elektrisch isoliert sein.
  • Zum Beispiel kann sich eine Summe aller lateralen Bereich, die durch elektrisch leitfähige Abschnitte belegt sind, die sich innerhalb der ersten lateralen Verdrahtungsschicht befinden und mit dem Gate der Testtransistorstruktur der ersten Teststruktur elektrisch verbunden sind, um weniger als 50% (oder weniger als 20%, weniger als 10% oder weniger als 5% oder weniger als 1%) von einer Summe aller lateralen Bereiche, die durch die elektrisch leitfähigen Abschnitte belegt sind, die sich innerhalb der ersten lateralen Verdrahtungsschicht befinden und mit dem Gate der Referenztransistorstruktur der Referenzteststruktur elektrisch verbunden sind, unterscheiden. Auf diese Weise kann ein Leckstrom zwischen dem Halbleitersubstrat 102 und der ersten Teststruktur, der in der ersten lateralen Verdrahtungsschicht entspringt, beinahe gleich sein zu einem Leckstrom zwischen dem Halbleitersubstrat 102 und der Referenzteststruktur, der in der ersten lateralen Verdrahtungsschicht entspringt, während Testmessungen (z. B. Gate-Isolierungsschaden-Testmessung). Zum Beispiel kann sich die Summe des lateralen Bereichs (in der ersten lateralen Verdrahtungsschicht), der durch den ersten Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur belegt ist, und des lateralen Bereichs (in der ersten lateralen Verdrahtungsschicht), der durch den zweiten Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur belegt ist, um weniger als 20% (oder weniger als 10% oder weniger als 5% oder weniger als 1%) von der Summe des lateralen Bereichs, der durch den ersten Abschnitt der leitfähigen Struktur der Referenzteststruktur belegt ist, und des lateralen Bereichs, der durch den zweiten Abschnitt der leitfähigen Struktur der Referenzteststruktur belegt ist, unterscheiden.
  • Die Referenzteststruktur kann einen Antenneneffekttestabschnitt umfassen, der Teil der leitfähigen Struktur der Referenzteststruktur ist. Der Antenneneffekttestabschnitt kann einen kleinen lateralen Bereich belegen, um die plasmainduzierten Ladungen während der Herstellung für die Referenzteststruktur sehr gering zu halten. Gleichwohl kann sich zumindest ein sehr kleiner Abschnitt der leitfähigen Struktur der Referenzteststruktur in der (lateralen oder vertikalen) Verdrahtungsschicht befinden, der auf das Verursachen von plasmainduzierten Schäden getestet werden soll, der der Antenneneffekttestabschnitt der Referenzteststruktur sein kann. Zum Beispiel kann ein lateraler Bereich, der durch den Antenneneffekttestabschnitt der leitfähigen Struktur der Referenzteststruktur belegt ist, kleiner sein als 100 μm2, kleiner als 10 μm2 oder größer als 1 μm2.
  • Zum Beispiel kann ein Antenneneffekttestabschnitt der leitfähigen Struktur der Referenzteststruktur ein Abschnitt sein, der durch den ersten Abschnitt der leitfähigen Struktur der Referenzteststruktur repräsentiert ist. Zum Beispiel wird der erste Abschnitt der leitfähigen Struktur der Referenzteststruktur oben auf einer vertikalen elektrischen leitfähigen Verdrahtungsstruktur gebildet, die mit dem Gate oder der Dotierungsregion der Referenztransistorstruktur elektrisch verbunden ist. Aufgrund des kleinen Bereichs, der durch den Antenneneffekttestabschnitt der leitfähigen Struktur der Referenzteststruktur belegt ist, kann das plasmainduzierte Laden des Gates oder der Dotierungsregion der Testtransistorstruktur gering gehalten werden. Alternativ kann sich der Antenneneffekttestabschnitt der leitfähigen Struktur der Referenzteststruktur in einer (lateralen oder vertikalen) Verdrahtungsschicht befinden, die sich über der ersten lateralen Verdrahtungsschicht befindet.
  • Zum Beispiel kann ein lateraler Bereich, der durch den Antenneneffekttestabschnitt (z. B. den ersten Abschnitt) der leitfähigen Struktur der ersten Teststruktur belegt ist, zumindest 10% (oder mehr als 20%, mehr als 50%, mehr als 100% oder mehr als 200%) größer sein als ein lateraler Bereich, der durch einen Antenneneffekttestabschnitt (z. B. den ersten Abschnitt) der leitfähigen Struktur der Referenzteststruktur belegt ist. Ferner können sich der Antenneneffekttestabschnitt der leitfähigen Struktur der ersten Teststruktur und der Antenneneffekttestabschnitt der leitfähigen Struktur der Referenzteststruktur innerhalb der gleichen (lateralen oder vertikalen) Verdrahtungsschicht befinden.
  • Zum Beispiel ist der Antenneneffekttestabschnitt der leitfähigen Struktur der ersten Teststruktur durch den ersten Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur repräsentiert und der Antenneneffekttestabschnitt der leitfähigen Struktur der Referenzteststruktur ist durch den ersten Abschnitt der leitfähigen Struktur der ersten Teststruktur repräsentiert. Auf diese Weise kann ein plasmainduzierter Schaden der Gate-Isolierung der Testtransistorstruktur durch Testmessungen detektiert werden, während ein Leckstrom zwischen den leitfähigen Strukturen der ersten Teststruktur und der Referenzteststruktur und dem Halbleitersubstrat 102 während der Messung im Wesentlichen gleich sein kann.
  • Zum Beispiel können sich der Antenneneffekttestabschnitt der leitfähigen Struktur der ersten Teststruktur und der Antenneneffekttestabschnitt der leitfähigen Struktur der Referenzteststruktur innerhalb einer (lateralen oder vertikalen) Verdrahtungsschicht über der ersten lateralen Verdrahtungsschicht befinden. Auf diese Weise können der erste und zweite Abschnitt der ersten Teststruktur und der Referenzteststruktur als Abschirmstrukturen verwendet werden, um Leckströme zwischen den Antenneneffekttestabschnitten und dem Halbleitersubstrat 102 während Testmessungen zu vermeiden oder zu reduzieren. Zum Beispiel kann sich ein lateraler Bereich, der durch den ersten Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur belegt ist, um weniger als 20% (oder weniger als 10%, weniger als 5% oder weniger als 1%) von einem lateralen Bereich, der durch den ersten Abschnitt der leitfähigen Struktur der Referenzteststruktur belegt ist, unterscheiden, wenn sich die Antenneneffekttestabschnitte der ersten Teststruktur und der Referenzteststruktur innerhalb einer Verdrahtungsschicht über der ersten lateralen Verdrahtungsschicht befinden. Auf diese Weise kann die plasmainduzierte Ladung während des Bildens der ersten Abschnitte der ersten Teststruktur und der Referenzteststruktur im Wesentlichen gleich sein. Daher kann zum Beispiel eine Differenz eines Gate-Isolierungsschadens zwischen den Transistorstrukturen der ersten Teststruktur und der Referenzteststruktur im Wesentlichen nur durch eine unterschiedliche Größe der Antenneneffekttestabschnitte verursacht werden.
  • Das Halbleiterbauelement 100 kann eine Mehrzahl von Teststrukturen umfassen, die die erste Teststruktur einschließen. Die Teststrukturen aus der Mehrzahl von Teststrukturen können ähnlich zu der ersten Teststruktur implementiert werden, aber mit Antenneneffekttestabschnitten von unterschiedlicher lateraler Größe und/oder können sich in unterschiedlichen lateralen oder vertikalen Verdrahtungsschichten befinden. Auf diese Weise kann zum Beispiel eine Mehrzahl von Messergebnissen von unterschiedlichen Teststrukturen verglichen werden.
  • Zum Beispiel kann die Mehrzahl von Teststrukturen zwischen 3 und 20 (oder zwischen 5 und 10) Teststrukturen mit einem Antenneneffekttestabschnitt von unterschiedlicher lateraler Größe umfassen. Zum Beispiel kann jede Teststruktur (zumindest einer Teilmenge von) der Mehrzahl von Teststrukturen einen Antenneneffekttestabschnitt einer leitfähigen Struktur der jeweiligen Teststruktur umfassen. Die Antenneneffekttestabschnitte der leitfähigen Strukturen der Teststrukturen aus der Mehrzahl von Teststrukturen können jeweils unterschiedliche laterale Bereiche belegen. Auf diese Weise kann eine kritische Bereichsgröße eines leitfähigen Abschnitts innerhalb einer spezifischen Verdrahtungsschicht zum plasmainduzierten Beschädigen von Gate-Isolierungen von Transistorstrukturen bestimmt werden.
  • Zum Beispiel kann jede Teststruktur aus der Mehrzahl von Teststrukturen eine leitfähige Struktur umfassen, die sich innerhalb des Schichtstapels des Halbleiterbauelements befindet und mit einer individuellen Testanschlussfläche verbunden ist. Auf diese Weise kann jede Teststruktur individuell messbar sein.
  • Zum Beispiel kann jede Teststruktur aus der Mehrzahl von Teststrukturen einen ersten Abschnitt der leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur umfassen, die sich an der ersten lateralen Verdrahtungsschicht befinden. Ferner kann der erste Abschnitt der leitfähigen Struktur einer jeden jeweiligen Teststruktur mit dem zweiten Abschnitt der leitfähigen Struktur der jeweiligen Teststruktur durch einen jeweiligen dritten Abschnitt elektrisch verbunden sein, der sich innerhalb der zweiten lateralen Verdrahtungsschicht oder einer dritten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet ist. Der erste Abschnitt der leitfähigen Struktur einer jeden jeweiligen Teststruktur kann mit einem Gate einer jeweiligen Testtransistorstruktur, einer Dotierungsregion der jeweiligen Testtransistorstruktur oder einer Elektrode eines jeweiligen Kondensators elektrisch verbunden sein. Zum Beispiel kann eine Summe eines lateralen Bereichs, der durch den ersten Abschnitt der leitfähigen Struktur einer jeweiligen Teststruktur belegt ist, und eines lateralen Bereichs, der durch den zweiten Abschnitt der leitfähigen Struktur der jeweiligen Teststruktur belegt ist, zumindest größer sein als 10 Mal (oder größer als 100 Mal, größer als 1000 oder größer als 10000 Mal) ein lateraler Bereich, der durch das Gate der jeweiligen Testtransistorstruktur belegt ist.
  • Die erste laterale Verdrahtungsschicht kann eine unterste laterale Metallverdrahtungsschicht (z. B. umfassend Aluminium, Kupfer und/oder Wolfram) des Schichtstapels oder eine Polysiliziumschicht des Schichtstapels sein. Die unterste laterale Metallverdrahtungsschicht kann die laterale Metallverdrahtungsschicht des Schichtstapels des Halbleiterbauelements 100 sein, die sich am Nächsten zu dem Halbleitersubstrat 102 befindet. Die Polysiliziumschicht kann zum Beispiel eine Polysiliziumverdrahtungsschicht oder eine Polysiliziumschicht sein, die zum Bilden des Gates der Testtransistorstruktur verwendet wird. Anders ausgedrückt, das Gate der Testtransistorstruktur kann sich innerhalb der Polysiliziumschicht befinden. Die Polysiliziumschicht kann sich näher an dem Halbleitersubstrat befinden als eine unterste laterale Metallverdrahtungsschicht des Schichtstapels des Halbleiterbauelements 100. Daher kann ein Verwenden der untersten lateralen Metallverdrahtungsschicht oder anderen lateralen Metallverdrahtungsschicht zum Implementieren des ersten und zweiten Abschnitts der leitfähigen Struktur der ersten Teststruktur geringere Leckströme in Richtung des Halbleitersubstrats 102 während Testmessungen verursachen als ein Verwenden einer Polysiliziumschicht.
  • Die Testtransistorstruktur kann eine Feldeffekttransistorstruktur (z. B. Metall-Isolator-Halbleiter-Feldeffekttransistor MISFET (MISFET = metal-insulator-semiconductor field effect transistor) oder Metall-Oxid-Halbleiter-Feldeffekttransistor MOSFET (MOSFET = metal-oxide-semiconductor field effect transistor)) sein, umfassend eine Source-Dotierungsregion, eine Drain-Dotierungsregion und eine Gate-Elektrode, die von dem Halbleitersubstrat 102 durch eine Gate-Isolierungsschicht (z. B. Gateoxid) isoliert sind, die sich zwischen der Gate-Elektrode und dem Halbleitersubstrat 102 befindet. Die Source-Dotierungsregion und die Drain-Dotierungsregion können in einem Bulk-Halbleitermaterial des Halbleitersubstrats 102 oder in einer Wanne (z. B. n-dotierte oder p-dotierte Wanne) eingebettet sein, die sich in dem Halbleitersubstrat 102 befindet. Zum Beispiel kann eine Source-Dotierungsregion der Testtransistorstruktur mit einer zweiten Testanschlussfläche der ersten Teststruktur verbunden sein und eine Drain-Dotierungsregion der Testtransistorstruktur kann mit einer dritten Testanschlussfläche der ersten Teststruktur verbunden sein, wenn die erste Testanschlussfläche der ersten Teststruktur mit dem Gate der Testtransistorstruktur verbunden ist. Alternativ kann das Gate der Testtransistorstruktur mit einer zweiten Testanschlussfläche der ersten Teststruktur verbunden sein und eine zweite Source/Drain-Dotierungsregion der Testtransistorstruktur kann mit einer dritten Testanschlussfläche der ersten Teststruktur verbunden sein, wenn die erste Testanschlussfläche der ersten Teststruktur mit einer ersten Source/Drain-Dotierungsregion der Testtransistorstruktur verbunden ist.
  • Alternativ kann der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur, der Referenzteststruktur und/oder einer anderen Teststruktur aus der Mehrzahl von Teststrukturen mit einer Elektrode (z. B. Platte) eines Kondensators elektrisch verbunden sein. Der Kondensator kann ein Metall-Isolator-Halbleiter-Kondensator MISCAP (MISCAP = metal-insulator-semiconductor capacitor) oder ein Metall-Isolator-Metallkondensator MIMCAP (MIMCAP = metal-insulator-metal capacitor) sein.
  • Eine laterale Verdrahtungsschicht (z. B. Metallverdrahtungsschicht oder Polysiliziumschicht des Schichtstapels eines Halbleiterbauelements) kann eine Schicht zum Implementieren von lateralen elektrischen Verbindungen zwischen vertikalen elektrischen Verbindungen (Vias) sein, die laterale Verdrahtungsschichten verbinden. Eine vertikale Verdrahtungsschicht (z. B. Via-Schicht des Schichtstapels eines Halbleiterbauelements) kann eine Schicht zum Implementieren von vertikalen elektrischen Verbindungen (Vias) zwischen lateralen Verdrahtungsschichten sein.
  • Der Schichtstapel des Halbleiterbauelements 100 kann zwei oder mehr laterale Verdrahtungsschichten, die durch elektrische leitfähige Verdrahtungsabschnitte implementiert sind, die durch ein Isoliermaterial (z. B. Siliziumdioxid, Phosphosilicatglas oder Borophosphosilicatglas) implementiert sind, und zwei oder mehr vertikale Verdrahtungsschichten, die durch eine Isolierschicht implementiert sind, und elektrische leitfähige vertikale Abschnitte, die sich vertikal durch die Isolierschicht erstrecken, umfassen.
  • Ein elektrische Verbindung oder eine elektrische leitfähige Verbindung kann eine ohmsche Verbindung (z. B. ohne einen oder mehrere pn-Übergänge oder Schottky-Übergänge) bedeuten und zwei Elemente können elektrisch verbunden sein, wenn zum Beispiel ein ohmscher Pfad zwischen diesen Elementen existiert.
  • Das Halbleitersubstrat 102 kann ein Siliziumsubstrat sein oder kann ein Halbleitersubstrat mit Breitbandabstand mit einem Bandabstand größer als der Bandabstand von Silizium (1,1 eV) sein. Zum Beispiel kann das Halbleitersubstrat 102 ein auf Siliziumcarbid (SiC) basierendes Halbleitersubstrat oder ein auf Galliumarsenid (GaAs) basierendes Halbleitersubstrat oder ein auf Galliumnitrid (GaN) basierendes Halbleitersubstrat sein. Das Halbleitersubstrat 102 kann ein Halbleiterwafer oder ein Halbleiterchip sein.
  • Zum Beispiel kann das Halbleiterbauelement 100 ein Testbauelement (z. B. Testchip oder Testschaltung) zum Charakterisieren, Verifizieren und/oder Testen zum Beispiel einer neuen Herstellungstechnologie, eines neuen Herstellungsprozesses, eines neuen Herstellungswerkzeuges und/oder eines neuen Herstellungsstandortes sein. Alternativ kann das Halbleiterbauelement 100 ein Halbleiterwafer sein, der eine Mehrzahl von integrierten Schaltungen (z. B. zentrale Verarbeitungseinheiten, Mikroprozessoren, Speicherbauelemente, Digitalsignalprozessoren und/oder Leistungshalbleiterbauelemente) umfasst, und die erste Teststruktur (oder eine Mehrzahl von Teststrukturen und/oder eine Referenzteststruktur) kann sich in einer Sägerahmenregion, einer Testregion und/oder einer Einfügungsregion (Drop-in-Region) des Halbleiterwafers befinden.
  • 2 zeigt einen schematischen Querschnitt einer Teststruktur eines Halbleiterbauelements 200 gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 200 ist ähnlich zu dem in Verbindung mit 1 beschriebenen Halbleiterbauelement implementiert. Das Halbleiterbauelement 200 umfasst eine erste Teststruktur, die eine leitfähige Struktur mit einem ersten Abschnitt 110 umfasst, der mit einem zweiten Abschnitt 120 (der sich in einer ersten Metallschicht M1 befindet) durch einen dritten Abschnitt 130 (der sich in einer zweiten Metallschicht M2 befindet) und vertikale Verdrahtungsabschnitte 250 innerhalb einer ersten vertikalen Verdrahtungsschicht (Via1), die sich vertikal zwischen dem dritten Abschnitt 130 und dem ersten und zweiten Abschnitt befinden, verbunden ist. Ferner umfasst die erste Teststruktur eine Testtransistorstruktur mit einer Source-Dotierungsregion 244 und einer Drain-Dotierungsregion 246, die in einer Wanne 248 eingebettet sind, die sich in dem Halbleitersubstrat des Halbleiterbauelements 200 befindet. Zusätzlich umfasst die leitfähige Struktur der ersten Teststruktur einen vertikalen leitfähigen Kontaktabschnitt zwischen dem ersten Abschnitt 110 und dem Gate 142 der Testtransistorstruktur. Zum Beispiel ist der erste Abschnitt 110 (mit dem Gate) während der M1-Bearbeitung verbunden und der zweite Abschnitt 120 ist (mit dem Gate) während der M1-Bearbeitung nicht verbunden.
  • 2 kann ein stressoptimiertes Antennenbauelement zeigen, wobei der linke Teil 120 der Antenne mit dem Gateoxid nicht verbunden ist, während M1 bearbeitet wird. Nur der rechte Teil 110 der Antenne kann das Oxid beeinträchtigen. Nachdem die komplette Waferbearbeitung beendet ist, ist der gesamte M1-Bereich mit dem Gate verbunden und er kann während eines elektrischen Stresses (Beanspruchung) des Gateoxids als ein großer Bereich agieren. Die Antennen werden getrennt und durch die Leiterschicht genau über der aktiven Antennenschicht wieder verbunden („überbrückt”). Alternativ kann jede Schicht über der aktiven Antennenschicht verwendet werden.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 200 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 200 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorstehend (z. B. 1) oder nachstehend (z. B. 3a–11) beschriebenen Beispielen entsprechen.
  • 3a zeigt einen schematischen Querschnitt einer Referenzteststruktur eines Halbleiterbauelements 300 gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 300 ist ähnlich zu dem in Verbindung mit 1 und/oder 2 beschriebenen Halbleiterbauelement implementiert. Das Halbleiterbauelement 300 umfasst eine Referenzteststruktur, die eine leitfähige Struktur mit einem ersten Abschnitt 310 umfasst, der mit einem zweiten Abschnitt 320 (der sich in einer ersten Metallschicht M1 befindet) durch einen dritten Abschnitt 330 (der sich in einer dritten Metallschicht M3 befindet) und zusätzliche vertikale Verdrahtungsabschnitte 350 innerhalb einer ersten vertikalen Verdrahtungsschicht (Via1), laterale Verdrahtungsabschnitte 360 (die sich in einer zweiten Metallschicht M2 befinden) und vertikale Verdrahtungsabschnitte 370 innerhalb einer zweiten vertikalen Verdrahtungsschicht (Via2) verbunden ist. Ferner umfasst die Referenzteststruktur eine Referenztransistorstruktur mit einer Source-Dotierungsregion 344 und einer Drain-Dotierungsregion 346, die in einer Wanne 348 eingebettet sind, die sich in dem Halbleitersubstrat 102 des Halbleiterbauelements 300 befindet. Zusätzlich umfasst die leitfähige Struktur der Referenzteststruktur einen vertikalen leitfähigen Kontaktabschnitt zwischen dem ersten Abschnitt 310 und dem Gate 342 der Testtransistorstruktur.
  • 3b zeigt einen schematischen Querschnitt einer ersten Teststruktur des Halbleiterbauelements 300, das in 3a gezeigt ist. Die erste Teststruktur des Halbleiterbauelements 300 ist zum Beispiel ähnlich zu der ersten Teststruktur des in 2 gezeigten Halbleiterbauelements implementiert. Allerdings ist der erste Abschnitt 110 (z. B. Antenne) mit dem zweiten Abschnitt 120 (der sich in der ersten Metallschicht M1 befindet) durch den dritten Abschnitt 130 (der sich in der dritten Metallschicht M3 befindet) und zusätzliche vertikale Verdrahtungsabschnitte 250 innerhalb der ersten vertikalen Verdrahtungsschicht (Via1), laterale Verdrahtungsabschnitte 260 (die sich in der zweiten Metallschicht M2 befinden) und vertikale Verdrahtungsabschnitte 270 innerhalb der zweiten vertikalen Verdrahtungsschicht (Via2) verbunden.
  • 3a und 3b zeigen ein Beispiel einer Teststruktur und einer Referenzstruktur zum Testen von plasmainduzierten Schäden von Gates von Transistorstrukturen aufgrund der Herstellung von leitfähigen Abschnitten, die in der ersten lateralen Verdrahtungsschicht (ersten Metallschicht M1) hergestellt sind.
  • 3a und 3b zeigen ein stressoptimiertes Antennenbauelement, das zur Metall1-Qualifizierung und -Überwachung mit Verbindung in einer anderen höheren Metallschicht (3b) vorgeschlagen ist, und ein Referenzbauelement zu demselben (3a). Anstelle der Schicht direkt über der aktiven Antennenschicht wird eine unterschiedliche Schicht (bei diesem Beispiel M3) über der aktiven Antennenschicht (bei diesem Beispiel M1) verwendet, um den aktiven Antennenbereich mit dem Bereich zu verbinden, der das Stressverhalten optimiert.
  • 3c zeigt einen schematischen Querschnitt einer alternativen ersten Teststruktur des in 3a gezeigten Halbleiterbauelements. Die alternative erste Teststruktur des Halbleiterbauelements 300 ist ähnlich zu der in 3a gezeigten ersten Teststruktur implementiert. Allerdings befinden sich mehr als zwei Abschnitte der leitfähigen Struktur der ersten Teststruktur in der ersten lateralen Verdrahtungsschicht und sind mit dem ersten Abschnitt 110 durch Abschnitte verbunden, die sich in einer lateralen Verdrahtungsschicht über der ersten lateralen Verdrahtungsschicht befinden. Zum Beispiel ist der zweite Abschnitt 120 (z. B. getrennte Antenne) mit einem zusätzlichen Abschnitt 390, der sich in der zweiten lateralen Verdrahtungsschicht befindet, durch vertikale Verdrahtungsabschnitte 250 innerhalb der ersten vertikalen Verdrahtungsschicht (Via1), laterale Verdrahtungsabschnitte 260 (die sich in der zweiten Metallschicht M2 befinden) und vertikale Verdrahtungsabschnitte 270 innerhalb der zweiten vertikalen Verdrahtungsschicht (Via2) verbunden. Der zusätzliche Abschnitt 390, der sich in der zweiten lateralen Verdrahtungsschicht befindet, ist mit einem zusätzlichen Abschnitt 380, der sich in der ersten lateralen Verdrahtungsschicht befindet, durch vertikale Verdrahtungsabschnitte 250 innerhalb der ersten vertikalen Verdrahtungsschicht (Via1), laterale Verdrahtungsabschnitte 260 (die sich in der zweiten Metallschicht M2 befinden) und vertikale Verdrahtungsabschnitte 270 innerhalb der zweiten vertikalen Verdrahtungsschicht (Via2) verbunden. Ferner ist der zusätzliche Abschnitt 380, der sich in der ersten lateralen Verdrahtungsschicht befindet, mit dem dritten Abschnitt 130 durch vertikale Verdrahtungsabschnitte 250 innerhalb der ersten vertikalen Verdrahtungsschicht (Via1), laterale Verdrahtungsabschnitte 260 (die sich in der zweiten Metallschicht M2 befinden) und vertikale Verdrahtungsabschnitte 270 innerhalb der zweiten vertikalen Verdrahtungsschicht (Via2) verbunden. Der dritte Abschnitt 130 ist mit dem ersten Abschnitt 110 (z. B. Antenne) durch vertikale Verdrahtungsabschnitte 250 innerhalb der ersten vertikalen Verdrahtungsschicht (Via1), laterale Verdrahtungsabschnitte 260 (die sich in der zweiten Metallschicht M2 befinden) und vertikale Verdrahtungsabschnitte 270 innerhalb der zweiten vertikalen Verdrahtungsschicht (Via2) verbunden.
  • 3c zeigt ein Beispiel einer anderen Verbindung zum Beispiel durch Hinzufügen eines zusätzlichen Teils in der Antennenschicht zwischen der Antenne und der entkoppelten Antenne.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 300 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 300 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorstehend (z. B. 1–2) oder nachstehend (z. B. 4a–11) beschriebenen Beispielen entsprechen.
  • 4a zeigt einen schematischen Querschnitt einer Referenzteststruktur (z. B. Referenzbauelement) eines Halbleiterbauelements 400 gemäß einem Ausführungsbeispiel. Die Implementierung des Halbleiterbauelements 400 ist ähnlich zu dem in Verbindung mit 1, 2 und/oder 3a und 3b beschriebenen Halbleiterbauelement. Die Referenzteststruktur des Halbleiterbauelements 400 ist zum Beispiel ähnlich implementiert zu der Referenzteststruktur des in 3a gezeigten Halbleiterbauelements. Allerdings ist der erste Abschnitt 310 mit dem zweiten Abschnitt 320 (der sich in einer ersten Metallschicht M1 befindet) durch den dritten Abschnitt 330 (der sich in einer zweiten Metallschicht M2 befindet) und zusätzliche vertikale Verdrahtungsabschnitte 350 innerhalb einer ersten vertikalen Verdrahtungsschicht (Via1) verbunden.
  • 4b zeigt einen schematischen Querschnitt einer ersten Teststruktur (z. B. kleines Antennenbauelement) des in 4a gezeigten Halbleiterbauelements. Die erste Teststruktur des Halbleiterbauelements 400 ist zum Beispiel ähnlich oder gleich zu der ersten Teststruktur des in 2 gezeigten Halbleiterbauelements implementiert.
  • 4c zeigt einen schematischen Querschnitt einer zweiten oder einer größten Teststruktur (z. B. großes Antennenbauelement) des in 4a gezeigten Halbleiterbauelements 400. Für die Teststruktur mit dem größten Antenneneffekttestabschnitt kann ein einzelner Abschnitt innerhalb der ersten lateralen Verdrahtungsschicht ausreichend sein ohne Überbrücken durch eine laterale Verdrahtungsschicht über der ersten Verdrahtungsschicht, wenn die erste laterale Verdrahtungsschicht getestet werden soll. Die zweite oder größte Teststruktur des Halbleiterbauelements 400 umfasst einen leitfähigen Abschnitt 410, der sich innerhalb der ersten lateralen Verdrahtungsschicht befindet, die mit dem Gate 442 einer anderen Testtransistorstruktur mit einer Source-Dotierungsregion 444 und einer Drain-Dotierungsregion 446 verbunden ist, die in einer Wanne 448 eingebettet sind, die sich in dem Halbleitersubstrat 102 des Halbleiterbauelements 400 befindet.
  • 4a–4c zeigen zum Beispiel eine Menge von stressoptimierten Antennenbauelementen (stressoptimierten Qualifizierungsbauelementen), die für eine Metall1-Qualifizierung vorgeschlagen sind und für eine Analyse von PID-Schäden vom Bearbeiten von Metall1 und von seinen Umgebungsprozessen, z. B. Intermetall-Dielektrikumsabscheidung, verwendet werden.
  • Der Effekt der Verbindung des Großteils des M1-Antennenbereichs durch M2 für das kleine Antennenbauelement (4b) und für die Verbindung des gesamten (oder beinahe des gesamten) M1-Antennenbereichs durch M2 für das Referenzbauelement (4a) kann sein, dass während der PID-kritischen Prozesse für M1, z. B. Strukturieren oder IMD-Abscheidung (Intermetall-Dielektrikum), die M1-Antenne, die mit dem Gate verbunden ist, (im Wesentlichen) gleich ist zu anderen verwendeten Teststrukturen. Zum Beispiel ist der M1-Bereich, der die Ladung sammelt und durch das Gateoxid entladen wird, (im Wesentlichen) identisch. Der verbleibende M1-Bereich ist nicht verbunden und wird geladen und langsam entladen durch das IMD während der Bearbeitung, was das Gateoxid nicht beeinträchtigt (z. B. auch 2).
  • Allerdings ist nach der kompletten Waferfertigung zum Beispiel die gesamte M1-Antenne für jedes Bauelement verbunden. Das kann bedeuten, dass bei elektrischen Beanspruchungen (Stress) die gleiche Menge an kapazitivem Ladestrom und Leckstrom in die M1-Antenne eines jeden Bauelements fließen kann, ungeachtet dessen, welcher Bereich während des Bearbeitens verbunden war. Das kann bedeuten, dass der Stressstrom, den die Oxide des Referenz- und Antennenbauelements erfahren, (im Wesentlichen) für sie alle identisch sein kann. Der Stress kann auf einen empfindlichen, ausreichend niedrigen Pegel kalibriert werden, wonach die Bauelementparameterverschiebungsdifferenzen zwischen jedem Antennenbauelement und seiner Referenz die Menge von Oxiddefekten, die durch Plasmaladen während des Bearbeitens erzeugt werden, quantitativ richtig repräsentieren können.
  • Der Vergleich eines jeden Bauelements (Teststrukturen und Referenzstrukturen) von 4a–4c zeigt, dass sie (im Wesentlichen) identisch auf jede elektrische Messung oder Stress reagieren würden, da sie hinsichtlich der Struktur (im Wesentlichen) gleichwertig sind (ausgenommen die sehr kleine Verbindung innerhalb der Antenne, die (beinahe) keine elektrische Differenz zeigen kann). Zum Beispiel nur während des Bearbeitens der zu testenden Schicht ist der Antennenbereich dieser Schicht, die mit dem Gate verbunden ist, unterschiedlich.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 400 sind in Verbindung mit dem vorgeschlagenen Konzept oder einigen oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 400 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einen oder mehreren vorstehend (z. B. 1–3) oder nachstehend (z. B. 5–11) beschriebenen Beispielen entsprechen.
  • 5 zeigt einen schematischen Querschnitt einer Teststruktur eines Halbleiterbauelements 500 gemäß einem Ausführungsbeispiel. Die Implementierung des Halbleiterbauelements 500 ist zum Beispiel ähnlich zu dem in Verbindung mit 1,2 und/oder 3a und 3b beschriebenen Halbleiterbauelements. Die Teststruktur des Halbleiterbauelements 500 ist zum Beispiel ähnlich zu der ersten Teststruktur des in 3b gezeigten Halbleiterbauelements implementiert. Der erste Abschnitt 110 repräsentiert einen Antenneneffekttestabschnitt für die erste laterale Verdrahtungsschicht (M1). Die erste Testanschlussfläche 150 (z. B. Gate-Testanschlussfläche) ist mit dem zweiten Abschnitt 120 der leitfähigen Struktur der Teststruktur durch vertikale Verdrahtungsabschnitte 250 innerhalb einer ersten vertikalen Verdrahtungsschicht (Via1), laterale Verdrahtungsabschnitte 260 (die sich in einer zweiten Metallschicht M2 befinden) und vertikale Verdrahtungsabschnitte 270 innerhalb einer zweiten vertikalen Verdrahtungsschicht (Via2) verbunden. Ferner ist die Source-Dotierungsregion 244 mit einer zweiten Testanschlussfläche 544 (z. B. Source-Testanschlussfläche) verbunden, die Drain-Dotierungsregion 246 ist mit einer dritten Testanschlussfläche 546 (z. B. Drain-Testanschlussfläche) verbunden und die Wanne 248 ist mit einer vierten Testanschlussfläche (z. B. Wannen-Testanschlussfläche) der Teststruktur verbunden.
  • Zum Beispiel können Mengen von Teststrukturen für jeden Transistor (Testtransistorstruktur) eine jeweilige individuelle Gate-, Source-, Drain- und Wannen-Testanschlussfläche aufweisen. Die Gates können mit den Testanschlussflächen (probing pads) durch eine Brücke an der obersten Metallschicht nahe den Gates verbunden sein, um ein Laden aufgrund der Anschlussflächenbearbeitung zu vermeiden oder zu reduzieren.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 500 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 500 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorstehend (z. B. 1–4c) oder nachstehend (z. B. 6a–11) beschriebenen Beispielen entsprechen.
  • 6a zeigt einen schematischen Querschnitt einer Referenzteststruktur eines Halbleiterbauelements 600 mit einer Abschirmstruktur innerhalb einer Polysiliziumschicht gemäß einem Ausführungsbeispiel. Die Implementierung des Halbleiterbauelements 600 ist zum Beispiel ähnlich zu dem in Verbindung mit 1 beschriebenen Halbleiterbauelement. Der erste und zweite Abschnitt der leitfähigen Strukturen der Referenzteststruktur befindet sich in einer anderen Schicht (ersten lateralen Verdrahtungsschicht) als eine Schicht, die auf plasmainduzierte Schäden getestet werden soll. Die erste laterale Verdrahtungsschicht ist eine Polysiliziumschicht, die verwendet wird, um die Gate-Elektrode zu bilden. Der erste Abschnitt der leitfähigen Struktur der Referenzteststruktur wird durch das Gate 342 der Referenztransistorstruktur der Referenzteststruktur repräsentiert und ist durch die Gate-Isolierung (z. B. Gateoxid) von dem Halbleitersubstrat isoliert. Der zweite Abschnitt 320 der leitfähigen Struktur der Referenzteststruktur wird durch einen Abschnitt der Polysiliziumschicht gebildet und ist durch eine Feldisolierung (z. B. Feldoxid), die dicker ist als die Gate-Isolierung, von dem Halbleitersubstrat isoliert. Ferner ist der erste Abschnitt 342 mit dem zweiten Abschnitt 320 durch einen dritten Abschnitt 330 der leitfähigen Struktur der Referenzteststruktur verbunden, der sich über der ersten lateralen Verdrahtungsschicht und über einem Antenneneffekttestabschnitt 602 der leitfähigen Struktur der Referenzteststruktur befindet, die sich in einer lateralen Verdrahtungsschicht (z. B. ersten Metallschicht M1) befinden, die sich vertikal zwischen der ersten lateralen Verdrahtungsschicht (Polysiliziumschicht) und dem dritten Abschnitt 330 befindet.
  • 6b zeigt einen schematischen Querschnitt einer ersten Teststruktur des in 6a gezeigten Halbleiterbauelements. Der erste und zweite Abschnitt der leitfähigen Strukturen der ersten Teststruktur befinden sich ebenfalls in der ersten lateralen Verdrahtungsschicht. Der erste Abschnitt 110 der leitfähigen Struktur der ersten Teststruktur ist durch das Gate 142 der Testtransistorstruktur der ersten Teststruktur repräsentiert und von dem Halbleitersubstrat 102 durch die Gate-Isolierung (z. B. Gateoxid) isoliert. Der zweite Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur ist ebenfalls durch einen Abschnitt der Polysiliziumschicht gebildet und ist von dem Halbleitersubstrat 102 durch die Feldisolierung (z. B. Feldoxid), die dicker ist als die Gate-Isolierung, isoliert. Ferner ist der erste Abschnitt 142 mit dem zweiten Abschnitt 120 durch einen dritten Abschnitt 130 der leitfähigen Struktur der ersten Teststruktur verbunden, der sich über der ersten lateralen Verdrahtungsschicht und über einem Antenneneffekttestabschnitt 610 (Antenne) der leitfähigen Struktur der ersten Teststruktur befindet, die sich in einer lateralen Verdrahtungsschicht (z. B. ersten Metallschicht M1) befinden, die sich vertikal zwischen der ersten lateralen Verdrahtungsschicht (Polysiliziumschicht) und dem dritten Abschnitt 130 befindet.
  • Eine Verwendung eines zusätzlichen Poly-Bereichs (oder jedes anderen Metallbereichs unter der aktiven Antennenschicht) auf dem Gate eines jeden Bauelements kann auch das Stressverhalten verbessern, da Leek- und kapazitive Ladeströme hauptsächlich in diese Poly-(Metall-)Platte fließen würden (z. B. 6a und 6b). Die Stressdifferenz zu den Oxiden aufgrund einer Variation von aktiver Antennengröße kann stark reduziert sein. Nur kapazitive Lade- und Leckströme in Richtung der Seite (lateral) der Antenne können eine kleine Differenz des Oxidstresses zwischen Bauelementen von unterschiedlicher aktiver Antennengröße verursachen. Die Poly-Platte kann in einer Metallschicht höher als die zu testende Antennenschicht verbunden sein, da sie ansonsten den Ladeschaden von der Antennenbearbeitung maskieren kann.
  • 6a und 6b können ein Bauelement mit verbessertem Stressverhalten zeigen, das für eine Metall1-PID-Detektion verwendet werden kann (6b). Eine Poly-Platte größer als der größte (oder größer als 50% des größten) Antennenbereich(s) wird unter jeder Antenne platziert und mit dem Bauelement-Gate in poly für jede Antennengröße und für das Referenzbauelement verbunden (6a).
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 600 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 600 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorstehend (z. B. 1–5) oder nachstehend (z. B. 7a–11) beschriebenen Beispielen entsprechen.
  • 7a zeigt einen schematischen Querschnitt einer Referenzteststruktur eines Halbleiterbauelements 700 mit einer Abschirmstruktur innerhalb einer untersten lateralen Metallverdrahtungsschicht gemäß einem Ausführungsbeispiel. Die Implementierung des Halbleiterbauelements 700 ist zum Beispiel ähnlich zu dem in Verbindung mit 1 beschriebenen Halbleiterbauelement. Der erste und zweite Abschnitt der leitfähigen Strukturen der Referenzteststruktur befinden sich in einer anderen Schicht (ersten lateralen Verdrahtungsschicht) als eine Schicht, die auf plasmainduzierte Schäden getestet werden soll. Die erste laterale Verdrahtungsschicht ist eine unterste laterale Metallverdrahtungsschicht des Schichtstapels des Halbleiterbauelements 700. Der erste Abschnitt 310 ist mit dem zweiten Abschnitt 320 durch einen dritten Abschnitt 330 der leitfähigen Struktur der Referenzteststruktur verbunden, der sich über der ersten lateralen Verdrahtungsschicht und über einem Antenneneffekttestabschnitt 602 der leitfähigen Struktur der Referenzteststruktur befindet, die sich in einer lateralen Verdrahtungsschicht (z. B. dritten Metallschicht M3) befinden, die sich vertikal zwischen der ersten lateralen Verdrahtungsschicht und der lateralen Verdrahtungsschicht (z. B. dritten Metallschicht M4), die den dritten Abschnitt 330 umfasst, befindet.
  • 7b zeigt einen schematischen Querschnitt einer ersten Teststruktur des in 7a gezeigten Halbleiterbauelements. Der erste und zweite Abschnitt der leitfähigen Strukturen der ersten Teststruktur befinden sich ebenfalls in der ersten lateralen Verdrahtungsschicht. Der erste Abschnitt 110 ist mit dem zweiten Abschnitt 120 durch einen dritten Abschnitt 130 der leitfähigen Struktur der ersten Teststruktur verbunden, der sich über der ersten lateralen Verdrahtungsschicht und über einem Antenneneffekttestabschnitt 610 (Antenne) der leitfähigen Struktur der ersten Teststruktur befindet, die sich in der lateralen Verdrahtungsschicht (z. B. ersten Metallschicht M3) befinden, die sich vertikal zwischen der ersten lateralen Verdrahtungsschicht (Polysiliziumschicht) und der lateralen Verdrahtungsschicht (z. B. dritten Metallschicht M4), die den dritten Abschnitt 130 umfasst, befindet.
  • 7a und 7b zeigen eine andere Variante des Bauelements mit einer Poly-Platte in 6a und 6b. Eine M1-Platte wird anstelle einer Poly-Platte verwendet. Wie in dem Poly-Fall ist die M1-Platte in einer Metallschicht höher als die zu testende Antennenschicht verbunden, da sie ansonsten den Ladeschaden von der Antennenbearbeitung maskieren kann.
  • 7a und 7b können ein Bauelement mit verbessertem Stressverhalten zeigen, das für eine Metall3-PID-Detektion verwendet werden kann (7b). Eine M1-Platte größer als der größte Antennenbereich wird unter jeder Antenne platziert und mit dem Bauelement-Gate in M1 oder poly für jede Antennengröße und für das Referenzbauelement verbunden (7a).
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 700 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 700 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorstehend (z. B. 1–6b) oder nachstehend (z. B. 8–11) beschriebenen Beispielen entsprechen.
  • 8 zeigt einen schematischen Querschnitt einer Teststruktur eines Halbleiterbauelements 800, die mit einer Dotierungsregion einer Testtransistorstruktur verbunden ist, gemäß einem Ausführungsbeispiel. Die Implementierung des Halbleiterbauelements 800 ist zum Beispiel ähnlich zu dem in Verbindung mit 2 beschriebenen Halbleiterbauelement. Allerdings befindet sich die (erste) laterale Verdrahtungsschicht, die den ersten Abschnitt 110 und den zweiten Abschnitt 120 der leitfähigen Struktur der ersten Teststruktur umfasst, in der zweiten Metallschicht M2, und die leitfähige Struktur der ersten Teststruktur ist mit der Drain-Dotierungsregion (z. B. alternativ der Source-Dotierungsregion) der Testtransistorstruktur verbunden. Auf diese Weise können die Dotierungsregion und/oder die Wanne der Testtransistorstruktur geladen werden während des Bildens des ersten Abschnitts 110 der leitfähigen Struktur der ersten Teststruktur und ein Plasmaschaden kann in der Gate-Isolierung auftreten. Die Wanne 248 kann sich in einem Abschnitt des Halbleitersubstrats (z. B. dieser Bereich kann geladen sein; Wannenbereich) befinden, der von anderen Teilen durch eine vergrabene Isolierschicht 820 (z. B. Siliziumdioxid oder hoch dotierte epitaxiale Schicht) und lateral umgebende Isoliergräben 810 isoliert ist. Das Gate kann zum Beispiel in M1 mit anderen Teilen 830 der Schaltung verbunden sein.
  • Bei Technologien mit starker Transistorbereichsisolierung, z. B. durch Dreifachwannen oder tiefe Grabenisolierungen mit zusätzlicher vergrabener Schicht, können auch Schäden an Gate-Oxiden vom Laden von Transistorwannen bei Qualifizierungen analysiert werden und können überwacht werden. Die vorgeschlagene Antennenstruktur kann in diesen Fällen angewandt werden, wenn sie nicht ebenfalls direkt mit dem Gate einer Teststruktur verbunden ist. 8–10 zeigen einige Fälle des Ladens, die bei Qualifizierungen behandelt sein können, die eine vorgeschlagene Antennenstruktur verwenden können.
  • 8 zeigt zum Beispiel ein stressoptimiertes Antennenbauelement, das für eine Metall2-Qualifizierung für einen Gleiche-Wanne-Plasmabearbeitung-induzierten Schaden an dem Gateoxid des Bauelements vorgeschlagen ist.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 800 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 800 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorstehend (z. B. 1–7b) oder nachstehend (z. B. 9–11) beschriebenen Beispielen entsprechen.
  • 9 zeigt einen schematischen Querschnitt einer Teststruktur eines Halbleiterbauelements 900, die mit einer Dotierungsregion einer Testtransistorstruktur verbunden ist, gemäß einem Ausführungsbeispiel. Die Implementierung des Halbleiterbauelements 900 ist zum Beispiel ähnlich zu dem in Verbindung mit 8 beschriebenen Halbleiterbauelement. Zusätzlich ist die Source-Dotierungsregion 244 der Testtransistorstruktur (z. B. Array-Feldeffekttransistor FET) mit einem Gate 942 einer Überwachungs-Feldeffekttransistorstruktur verbunden, umfassend eine Source-Dotierungsregion 944, eine Drain-Dotierungsregion 946 und eine Wannen-Dotierungsregion 948, die sich in einem Abschnitt des Halbleitersubstrats befinden, der von der Testtransistorstruktur isoliert ist. Ein Plasmaschaden in dem Gateoxid der Überwachungs-Feldeffekttransistorstruktur kann aufgrund des Ladens des Wannenbereichs der Testtransistorstruktur auftreten.
  • Eine Wannenantennenstruktur mit Verbindung ist gezeigt. Bei einigen Teststrukturen soll die rechte Wanne 948 entladbar sein oder kann zum Beispiel einen großen Bereich aufweisen, sodass sie im Ladefall mit dem geladenen Gate nicht einfach wegdriftet (float up). Bei einem Produkt können andere Teile einer Schaltung mit der Wanne verbunden sein. Für eine spezifische Teststruktur kann eine Verbindung der Wanne mit einem Kontakt mit dem Substrat (z. B. 10) zum Beispiel abhängig von der Technologie implementiert sein.
  • 9 zeigt ein stressoptimiertes Antennenbauelement, das für eine Metall2-Qualifizierung für einen durch einen Entfernt-Wannen-Plasmaprozess-induzierten Schaden an dem Gateoxid des Bauelements auf der rechten Seite vom Laden des isolierten Wannenbereichs auf der linken Seite vorgeschlagen ist.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 900 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 900 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorstehend beschriebenen (z. B. 1-8) oder nachstehend (z. B. 10–11) beschriebenen Beispielen entsprechen.
  • 10 zeigt einen schematischen Querschnitt einer Teststruktur eines Halbleiterbauelements 1000, die mit einer Dotierungsregion einer Testtransistorstruktur verbunden ist, gemäß einem Ausführungsbeispiel. Die Implementierung des Halbleiterbauelements 1000 ist zum Beispiel ähnlich zu dem in Verbindung mit 9 beschriebenen Halbleiterbauelement. Zusätzlich ist die Wanne 948 der Überwachungs-Feldeffekttransistorstruktur mit einer elektrisch leitfähigen Füllung 1012 (z. B. Polysilizium) eines Isoliergrabens 810 verbunden. Die elektrisch leitfähige Füllung 1012 kann mit dem Halbleitersubstrat oder der vergrabenen Isolierschicht verbunden sein. Eine solche Verbindung kann mit einer Technologie implementiert sein, die einen tiefen Graben mit Poly-Füllung für Seitenisolierung verwendet und die eine hoch dotierte epitaxiale Schicht für die geringere Isolierung verwenden kann.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 1000 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 1000 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorstehend (z. B. 1–9) oder nachstehend (z. B. 11) beschriebenen Beispielen entsprechen.
  • 11 zeigt ein Flussdiagramm eines Verfahrens zum Testen einer Gate-Isolierung einer Transistorstruktur gemäß einem Ausführungsbeispiel. Das Verfahren 1100 umfasst ein Anlegen 1110 eines vordefinierten Stroms oder einer vordefinierten Spannung zwischen einer ersten Testanschlussfläche und einer zweiten Testanschlussfläche einer ersten Teststruktur eines Halbleiterbauelements. Die erste Testanschlussfläche ist mit einem Gate einer Testtransistorstruktur oder einer Dotierungsregion der Testtransistorstruktur durch eine leitfähige Struktur verbunden, die sich innerhalb eines Schichtstapels des Halbleiterbauelements befindet. Die leitfähige Struktur der ersten Teststruktur umfasst einen ersten Abschnitt der leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur, die sich in einer ersten lateralen Verdrahtungsschicht des Schichtstapels befinden. Ferner ist der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur mit dem zweiten Abschnitt der leitfähigen Struktur der ersten Teststruktur via einen dritten Abschnitt elektrisch verbunden, der sich in einer zweiten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet ist. Zusätzlich umfasst das Verfahren 1100 ein Messen 1120 einer ersten Spannung zwischen der ersten Testanschlussfläche und der zweiten Testanschlussfläche der ersten Teststruktur während des Anlegens des vordefinierten Stroms oder eines ersten Stroms zwischen der ersten Testanschlussfläche und der zweiten Testanschlussfläche der ersten Teststruktur während des Anlegens der vordefinierten Spannung.
  • Durch das Anlegen eines vordefinierten Stroms oder einer vordefinierten Spannung zwischen einem Gate und einer Dotierungsregion einer Transistorstruktur einer Testtransistorstruktur und das Messen einer entsprechenden Spannung oder Strom kann ein Gate-Isolierungsschaden detektierbar sein. Durch Verbinden eines Abschnitts einer leitfähigen Struktur mit einem Gate oder einer Dotierungsregion einer Testtransistorstruktur durch eine Verdrahtungsschicht, die sich über diesem Abschnitt befindet, kann ein plasmainduziertes Laden des Gates oder einer Wanne, die die Dotierungsregion des Testtransistors während der Herstellung der leitfähigen Struktur einbettet, vermieden werden. Ferner kann dieser Abschnitt zusammen mit einem Abschnitt der leitfähigen Struktur, der direkt mit dem Gate oder der Dotierungsregion verbunden ist, einen Leckstrom in Richtung des Halbleitersubstrats während Testmessungen verursachen, der in dem gleichen Bereich sein kann wie ein Leckstrom anderer Test- und/oder Referenzstrukturen. Auf diese Weise kann eine genauere und/oder zuverlässigere Bestimmung von Differenzen zwischen unterschiedlichen Test- und/oder Referenzstrukturen ermöglicht werden.
  • Die gemessene erste Spannung oder erster Strom kann mit einer gemessenen Spannung oder Strom von einer oder mehreren anderen Teststrukturen und/oder einer Referenzteststruktur verglichen werden.
  • Zum Beispiel kann das Verfahren 1100 ferner ein Anlegen des vordefinierten Stroms oder der vordefinierten Spannung zwischen einer ersten Testanschlussfläche und einer zweiten Testanschlussfläche einer Referenzteststruktur eines Halbleiterbauelements umfassen. Die erste Testanschlussfläche kann mit einem Gate einer Referenztransistorstruktur oder einer Dotierungsregion der Referenztransistorstruktur durch eine leitfähige Struktur verbunden werden, die sich innerhalb des Schichtstapels des Halbleiterbauelements befindet. Ferner kann die leitfähige Struktur der Referenzteststruktur einen ersten Abschnitt der leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur umfassen, die sich innerhalb der ersten lateralen Verdrahtungsschicht befinden. Zusätzlich kann der erste Abschnitt der leitfähigen Struktur der Referenzteststruktur mit dem zweiten Abschnitt der leitfähigen Struktur der Referenzteststruktur via einen dritten Abschnitt elektrisch verbunden sein, der sich innerhalb der zweiten lateralen Verdrahtungsschicht oder einer dritten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet sind. Ferner kann das Verfahren 1100 ein Messen einer Referenzspannung zwischen der ersten Testanschlussfläche und der zweiten Testanschlussfläche der Referenzteststruktur während des Anlegens des vordefinierten Stroms oder eines Referenzstroms zwischen der ersten Testanschlussfläche und der zweiten Testanschlussfläche der Referenzteststruktur während des Anlegens der vordefinierten Spannung messen.
  • Zum Beispiel können die erste Spannung und die Referenzspannung verglichen werden, um einen plasmainduzierten Schaden an der ersten Teststruktur zu detektieren und/oder der erste Strom und der Referenzstrom können verglichen werden, um einen plasmainduzierten Schaden an der ersten Teststruktur zu detektieren.
  • Weitere Einzelheiten und Aspekte des Verfahrens 1100 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Verfahren 1100 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorstehend (z. B. 1–10) oder nachstehend beschriebenen Beispielen entsprechen.
  • Einigen Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Bilden einer ersten Teststruktur des Halbleiterbauelements. Die erste Teststruktur umfasst einen ersten Abschnitt einer leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur, die sich innerhalb einer ersten lateralen Verdrahtungsschicht eines Schichtstapels des Halbleiterbauelements befinden. Der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur ist mit dem zweiten Abschnitt der leitfähigen Struktur der ersten Teststruktur durch einen dritten Abschnitt verbunden, der sich innerhalb einer zweiten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet ist. Ferner ist der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur mit einem Gate einer Testtransistorstruktur oder einer Dotierungsregion der Testtransistorstruktur elektrisch verbunden. Zusätzlich ist der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur mit einer ersten Testanschlussfläche der ersten Teststruktur elektrisch verbunden. Eine Summe eines lateralen Bereichs, der durch den ersten Abschnitt der leitfähigen Struktur der ersten Teststruktur belegt ist, und eines lateralen Bereichs, der durch den zweiten Abschnitt der leitfähigen Struktur der ersten Teststruktur belegt ist, ist zumindest größer als 10 Mal ein lateraler Bereich, der durch das Gate der Testtransistorstruktur belegt ist, oder zumindest größer als ein lateraler Bereich, der durch eine Wanne belegt ist, die die Dotierungsregionen der Testtransistorstruktur einbettet.
  • Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Verfahren zum Bilden eines Halbleiterbauelements kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorstehend (z. B. 1–11) oder nachstehend beschriebenen Beispielen entsprechen.
  • Einige Ausführungsbeispiele beziehen sich auf stressoptimierte Antennenteststrukturen für eine Plasmaprozess-induzierter-Schaden-Zuverlässigkeit.
  • Um den Schaden zu vermeiden, können Entwurfsregeln, die Poly-, Kontakt-, Metall- und Via-Bereiche bei Produkten begrenzen, durch Entwurfsregelprüfungen (DRCs; DRCs = Design Rule Checks) gewährleistet werden. Diese Regeln können in Technologie-Zuverlässigkeitsqualifizierungen für einen plasmaprozess-induzierten Schaden (PID; PID = Plasma Process Induced Damage = plasmainduzierter Schaden) definiert und verifiziert werden. Für diese Qualifizierungen können Teststrukturen mit variierenden Poly-, Kontakt-, Metall- und Via-Bereichen mit definierter Form („Antennen”) auf Gates (oder bei Technologien mit starken Isolierungen auch auf Wannen) von Transistoren auf Testchips platziert werden. Standardbauelementparameter können gemessen werden, ein Stress kann ausgeführt werden und die Verschiebung der Bauelementparameter kann bestimmt werden. Diese Parameter und Verschiebungen können dann für das Bauelement mit der Antenne auf dem Gate mit einem Referenzbauelement verglichen werden, das identisch sein kann, mit der Ausnahme, dass keine (oder nur eine kleine) Antenne mit demselben verbunden ist. Differenzen zwischen den Bauelementen können Ladeeffekten vom Bearbeiten der Schicht(en), die die Antenne umfasst/umfassen, zugewiesen werden. Mit der Spezifikation von maximal zulässigen Parameter- und Verschiebungsdifferenzen aufgrund von Laden können die Antennenentwurfsregeln bestimmt werden. Der Stress kann angewandt werden, um Risiken zu identifizieren, die zum Beispiel nicht zur Stunde X, aber während der Produktlebensdauer in Form von Bauelementparameterverschiebungen auftreten können.
  • Ein Heißträger-Stress oder Bias-Temperatur-Stress (die aufgrund ihrer hohen Gate-Spannungen das gleiche Problem in einem kleineren Ausmaß haben sollten) kann für einzelne Teststrukturen verwendet werden. Aufgrund ihrer Anforderungen hinsichtlich der langen Stresszeit können beide Stresstypen nicht für die vollständige Menge von Strukturen verwendet werden, die z. B. bei einer Technologie-Zuverlässigkeitsqualifizierung verwendet werden, und noch weniger für eine Zuverlässigkeitsüberwachung (bei Verwendung anderer Testkonzepte).
  • Plasmaladeeffekte können auf den Waferoberflächen sehr lokalisiert sein, sodass eine große Anzahl von Chips auf genügend Wafer gemessen werden kann (z. B. zumindest 3 Wafer jeweils von 3 Chargen gemäß AEC-Q100-Standard). Abhängig von der Anzahl der Metallschichten und der Anzahl von unterschiedlichen Bauelementen und Gateoxidtypen können hunderte von Teststrukturen gemessen werden. Zum Beispiel ist ein Stresstyp, der sowohl schnell genug sein kann, um auf einer solch großen Anzahl von Bauelementen verwendet zu werden, als auch physikalisch empfindlich, ein sogenannter analytischer Stress. Für diesen Stress kann eine konstante Stromdichte für eine definierte Stresszeit durch das Gateoxid gesendet werden, um Trap-Zustände (Fallen-Zustände), die auf Defekte zurückgehen, wieder zu laden. Dafür kann ein Algorithmus angewandt und eine Kraftspannung auf dem Gatekontakt für die definierte Zeit steuern.
  • Zum Beispiel sollten die Oxide des Antennenbauelements und des Referenzbauelements (im Wesentlichen) identische Stromdichten erfahren, um quantitative Werte für einen Bauelementschaden von Ladeeffekten zu erhalten.
  • Allerdings kann die Antenne selbst den durch das Bauelementoxid erfahrenen Stress ändern. Sie kann ein kapazitives Element mit ihrer Umgebung und dem Substrat sowie einen Leckpfad in Richtung des Substrats (bei Verwendung anderer Testkonzepte) bilden. Im Fall des für Qualifizierungen verwendeten, kurzen analytischen Stresses kann ein Teil des Stroms, der an dem Gate zwangsweise eingeführt wird, in die Antenne und nicht durch das Gateoxid fließen. Zum Beginn des Stresses kann ein Strom proportional zu Antennenkapazität und Spannungsrampengeschwindigkeit in die Antenne fließen. Während des Stresses kann ein Leckstrom proportional zur Spannung in die Antenne fließen. Beide Ströme können proportional zur Antennengröße skalieren (bei Verwendung anderer Testkonzepte). Dies kann bedeuten, je größer die Antenne desto kleiner kann der reale Stressstrom sein, der durch das Oxid erfahren wird. Wenn dieser Effekt zu dominant wird, können Antennenbauelemente z. B. nicht mit ihrem Referenzbauelement verglichen werden und eine Zuverlässigkeitsanalyse ist möglicherweise nicht möglich (bei Verwendung anderer Testkonzepte).
  • Bei PID-Qualifizierungen oder fWLR-(schnelle Zuverlässigkeit auf Waferebene, hochbeschleunigende Stresstests auf Waferebene; fWLR = fast Wafer Level Reliability)Überwachung kann ein höherer Stressstrom verwendet werden, um das Problem zu reduzieren. Zum Beispiel skaliert der Antennenstrom nicht mit dem Gesamtstressstrom, sodass die Differenz des durch das Oxid des Antennen- und Referenzbauelements erfahrenen realen Stresses kleiner wird. Allerdings kann dieser Stressstrom durch einen Oxiddurchbruch und die Messbarkeit der Transistorparameter begrenzt sein. Für dickere Oxide (z. B. Oxide mit 25-nm-Dicke) ist es möglicherweise nicht möglich, den Stress so weit zu erhöhen, dass der Antennenstrom vernachlässigbar wird (bei Verwendung anderer Testkonzepte).
  • Ein Aspekt des vorgeschlagenen Konzepts kann es sein, eine Menge von Testbauelementen zu schaffen, bei denen jedes Bauelement auf ein Prozessladen exakt (oder im Wesentlichen gleich) wie ein Produktbauelement mit identischem Antennenbereich reagiert, und bei dem jedes Bauelement einen (im Wesentlichen) identischen Oxidstressstrom unabhängig von aktiver Antennengröße während Technologie-Qualifizierungs- oder Überwachungs-Messungen elektrisch erfährt.
  • Diese vorgeschlagenen PID-Teststrukturen können geschaffen werden durch Verbinden von identischen Antennenbereichen der zu testenden Schicht auf allen Bauelementen und auf ihrer Referenz mit Qualifizierungsbauelementen und durch ein zusätzliches Abstellen unterschiedlicher Teile dieses Bereichs für jedes Bauelement und ein Wiederverbinden desselben in einer höheren (= später bearbeiteten) Leiterschicht.
  • Gemäß einem Aspekt wird eine Verbesserung der Teststrukturen vorgeschlagen, die zur Qualifizierung und Überwachung verwendet werden. Mit jedem Bauelement eines Antennentyps – einschließlich des Referenzbauelements – kann eine identische Antenne von großer Größe verbunden werden. Diese Antenne kann dann auf die Größe zugeschnitten werden, die für den Antennenbereich dieser, in dieser Struktur zu überprüfenden, verarbeiteten Schicht beabsichtigt ist, zugeschnitten werden und kann dann wieder durch eine höhere Metallschicht elektrisch verbunden werden.
  • Eine Menge Satz von Qualifizierungsbauelementen (z. B. 4a–4c) kann für eine Analyse von PID-Schaden von der Bearbeitung der Antennenschicht oder von ihren Umgebungsprozessen z. B. Intermetall-Dielektrikumsabscheidung verwendet werden. Die Antenne kann mit dem Substrat und benachbarten Schichten kapazitiv gekoppelt werden und kann auch einen Leckpfad in Richtung des Substrats bilden.
  • Das vorgeschlagene Konzept kann eine Option sein, um eine Zuverlässigkeit in Bezug auf PID für Halbleitertechnologien für dickere Oxide zu gewährleisten. Antennenentwurfsregeln für dickere Oxide können zum Beispiel präziser festgelegt werden. Aufgrund dessen können Produkte entweder robuster gegen Prozessladen auf Bauelementen mit dickeren Gateoxiden als andere Produkte sein oder alternativ kann die Produktgröße reduziert werden, da größere Antennenbereiche in den Produkten für dicke Oxidbauelemente erlaubt sind, ohne die Notwendigkeit, eine Tie-Down-Diode als Schutz vor PID zu verwenden.
  • Das vorgeschlagene Konzept kann eine bessere Robustheit und eine bessere Zuverlässigkeit gegenüber Plasmaladeschäden bereitstellen, da es eine überlegene Menge von Teststrukturen zusammen mit einer überlegenen Mess- und Analysemethodologie zum Detektieren von PID bei Qualifizierungen sowie bei fWLR-Überwachung bereitstellen kann. Das vorgeschlagene Konzept kann zum Beispiel sowohl ganze Gebiete von Technologie-Zuverlässigkeitsqualifizierung für PID als auch Zuverlässigkeitsüberwachung für PID abdecken. Die vorgeschlagenen stressoptimierten Antennenteststrukturen für eine Plasmaprozess-induzierter-Schaden-Zuverlässigkeit können möglicherweise zusätzliche Sicherheit für Halbleiterhersteller geben, da die Struktur für jeden Aspekt der PID-Detektion verwendet werden kann. Sie kann alle Teststrukturen abdecken, die für Technologie-Zuverlässigkeitsqualifizierungen und Überwachung betreffend PID notwendig sind.
  • Vorgeschlagene Teststrukturen können sich zum Beispiel in dem Sägerahmen oder in den Einfügungen (drop-ins) von Produktwafern oder Testwafern befinden.
  • Zum Beispiel können die Technologie-Zuverlässigkeitsqualifizierungsmessungen für eine Halbleiterherstellungstechnologie auf vorgeschlagenen Teststrukturen basieren (z. B. auf 25-nm-Oxidantennenbauelementen). Um die Menge von neutralen Effekten zu detektieren, die durch Bearbeitung der Antennenschichten (z. B. M3) verursacht wird, können die Stressströme (z. B. zwischen 1·10–11 A und 5·10–10 A für n-MOS und zwischen 5·10–11 A und 5·10–10 A für p-MOS) jeweils zum Beispiel kumulativ für 1 s an dem Gatekontakt angelegt werden. Ein Algorithmus kann die Gate-Spannung steuern, um die konstanten Ströme auf das Gate zu zwingen.
  • Um mögliche Oxidausfälle zu bestimmen und die Stressreproduzierbarkeit zu detektieren, kann die Kraftspannung am Ende des Stresses für mehrere Stresspegel für NMOS-Bauelemente mit M3-Antennen aufgezeichnet oder aufgetragen werden. Zum Beispiel kann ein Antennenverhältnis von AR = 500 (AR = antenna ratio) verwendet werden und kann einen reinen Metallbereich von 500 μm2 für einen Bauelementstyp mit 1 μm·1 μm-Kanalbereich bedeuten.
  • Um die Menge von wieder geladenen neutralen Defekten zu detektieren, kann der Drift der Schwellenspannung Vt in Bezug auf einen Stunde-X-Wert nach jedem Stresspegel bestimmt werden. Die Differenz zwischen dem Drift eines Antennenbauelements und dem Drift des Referenzbauelements kann die Menge von Defekten geben. Der verbleibende Schwellenspannungsdrift kann durch den elektrischen Stress selbst verursacht sein (bei Verwendung anderer Testkonzepte). Zum Beispiel kann ein Ergebnis eines hohen Stroms in die Antenne für größere Antennenbauelemente ein geringerer Oxidstressstrom sein, der auch einen kleineren Drift der Vt verursachen kann.
  • Für geringere Stressströme kann die Stressspannung am Ende des Stresses für Bauelemente mit einer größeren Gate-Antenne reduziert werden. Dies kann bedeuten, dass der Stressstrompegel bei einer kleineren angelegten Spannung erreicht wurde, weil ein Teil des Stroms in die Antenne fließt und nicht durch das Oxid (bei Anwendung anderer Testkonzepte). Dieser Teil kann für größere Antennengrößen größer sein. Die Schwellenspannung nach dem Stress kann messbar sein. Allerdings kann der Drift der Schwellenspannung zeigen, dass die Oxide der Bauelemente mit größeren Antennen beinahe keinen Stress erfahren, sodass ihr Drift beinahe Null sein kann. Zum Beispiel kann ein AR = 150-Bauelement (z. B. das in dem Bereich von erlaubten Werten bei den Produkten für diesen Bauelementtyp sein kann) eine kritische Menge von neutralen PID-Defekten in dem Oxid aufweisen. Diese Defekte können z. B. durch einen Vergleich mit dem Referenzbauelement basierend auf anderen Testkonzepten nicht bestimmt werden, da das Bauelementoxid weniger gestresst (beansprucht) wurde als das Referenzoxid.
  • Für die höheren Stressströme kann die Stressspannung am Ende des Stresses für alle Bauelemente identisch sein. Dies kann bedeuten, dass der Stress auf die Oxide identisch sein kann. Für diese größeren Ströme können die Ströme in die Antennen im Verhältnis zu den Oxidströmen kleiner sein (bei Verwendung anderer Testkonzepte). Allerdings können die Schwellenspannungen der Bauelemente nach diesen hohen Stresspegeln zum Beispiel nicht mehr bestimmt werden. Nach einem bestimmten Pegel sind möglicherweise nur wenige Chipwerte übrig. Nach einem höheren Pegel weist möglicherweise kein einziges Bauelement eine messbare Schwellenspannung auf, bei einer Messung basierend auf einem anderen Testkonzept. Das vorgeschlagene Testkonzept kann es ermöglichen, die Genauigkeit und/oder Zuverlässigkeit für das Testen solcher Bauelemente zu erhöhen.
  • Ausführungsbeispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Ausführungsbeispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Ausführungsbeispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Ausführungsbeispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
  • Als „Mittel für...” (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion ausgebildet sind. Daher kann ein „Mittel für etwas” ebenso als „Mittel ausgebildet für oder geeignet für etwas” verstanden werden. Ein Mittel ausgebildet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (in einem gegebenen Zeitmoment).
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Flussdiagramme, Ablaufdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Ausführungsbeispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Ausführungsbeispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Ausführungsbeispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jedes der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von vielfachen Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Ausführungsbeispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht ausdrücklich ausgeschlossen sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • AEC-Q100-Standard [0116]

Claims (20)

  1. Ein Halbleiterbauelement (100, 200, 300, 400, 500, 600, 700, 750, 800, 900, 1000), umfassend eine erste Teststruktur, wobei die erste Teststruktur einen ersten Abschnitt (110) einer leitfähigen Struktur und einen zweiten Abschnitt (120) der leitfähigen Struktur umfasst, die sich innerhalb einer ersten lateralen Verdrahtungsschicht eines Schichtstapels des Halbleiterbauelements befinden, wobei der erste Abschnitt (110) der leitfähigen Struktur der ersten Teststruktur mit dem zweiten Abschnitt (120) der leitfähigen Struktur der ersten Teststruktur durch einen dritten Abschnitt (130) elektrisch verbunden ist, der sich innerhalb einer über der ersten lateralen Verdrahtungsschicht angeordneten, zweiten lateralen Verdrahtungsschicht des Schichtstapels befindet, wobei der erste Abschnitt (110) der leitfähigen Struktur der ersten Teststruktur mit einem Gate (142) einer Testtransistorstruktur, einer Dotierungsregion (144) der Testtransistorstruktur oder einer Elektrode eines Testkondensators elektrisch verbunden ist, wobei der erste Abschnitt (110) der leitfähigen Struktur der ersten Teststruktur mit einer ersten Testanschlussfläche (150) der ersten Teststruktur elektrisch verbunden ist, wobei eine Summe eines lateralen Bereichs, der durch den ersten Abschnitt (110) der leitfähigen Struktur der ersten Teststruktur belegt ist, und eines lateralen Bereichs, der durch den zweiten Abschnitt (120) der leitfähigen Struktur der ersten Teststruktur belegt ist, zumindest größer ist als 10 Mal ein lateraler Bereich, der durch das Gate (142) der Testtransistorstruktur oder die Elektrode des Testkondensators belegt ist.
  2. Das Halbleiterbauelement gemäß Anspruch 1, ferner umfassend eine Referenzteststruktur, umfassend einen ersten Abschnitt (310) einer leitfähigen Struktur und einen zweiten Abschnitt (320) der leitfähigen Struktur, die sich innerhalb der ersten lateralen Verdrahtungsschicht befinden, wobei der erste Abschnitt (310) der leitfähigen Struktur der Referenzteststruktur mit dem zweiten Abschnitt (320) der leitfähigen Struktur der Referenzteststruktur durch einen dritten Abschnitt (330) elektrisch verbunden ist, der sich innerhalb der zweiten lateralen Verdrahtungsschicht oder einer dritten lateralen Verdrahtungsschicht des Schichtstapels, die über der ersten lateralen Verdrahtungsschicht angeordnet sind, befindet, wobei der erste Abschnitt (310) der leitfähigen Struktur der Referenzteststruktur mit einem Gate (342) einer Referenztransistorstruktur, einer Dotierungsregion (344, 346, 348) der Referenztransistorstruktur oder einer Elektrode eines Referenzkondensators elektrisch verbunden ist, wobei der erste Abschnitt (310) der leitfähigen Struktur der Referenzteststruktur mit einer ersten Testanschlussfläche der Referenzteststruktur elektrisch verbunden ist, wobei eine Summe eines lateralen Bereichs, der durch den ersten Abschnitt (310) der leitfähigen Struktur der Referenzteststruktur belegt ist, und eines lateralen Bereichs, der durch den zweiten Abschnitt (320) der leitfähigen Struktur der Referenzteststruktur belegt ist, zumindest größer ist als 10 Mal ein lateraler Bereich, der durch das Gate (342) der Testtransistorstruktur oder die Elektrode des Testkondensators belegt ist.
  3. Das Halbleiterbauelement gemäß Anspruch 2, wobei der erste Abschnitt (310) der leitfähigen Struktur der Referenzteststruktur von dem zweiten Abschnitt (320) der leitfähigen Struktur der Referenzteststruktur innerhalb der ersten lateralen Verdrahtungsschicht elektrisch isoliert ist.
  4. Das Halbleiterbauelement gemäß einem der Ansprüche 2–3, wobei sich die Summe des lateralen Bereichs, der durch den ersten Abschnitt (110) der leitfähigen Struktur der ersten Teststruktur belegt ist, und des lateralen Bereichs, der durch den zweiten Abschnitt (120) der leitfähigen Struktur der ersten Teststruktur belegt ist, um weniger als 20% von der Summe des lateralen Bereichs, der durch den ersten Abschnitt (310) der leitfähigen Struktur der Referenzteststruktur belegt ist, und des lateralen Bereichs, der durch den zweiten Abschnitt (320) der leitfähigen Struktur der Referenzteststruktur belegt ist, unterscheidet.
  5. Das Halbleiterbauelement gemäß einem der Ansprüche 2–4, wobei ein lateraler Bereich, der durch einen Antenneneffekttestabschnitt (110, 610) der leitfähigen Struktur der ersten Teststruktur belegt ist, zumindest 10% größer ist als ein lateraler Bereich, der durch einen Antenneneffekttestabschnitt (310, 602) der leitfähigen Struktur der Referenzteststruktur belegt ist, wobei sich der Antenneneffekttestabschnitt (110, 610) der leitfähigen Struktur der ersten Teststruktur und der Antenneneffekttestabschnitt (310, 602) der leitfähigen Struktur der Referenzteststruktur innerhalb der gleichen Verdrahtungsschicht befinden.
  6. Das Halbleiterbauelement gemäß Anspruch 5, wobei sich der Antenneneffekttestabschnitt (610) der leitfähigen Struktur der ersten Teststruktur und der Antenneneffekttestabschnitt (602) der leitfähigen Struktur der Referenzteststruktur innerhalb einer Verdrahtungsschicht über der ersten lateralen Verdrahtungsschicht befinden.
  7. Das Halbleiterbauelement gemäß Anspruch 6, wobei sich ein lateraler Bereich, der durch den ersten Abschnitt (110) der leitfähigen Struktur der ersten Teststruktur belegt ist, um weniger als 20% von einem lateralen Bereich, der durch den ersten Abschnitt (310) der leitfähigen Struktur der Referenzteststruktur belegt ist, unterscheidet.
  8. Das Halbleiterbauelement gemäß Anspruch 5, wobei der Antenneneffekttestabschnitt (110) der leitfähigen Struktur der ersten Teststruktur durch den ersten Abschnitt (110) der leitfähigen Struktur der ersten Teststruktur repräsentiert ist, wobei der Antenneneffekttestabschnitt (310) der leitfähigen Struktur der Referenzteststruktur durch den ersten Abschnitt (310) der leitfähigen Struktur der ersten Teststruktur repräsentiert ist.
  9. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, umfassend eine Mehrzahl von Teststrukturen, die die erste Teststruktur umfassen.
  10. Das Halbleiterbauelement gemäß Anspruch 9, wobei jede Teststruktur aus der Mehrzahl von Teststrukturen eine leitfähige Struktur umfasst, die sich innerhalb des Schichtstapels des Halbleiterbauelements befindet und mit einer individuellen Testanschlussfläche verbunden ist.
  11. Das Halbleiterbauelement gemäß Anspruch 9 oder 10, wobei jede Teststruktur aus der Mehrzahl von Teststrukturen einen Antenneneffekttestabschnitt der leitfähigen Struktur der jeweiligen Teststruktur umfasst, wobei die Antenneneffekttestabschnitte der leitfähigen Strukturen der Teststrukturen aus der Mehrzahl von Teststrukturen jeweils unterschiedliche laterale Bereiche belegen.
  12. Das Halbleiterbauelement gemäß einem der Ansprüche 9 bis 11, wobei jede Teststruktur aus der Mehrzahl von Teststrukturen einen ersten Abschnitt der leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur umfasst, die sich innerhalb der ersten lateralen Verdrahtungsschicht befinden, wobei der erste Abschnitt der leitfähigen Struktur einer jeden jeweiligen Teststruktur mit dem zweiten Abschnitt der leitfähigen Struktur der jeweiligen Teststruktur durch einen jeweiligen dritten Abschnitt verbunden ist, der sich innerhalb der zweiten lateralen Verdrahtungsschicht oder einer dritten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet sind, wobei der erste Abschnitt der leitfähigen Struktur einer jeden jeweiligen Teststruktur mit einem Gate einer jeweiligen Testtransistorstruktur, einer Dotierungsregion der jeweiligen Testtransistorstruktur oder einer Elektrode eines jeweiligen Kondensators elektrisch verbunden ist.
  13. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei der zweite Abschnitt (120) der leitfähigen Struktur der ersten Teststruktur elektrisch isoliert ist mit Ausnahme einer Verbindung mit dem dritten Abschnitt (130) der leitfähigen Struktur der ersten Teststruktur.
  14. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei der erste Abschnitt (110) der leitfähigen Struktur der ersten Teststruktur von dem zweiten Abschnitt (120) der leitfähigen Struktur der ersten Teststruktur innerhalb der ersten lateralen Verdrahtungsschicht elektrisch isoliert ist.
  15. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei eine Source-Dotierungsregion der Testtransistorstruktur mit einer zweiten Testanschlussfläche der ersten Teststruktur verbunden ist und eine Drain-Dotierungsregion der Testtransistorstruktur mit einer dritten Testanschlussfläche der ersten Teststruktur verbunden ist.
  16. Das Halbleiterbauelement gemäß einem der vorherigen Ansprüche, wobei die erste laterale Verdrahtungsschicht eine unterste laterale Metallverdrahtungsschicht des Schichtstapels oder eine Polysiliziumschicht des Schichtstapels ist.
  17. Das Halbleiterbauelement gemäß Anspruch 16, wobei sich das Gate der Testtransistorstruktur innerhalb der Polysiliziumschicht befindet.
  18. Ein Verfahren (1100) zum Testen einer Gate-Isolierung einer Transistorstruktur, umfassend: Anlegen (1110) eines vordefinierten Stroms oder einer vordefinierten Spannung zwischen einer ersten Testanschlussfläche und einer zweiten Testanschlussfläche einer ersten Teststruktur eines Halbleiterbauelements, wobei die erste Testanschlussfläche mit einem Gate einer Testtransistorstruktur oder einer Dotierungsregion der Testtransistorstruktur durch eine leitfähige Struktur, die sich innerhalb eines Schichtstapels des Halbleiterbauelements befindet, verbunden ist, wobei die leitfähige Struktur der ersten Teststruktur einen ersten Abschnitt der leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur umfasst, die sich innerhalb einer ersten lateralen Verdrahtungsschicht des Schichtstapels befinden, wobei der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur mit dem zweiten Abschnitt der leitfähigen Struktur der ersten Teststruktur durch einen dritten Abschnitt elektrisch verbunden ist, der sich innerhalb einer zweiten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet ist; und Messen (1120) einer ersten Spannung zwischen der ersten Testanschlussfläche und der zweiten Testanschlussfläche der ersten Teststruktur während des Anlegens des vordefinierten Stroms oder eines ersten Stroms zwischen der ersten Testanschlussfläche und der zweiten Testanschlussfläche der ersten Teststruktur während des Anlegens der vordefinierten Spannung.
  19. Das Verfahren gemäß Anspruch 18, ferner umfassend: Anlegen des vordefinierten Stroms oder der vordefinierten Spannung zwischen einer ersten Testanschlussfläche und einer zweiten Testanschlussfläche einer Referenzteststruktur eines Halbleiterbauelements, wobei die erste Testanschlussfläche mit einem Gate einer Referenztransistorstruktur oder einer Dotierungsregion der Referenztransistorstruktur durch eine leitfähige Struktur verbunden ist, die sich innerhalb des Schichtstapels des Halbleiterbauelements befindet, wobei die leitfähige Struktur der Referenzteststruktur einen ersten Abschnitt der leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur umfasst, die sich innerhalb der ersten lateralen Verdrahtungsschicht befinden, wobei der erste Abschnitt der leitfähigen Struktur der Referenzteststruktur mit dem zweiten Abschnitt der leitfähigen Struktur der Referenzteststruktur durch einen dritten Abschnitt elektrisch verbunden ist, der sich innerhalb der zweiten lateralen Verdrahtungsschicht oder einer dritten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet sind; und Messen einer Referenzspannung zwischen der ersten Testanschlussfläche und der zweiten Testanschlussfläche der Referenzteststruktur während des Anlegens des vordefinierten Stroms oder eines Referenzstroms zwischen der ersten Testanschlussfläche und der zweiten Testanschlussfläche der Referenzteststruktur während des Anlegens der vordefinierten Spannung.
  20. Das Verfahren gemäß Anspruch 19, ferner umfassend ein Vergleichen der ersten Spannung und der Referenzspannung oder ein Vergleichen des ersten Stroms und des Referenzstroms, um einen plasmainduzierten Schaden zu detektieren.
DE102016107953.7A 2016-04-28 2016-04-28 Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur Granted DE102016107953A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016107953.7A DE102016107953A1 (de) 2016-04-28 2016-04-28 Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur
US15/497,002 US10079187B2 (en) 2016-04-28 2017-04-25 Semiconductor devices and methods for testing a gate insulation of a transistor structure
CN201710293227.3A CN107452715B (zh) 2016-04-28 2017-04-28 用于测试晶体管结构的栅极绝缘的半导体器件和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016107953.7A DE102016107953A1 (de) 2016-04-28 2016-04-28 Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur

Publications (2)

Publication Number Publication Date
DE102016107953A1 true DE102016107953A1 (de) 2017-11-02
DE102016107953A8 DE102016107953A8 (de) 2018-01-18

Family

ID=60081678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016107953.7A Granted DE102016107953A1 (de) 2016-04-28 2016-04-28 Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur

Country Status (3)

Country Link
US (1) US10079187B2 (de)
CN (1) CN107452715B (de)
DE (1) DE102016107953A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054102A (ja) * 2017-09-14 2019-04-04 東芝メモリ株式会社 記憶装置およびその製造方法
US10515874B2 (en) 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10825744B2 (en) * 2018-09-20 2020-11-03 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US11573189B2 (en) * 2019-01-11 2023-02-07 Microchip Technology Incorporated Systems and methods for monitoring copper corrosion in an integrated circuit device
CN113497002B (zh) * 2020-04-07 2024-02-06 长鑫存储技术有限公司 Pid测试结构及半导体测试结构
CN115621251A (zh) * 2021-07-16 2023-01-17 长鑫存储技术有限公司 一种半导体测试结构及其制造方法
US11754615B2 (en) 2021-09-21 2023-09-12 International Business Machines Corporation Processor frequency improvement based on antenna optimization
CN117976660B (zh) * 2024-03-27 2024-06-21 湖北江城实验室 一种半导体结构及其热测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10135805A1 (de) * 2001-07-23 2003-02-13 Infineon Technologies Ag Vorrichtung und Verfahren zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
US20070069759A1 (en) * 2005-08-19 2007-03-29 Kla-Tencor Technologies Corp. Systems and Methods for Controlling Deposition of a Charge on a Wafer for Measurement of One or More Electrical Properties of the Wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015553A1 (en) * 1994-11-15 1996-05-23 Advanced Micro Devices, Inc. Transistor structure with specific gate and pad areas
DE19640542A1 (de) 1995-10-13 1997-04-10 Nordson Corp Verfahren und Vorrichtung zum Verflüssigen von thermoplastischem Material
JPH1140564A (ja) * 1997-07-18 1999-02-12 Nec Corp 半導体装置およびその製造方法
US6329670B1 (en) * 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
JP2001210716A (ja) * 2000-01-25 2001-08-03 Nec Ic Microcomput Syst Ltd レイアウト設計方法
US6414358B1 (en) 2001-09-28 2002-07-02 Intel Corporation Arrangements to reduce charging damage in structures of integrated circuits
JP2006140349A (ja) * 2004-11-12 2006-06-01 Matsushita Electric Ind Co Ltd レイアウト検証方法およびこれを用いた半導体集積回路装置の設計方法
JP4970787B2 (ja) * 2005-12-14 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置
CN102034816B (zh) * 2009-09-29 2012-05-30 中芯国际集成电路制造(上海)有限公司 等离子体引入损伤测试装置及制作测试装置的方法
CN102194794B (zh) * 2010-03-05 2013-09-11 中芯国际集成电路制造(上海)有限公司 等离子体损伤检测结构、其检测方法及其形成方法
JP5876249B2 (ja) * 2011-08-10 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN103941068B (zh) * 2013-01-22 2017-06-16 中芯国际集成电路制造(上海)有限公司 一种用于测量阈值电压漂移的芯片上传感器
US9607123B2 (en) * 2015-01-16 2017-03-28 United Microelectronics Corp. Method for performing deep n-typed well-correlated (DNW-correlated) antenna rule check of integrated circuit and semiconductor structure complying with DNW-correlated antenna rule
US9490245B1 (en) * 2015-06-19 2016-11-08 Qualcomm Incorporated Circuit and layout for a high density antenna protection diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10135805A1 (de) * 2001-07-23 2003-02-13 Infineon Technologies Ag Vorrichtung und Verfahren zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
US20070069759A1 (en) * 2005-08-19 2007-03-29 Kla-Tencor Technologies Corp. Systems and Methods for Controlling Deposition of a Charge on a Wafer for Measurement of One or More Electrical Properties of the Wafer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AEC-Q100-Standard

Also Published As

Publication number Publication date
US10079187B2 (en) 2018-09-18
US20170316991A1 (en) 2017-11-02
CN107452715B (zh) 2021-06-08
CN107452715A (zh) 2017-12-08
DE102016107953A8 (de) 2018-01-18

Similar Documents

Publication Publication Date Title
DE102016107953A1 (de) Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
Donovan et al. Early detection of electrical defects in deep trench capacitors using voltage contrast inspection
US6049213A (en) Method and system for testing the reliability of gate dielectric films
Rosenkranz Failure localization with active and passive voltage contrast in FIB and SEM
DE102013111154B4 (de) Testverfahren und Testanordnung, Halbleiterbauelemente und Verfahren zur Verarbeitung eines Halbleiterbauelements
US5781445A (en) Plasma damage monitor
US20030094608A1 (en) Test structure and methodology for semiconductor stress-induced defects and antifuse based on same test structure
DE102014107003B4 (de) Halbleiterbauelement mit integriertem Bruchsensor und Verfahren zum Detektieren eines Bruchs in einem Halbleiterbauelement
DE102016116228A1 (de) Verfahren zur Erkennung einer Verdünnung des Halbleitersubstrats einer integrierten Schaltung von ihrer Rückseite aus und entsprechende integrierte Schaltung
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
CN100362642C (zh) 同时测多个金属-氧化物-半导体器件热载流子的测试结构
DE102016107953B4 (de) Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur
DE102016104762A1 (de) System und Verfahren zur Dual-Gebiet-Vereinzelung
US20160291084A1 (en) Via leakage and breakdown testing
DE102015112502A1 (de) Halbleiterbauelemente
DE102018128881B4 (de) Verfahren sowie Speichermedium und Vorrichtung zum Durchführen desselben
DE102005043271B4 (de) Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit
US6734028B1 (en) Method of detecting shallow trench isolation corner thinning by electrical stress
DE102005040494B4 (de) Verfahren zum Erfassen der Schädigung eines Bauelementes durch einen Herstellungsschritt und integrierte Schaltungsanordnungen
Beckmeier et al. Revealing stresses for plasma induced damage detection in thick oxides
Zucca et al. Process evaluation test structures and measurement techniques for a planar GaAs digital IC technology
CN107991598B (zh) 一种用于三维存储器沟道导通性的测量方法
DE102017123508A1 (de) Verfahren, und Speichermedium sowie Vorrichtung zum Durchführen desselben
Jakubowski Diagnostic measurements in LSI/VLSI integrated circuits production

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division