CN101728293A - Mos晶体管器件栅氧化层完整性测试的方法 - Google Patents
Mos晶体管器件栅氧化层完整性测试的方法 Download PDFInfo
- Publication number
- CN101728293A CN101728293A CN200910198562A CN200910198562A CN101728293A CN 101728293 A CN101728293 A CN 101728293A CN 200910198562 A CN200910198562 A CN 200910198562A CN 200910198562 A CN200910198562 A CN 200910198562A CN 101728293 A CN101728293 A CN 101728293A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- test
- oxidizing layer
- transistor devices
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明揭露了一种MOS晶体管器件栅氧化层完整性(GOI)测试的方法，包括以下步骤：提供一测试电源；将多个待测MOS晶体管器件分别连接于所述测试电源；检测此时所述MOS晶体管器件漏电流；当所述漏电流突然变化时，开启侦测装置，检测所述MOS晶体管器件上的失效点。利用该方法，还可以在对MOS晶体管器件进行栅氧化层可靠性的测试时，特别是采用并行时间相关电介质击穿(TDDB)测试时，不仅可以评估待测器件的寿命，而且可以同步且及时而精确反映待测MOS晶体管器件栅极氧化层上失效点的具体情况，从而对器件进行进一步的失效分析。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种MOS晶体管器件栅氧化层完整性(GOI)测试的方法。
背景技术
MOS晶体管中的栅氧化层是由硅衬底在高温下氧化形成的，这层SiO2膜是一种具有1015Ω·cm左右的高电阻率的绝缘膜，当外加电场大于6mV/cm时，会产生F-N(Flowler-Nordheim)型隧道电流。
随着技术的不断发展，集成电路的栅氧化层的厚度也由20-30nm降至1nm以下。栅氧化层不断向薄膜方向发展，而电源电压却不宜降低，在较高的电场强度下。势必使栅氧化层的性能成为一个突出的问题。栅氧抗电性能不好将引起MOS器件电参数不稳定，如：阐值电压漂移，跨导下降、漏电流增加等，进一步可引起栅氧的击穿，导致器件的失效，使整个集成电路陷入瘫痪状态。因此，栅氧化膜的击穿，包括时间相关电介质击穿(TDDB Time-Dependent DielectricBreakdown)和瞬时击穿(TZDB Time-Zero Dielectric Breakdown)，多年来一直是超大规模集成电路可靠性研究领域关注的热点，也是限制集成度提高的重要原因。
特别是TDDB测试属于一种加速测试，它通过实测击穿电量QBD、击穿时间tBD等大量数据的统计分布来表征氧化膜的质量，并可通过它来预测栅氧化层的寿命。通常可采取在大于7mV/cm的高电场下进行。根据实验时MOS上外加电场的方式，常用的TDDB寿命评价方法可分为恒定电压法、恒定电流法、斜坡电压法和斜坡电流法。
而工艺的发展，对栅氧化层完整性(GOI)的测试技术也提出了新的挑战。随着栅氧化层厚度的变化，新材料的引入，传统的GOI测试方法已经远远不能满足工艺的进步。
例如虽然TDDB参数及其失效分布很好地反映了栅氧化层的质量，这种方法被广泛应用于集成电路制造业中，但是对于栅极氧化层的TDDB测试，主要集中在寿命的快速评估方面，特别是并行的栅极氧化层的TDDB测试，其并没有反映栅极氧化层上失效点的具体情况，从而无法对待测器件进行更进一步的失效分析。
发明内容
本发明旨在解决现有技术中，在对MOS晶体管器件进行栅氧化层完整性(GOI)的测试时，以及采用并行时间相关电介质击穿(TDDB)测试时，无法同步且及时而精确反映栅极氧化层上失效点的具体情况，导致需要花费额外的时间或者无法对器件进行更进一步失效分析的技术问题。
有鉴于此，本发明提供一种MOS晶体管器件栅氧化层完整性测试的方法，包括以下步骤：
提供一测试电源；
将多个待测MOS晶体管器件分别连接于所述测试电源；
检测此时所述MOS晶体管器件漏电流；
当所述漏电流突然变化时，开启侦测装置，检测所述MOS晶体管器件上的失效点。
进一步的，所述测试电源为斜坡电压源。
进一步的，所述的MOS晶体管器件栅氧化层完整性测试的方法，还包括：
当所述斜坡电压源提供的测试电压超过所述MOS晶体管器件栅氧化层的击穿电压时便停止进行测试。
进一步的，所述多个待测MOS晶体管器件分别通过电可编程电熔丝连接于所述测试电源。
进一步的，所述侦测装置包括光学显微镜。
进一步的，所述侦测装置包括红外热感应模块。
进一步的，所述侦测装置包括微光显微镜。
综上所述，本发明提供的MOS晶体管器件栅氧化层完整性测试的方法，可以在对MOS晶体管器件进行栅氧化层完整性(GOI)的测试时，特别是采用并行时间相关电介质击穿(TDDB)测试时，不仅可以评估待测器件的寿命，而且可以同步且及时而精确反映待测MOS晶体管器件栅极氧化层上失效点的具体情况，从而对器件进行进一步的失效分析。
附图说明
图1所示为本发明一实施例提供MOS晶体管器件栅氧化层完整性测试的系统示意图；
图2所示为本发明一实施例提供的MOS晶体管器件栅氧化层完整性测试的方法流程图。
具体实施方式
为使本发明的技术特征更明显易懂，下面结合附图，给出具体实施例，对本发明做进一步的描述。
请参见图1，其所示为本发明一实施例所提供的MOS晶体管器件栅氧化层完整性测试的系统示意图，该测试系统包括：
测试电源110，多个待测MOS晶体管器件120分别连接于所述测试电源110，在本实施例中，待测MOS晶体管器件120是分别通过电可编程电熔丝(eFUSEelectrically programmable fuse device)130连接于测试电源110，以形成并行的栅氧化层完整性(GOI)测试系统。侦测装置140，检测所述MOS晶体管器件120上的失效点情况。
请参见图2，所示为本发明一实施例提供的MOS晶体管器件栅氧化层完整性测试的方法流程图。
请结合参见图1，该方法包括以下步骤：
步骤S210：提供一测试电源110，在本实施例中测试电源110为斜坡电压源。
步骤S220：将多个待测MOS晶体管器件120分别连接于所述测试电源110。在本实施例中，待测MOS晶体管器件120是分别通过电可编程电熔丝(eFUSEelectrically programmable fuse device)130连接于测试电源110，以形成并行的栅氧化层完整性(GOI)测试系统。
步骤S230：通过仪器检测此时MOS晶体管器件120的漏电流。
步骤S240：当所述漏电流突然变化时，进行下一步骤S250开启侦测装置140，检测所述MOS晶体管器件120上的失效点。
在本实施例中，所述侦测装置140包括光学显微镜，用以检测MOS晶体管器件栅氧化层上可见的击穿烧灼的失效点。
在本发明的另一实施例中，所述侦测装置140包括红外热感应模块，用以感测由于所述MOS晶体管器件120漏电流突变，高电流通过MOS晶体管器件120栅氧化层121或电可编程电熔丝130发出的热量，确定缺陷(defects)的位置，从而确认失效的情形。
在本发明的另一实施例中，所述侦测装置140所述侦测装置包括微光显微镜，用以感测所述MOS晶体管器件120的大漏电流通过MOS晶体管器件120栅氧化层121或电可编程电熔丝130所放出的光子，确定缺陷(defects)的位置，从而确认失效的情形。
步骤S260：比较测试电压与MOS晶体管器件栅氧化层的击穿电压，当测试电压源提供的测试电压超过所述MOS晶体管器件栅氧化层的击穿电压时，进入下一步骤S270停止进行测试。
综上所述，利用本发明实施例提供的MOS晶体管器件栅氧化层完整性测试的方法，可以在对MOS晶体管器件进行栅氧化层完整性(GOI)的测试时，特别是采用并行时间相关电介质击穿(TDDB)测试时，不仅可以评估待测器件的寿命，而且可以同步且及时而精确反映待测MOS晶体管器件栅极氧化层上失效点的具体情况，从而对器件进行进一步的失效分析。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (7)
1.一种MOS晶体管器件栅氧化层完整性测试的方法，其特征在于，包括以下步骤：
提供一测试电源；
将多个待测MOS晶体管器件分别连接于所述测试电源；
检测此时所述MOS晶体管器件漏电流；
当所述漏电流突然变化时，开启侦测装置，检测所述MOS晶体管器件上的失效点。
2.根据权利要求1所述的MOS晶体管器件栅氧化层完整性测试的方法，其特征在于，所述测试电源为斜坡电压源。
3.根据权利要求2所述的MOS晶体管器件栅氧化层完整性测试的方法，其特征在于，还包括：
当所述斜坡电压源提供的测试电压超过所述MOS晶体管器件栅氧化层的击穿电压时便停止进行测试。
4.根据权利要求1所述的MOS晶体管器件栅氧化层完整性测试的方法，其特征在于，所述多个待测MOS晶体管器件分别通过电可编程电熔丝连接于所述测试电源。
5.根据权利要求1所述的MOS晶体管器件栅氧化层完整性测试的方法，其特征在于，所述侦测装置包括光学显微镜。
6.根据权利要求1所述的MOS晶体管器件栅氧化层完整性测试的方法，其特征在于，所述侦测装置包括红外热感应模块。
7.根据权利要求1所述的MOS晶体管器件栅氧化层完整性测试的方法，其特征在于，所述侦测装置包括微光显微镜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910198562 CN101728293B (zh) | 2009-11-10 | 2009-11-10 | Mos晶体管器件栅氧化层完整性测试的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910198562 CN101728293B (zh) | 2009-11-10 | 2009-11-10 | Mos晶体管器件栅氧化层完整性测试的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101728293A true CN101728293A (zh) | 2010-06-09 |
| CN101728293B CN101728293B (zh) | 2013-04-17 |
Family
ID=42448942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910198562 Active CN101728293B (zh) | 2009-11-10 | 2009-11-10 | Mos晶体管器件栅氧化层完整性测试的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101728293B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102621459A (zh) * | 2012-03-31 | 2012-08-01 | 上海宏力半导体制造有限公司 | 漏源击穿电压测试装置以及漏源击穿电压测试方法 |
| CN102646591A (zh) * | 2011-02-22 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
| CN103972145A (zh) * | 2013-01-25 | 2014-08-06 | 北大方正集团有限公司 | Goi硅片制作方法、goi硅片及goi检测方法 |
| CN104078343A (zh) * | 2014-07-02 | 2014-10-01 | 武汉新芯集成电路制造有限公司 | 一种栅氧化层缺陷原貌的失效分析方法 |
| CN104103540A (zh) * | 2014-07-24 | 2014-10-15 | 上海华力微电子有限公司 | 监控图形晶片栅极氧化层表面的方法 |
| CN104101824A (zh) * | 2014-07-24 | 2014-10-15 | 上海华力微电子有限公司 | 监控图形晶片栅极氧化层表面的方法 |
| CN104752246A (zh) * | 2013-12-26 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 用于判定gox击穿失效的样品制备方法 |
| CN104851818A (zh) * | 2014-02-14 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 介质层缺陷的检测方法和检测装置 |
| CN105990112A (zh) * | 2015-01-30 | 2016-10-05 | 无锡华润上华半导体有限公司 | 半导体器件的制作方法 |
| CN109166842A (zh) * | 2018-08-27 | 2019-01-08 | 长江存储科技有限责任公司 | 用于评估栅氧层tddb极性差异的测试结构及测试方法 |
| CN112986772A (zh) * | 2021-04-20 | 2021-06-18 | 晶芯成(北京)科技有限公司 | 一种电介质击穿测试电路及其测试方法 |
| WO2021196990A1 (zh) * | 2020-04-03 | 2021-10-07 | 长鑫存储技术有限公司 | 测试电路及半导体测试方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049213A (en) * | 1998-01-27 | 2000-04-11 | International Business Machines Corporation | Method and system for testing the reliability of gate dielectric films |
| CN1187809C (zh) * | 2001-05-21 | 2005-02-02 | 华邦电子股份有限公司 | 时间相依介电崩溃测试电路及测试方法 |
| CN1284221C (zh) * | 2003-12-30 | 2006-11-08 | 中芯国际集成电路制造(上海)有限公司 | 定位结构及其定位方法 |
| CN101281898B (zh) * | 2007-04-03 | 2010-05-19 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层完整性的测试结构的测试方法 |
-
2009
- 2009-11-10 CN CN 200910198562 patent/CN101728293B/zh active Active
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646591B (zh) * | 2011-02-22 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
| CN102646591A (zh) * | 2011-02-22 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
| CN102621459A (zh) * | 2012-03-31 | 2012-08-01 | 上海宏力半导体制造有限公司 | 漏源击穿电压测试装置以及漏源击穿电压测试方法 |
| CN103972145A (zh) * | 2013-01-25 | 2014-08-06 | 北大方正集团有限公司 | Goi硅片制作方法、goi硅片及goi检测方法 |
| CN103972145B (zh) * | 2013-01-25 | 2016-07-06 | 北大方正集团有限公司 | Goi硅片制作方法、goi硅片及goi检测方法 |
| CN104752246A (zh) * | 2013-12-26 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 用于判定gox击穿失效的样品制备方法 |
| CN104752246B (zh) * | 2013-12-26 | 2018-03-27 | 中芯国际集成电路制造(上海)有限公司 | 用于判定gox击穿失效的样品制备方法 |
| CN104851818A (zh) * | 2014-02-14 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 介质层缺陷的检测方法和检测装置 |
| CN104078343A (zh) * | 2014-07-02 | 2014-10-01 | 武汉新芯集成电路制造有限公司 | 一种栅氧化层缺陷原貌的失效分析方法 |
| CN104078343B (zh) * | 2014-07-02 | 2017-02-01 | 武汉新芯集成电路制造有限公司 | 一种栅氧化层缺陷原貌的失效分析方法 |
| CN104101824A (zh) * | 2014-07-24 | 2014-10-15 | 上海华力微电子有限公司 | 监控图形晶片栅极氧化层表面的方法 |
| CN104103540A (zh) * | 2014-07-24 | 2014-10-15 | 上海华力微电子有限公司 | 监控图形晶片栅极氧化层表面的方法 |
| CN104103540B (zh) * | 2014-07-24 | 2017-02-15 | 上海华力微电子有限公司 | 监控图形晶片栅极氧化层表面的方法 |
| CN104101824B (zh) * | 2014-07-24 | 2017-06-27 | 上海华力微电子有限公司 | 监控图形晶片栅极氧化层表面的方法 |
| CN105990112A (zh) * | 2015-01-30 | 2016-10-05 | 无锡华润上华半导体有限公司 | 半导体器件的制作方法 |
| CN109166842A (zh) * | 2018-08-27 | 2019-01-08 | 长江存储科技有限责任公司 | 用于评估栅氧层tddb极性差异的测试结构及测试方法 |
| CN109166842B (zh) * | 2018-08-27 | 2020-04-28 | 长江存储科技有限责任公司 | 用于评估栅氧层tddb极性差异的测试结构及测试方法 |
| WO2021196990A1 (zh) * | 2020-04-03 | 2021-10-07 | 长鑫存储技术有限公司 | 测试电路及半导体测试方法 |
| US11988704B2 (en) | 2020-04-03 | 2024-05-21 | Changxin Memory Technologies, Inc. | Test circuits and semiconductor test methods |
| CN112986772A (zh) * | 2021-04-20 | 2021-06-18 | 晶芯成(北京)科技有限公司 | 一种电介质击穿测试电路及其测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101728293B (zh) | 2013-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101728293B (zh) | Mos晶体管器件栅氧化层完整性测试的方法 | |
| CN101702005A (zh) | 与时间相关电介质击穿的并行测试电路 | |
| CN102760727B (zh) | 互连线电迁移的测试装置及方法 | |
| CN103858271A (zh) | 片状电池的评价装置以及评价方法 | |
| US7863922B2 (en) | Evaluation method of insulating film and measurement circuit thereof | |
| CN204241624U (zh) | 击穿电压的测试结构 | |
| CN201022075Y (zh) | 电子迁移率测试结构 | |
| US6989682B1 (en) | Test key on a wafer | |
| US20100050939A1 (en) | Method for determining the performance of implanting apparatus | |
| CN100561700C (zh) | 评估栅极介质层电性参数及形成栅极介质层的方法 | |
| JP4844101B2 (ja) | 半導体装置の評価方法および半導体装置の製造方法 | |
| JP3185876B2 (ja) | 半導体装置のコンタクト開口検査方法 | |
| US8519388B2 (en) | Embedded structure for passivation integrity testing | |
| CN212570930U (zh) | 一种经时击穿测试结构 | |
| TWI330257B (en) | Integrated circuit and testing circuit therein | |
| JP2014067614A (ja) | 密閉型電池の製造方法、検査装置、及び検査プログラム | |
| CN102610538B (zh) | 通过测量隧穿电场来快速评价sonos可靠性的方法 | |
| CN100372092C (zh) | 内连线金属层结构的测试方法 | |
| JP2008205230A (ja) | トレンチ構造のｍｏｓ半導体装置、寿命評価装置及び寿命評価方法 | |
| US20140320156A1 (en) | Apparatus for detecting misalignment of test pad | |
| JP5018053B2 (ja) | 半導体ウエーハの評価方法 | |
| CN102819278B (zh) | 一种芯片中局部温度控制的实现方法 | |
| US7781239B2 (en) | Semiconductor device defect type determination method and structure | |
| CN108152699A (zh) | 接触孔的电迁移寿命时间测试装置及其测试方法 | |
| Chen et al. | A comparison of voltage ramp and time dependent dielectric breakdown tests for evaluation of 45nm low-k SiCOH reliability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140514 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140514 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |