CN100561700C - 评估栅极介质层电性参数及形成栅极介质层的方法 - Google Patents
评估栅极介质层电性参数及形成栅极介质层的方法 Download PDFInfo
- Publication number
- CN100561700C CN100561700C CNB2006101168560A CN200610116856A CN100561700C CN 100561700 C CN100561700 C CN 100561700C CN B2006101168560 A CNB2006101168560 A CN B2006101168560A CN 200610116856 A CN200610116856 A CN 200610116856A CN 100561700 C CN100561700 C CN 100561700C
- Authority
- CN
- China
- Prior art keywords
- gate dielectric
- dielectric layer
- parameter
- physical characteristic
- electrical parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种评估栅极介质层电性参数的方法，包括：测量栅极介质层的膜层物理特性参数与所述栅极介质层形成的器件的电性参数；拟合所述物理特性参数与电性参数之间的相关曲线并计算相关系数；找出与电性参数相关系较大的物理特性参数；在线测量栅极介质层物理特性参数；通过与电性参数相关系数较大的物理特性参数预估电性参数。本发明方法能够在线评估栅极介质层电性参数。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种评估栅极介质层电性参数及形成栅极介质层的方法。
背景技术
随着半导体技术的发展需要在有限的面积上集成更多的器件，相应的器件的尺寸就需要减小。借助于先进的光刻技术，例如193nm，157nm以及浸润式曝光技术，代表半导体工艺水准的栅极长度已经能够做到90nm，甚至是65nm。施加在栅极上的开启电压逐渐变小，相应地，栅极介质层的厚度也越来越薄，以增加器件的响应速度。特别地，对于现在90nm及其以下的半导体工艺，栅氧的厚度已经减小到5nm甚至更小。专利申请号为200510091367.X的中国专利公开了一种栅氧化膜的制造方法。由于栅极介质层对器件的漏电流，击穿电压，载流子迁移率、器件的寿命等参数有很大的影响，如何对形成的栅极介质层的电性参数进行在线评估是工艺人员不得不考虑的问题。
现有对栅极介质层电性参数、可靠性能的检测是在器件完成制造后进行的。图1为现有一种对栅极介质层电性参数评估的流程图。如图1所示，首先提供一半导体基底(S100)；在所述半导体基底上形成栅极介质层(S120)；然后继续后续工艺完成器件制造并进行电性参数测试(S130)；判断电性是否满足要求(S140)；若满足，对器件进行封装工艺(S160)，若不满足，调整形成栅极介质层的工艺参数(S150)，并重新在另外的基底上形成栅极介质层，重复上述步骤。器件的漏电流，击穿电压，载流子迁移率、器件的寿命等电性参数在器件制造完成后才能够通过测试得知，也就是说，前段工艺中形成的栅极介质层的电性参数需要整个器件完成制造后才能够得知，工艺人员无法在栅极介质层形成后马上得知介质层电性的参数从而不能对工艺参数进行调整以得到满足电性要求的介质膜层，而不得不等待到器件完成制造后(大约2至3个月)才能依据芯片可接受测试的结果来评估栅极介质层的质量。这样，不但浪费时间，延长了形成栅极介质层时工艺参数调整的时间；另外对于那些不满足电性参数要求的介质层也不得不进行后序工艺直到器件完成制造，浪费了大量的工艺源材料，提高了成本。
发明内容
本发明提供一种评估栅极介质层的方法，以解决现有无法对栅极介质层电性参数进行在线评估的问题。
为达到上述目的，本发明提供的一种评估栅极介质层电性参数的方法，包括：测量多个不同的栅极介质层的膜层物理特性参数与所述多个不同的栅极介质层形成的器件的电性参数；拟合所述物理特性参数与电性参数之间的相关曲线并计算相关系数；找出与电性参数相关系数较大的物理特性参数；在线测量一栅极介质层的物理特性参数；通过与电性参数相关系数较大的物理特性参数预估电性参数。
所述栅极介质层可以是氧化硅、氮氧硅化合物、碳氧硅化合物中的一种或其组合。
所述物理特性参数包括厚度、应力、折反射率、表面电荷密度、表面电压、电压电容特性中一种或至少两种。
所述测量物理特性参数的方法包括COS测试法，C-V测试法中的一种或其组合。
所述电性参数包括载流子迁移率、漏电流、击穿电压中一种或至少两种。
所述对电性参数测量包括晶片可接受测试或良率测试。
所述拟合方法为线性拟合。
相应的，本发明还提供一种形成栅极介质层的方法，包括：测量多个不同的栅极介质层的膜层物理特性参数和所述多个不同的栅极介质层形成的器件的电性参数；拟合所述物理特性参数与电性参数之间的相关曲线并计算相关系数；找出与电性参数相关系数较大的物理特性参数；在线测量一栅极介质层的物理特性参数；通过与电性参数相关系数较大的物理特性参数预估电性参数；找出满足电性参数要求的物理特性参数的范围；判断所述在线测量的栅极介质层物理特性参数是否满足电性参数的要求；若满足，完成该栅极介质层的制造并继续厚度的工艺；若不满足，调整形成栅极介质层的工艺参数，以使后续晶片上形成的栅极介质层的物理特性参数满足要求。通过调整氧化或沉积的工艺参数形成满足物理特性参数范围要求的栅极介质层。
所述工艺参数包括温度、气体流量、压力、射频源功率、时间中的一种或组合。
与现有技术相比，本发明具有以下优点：本发明提供一种在线评估栅极介质层的方法，本方法通过栅极介质层的物理特性参数和电性参数之间的相关性来在线对栅极介质层的电性参数进行预估，可以在形成栅极介质层后马上就可以预知该栅极介质层的膜层质量是否满足器件电性的要求，对于新产品的研发可以减少研发周期，对于生产线上量产的产品可以通过在线的膜层物理特性检测拣选不符合质量要求的膜层，将该晶片报废，不必再对其进行后续工艺，节省成本。
应用本评估栅极介质层的方法形成栅极介质层可以及时调整工艺参数使形成的栅极介质层的电性参数满足要求，提高了工艺控制能力和器件的电性稳定性和可靠性。
附图说明
图1为现有一种评估栅极介质层电性参数方法的流程图；
图2为本发明评估栅极介质层电性参数方法的流程图；
图3为根据本发明实施例的栅极介质层的表面束缚载流子能力(DIT)和器件载流子迁移率的相关曲线；
图4为根据本发明实施例的栅极介质层的Jg index和器件漏电流相关曲线；
图5为采用本发明评估栅极介质层电性参数的方法形成栅极介质层的方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
栅极介质层作为栅极和衬底导电沟道之间的绝缘层有着非常重要的作用，栅极介质层物理特性参数会影响形成的器件漏电流、开启电压、载流子迁移性能、响应速度等电性参数，本发明中也称为栅极介质层的电性参数。特别是半导体工艺发展到到90nm及其以下技术节点，栅极介质层的厚度已经减小到5nm甚至更小，控制工艺参数形成高质量的栅极介质层是工艺人员必须面对的问题。现有技术中栅极介质层的电学性能参数是通过器件完成整个制造工艺后的检测得知的，工艺人员无法在栅极介质层形成后马上得知介质层电性的参数，无法对栅极介质层形成的器件性能进行预测，从而不能对工艺参数进行调整以得到满足电性要求的介质膜层。本发明提供一种在线评估栅极介质层的方法，本发明方法首先通过调整不同的工艺条件例如温度、时间、射频源功率、气体流量等参数形成多个栅极介质层，所述栅极介质层可以有不同的厚度，通过COS(Corona Oxide Semiconductor)方法或C-V方法测量所述栅极介质层的厚度、应力、折反射率、表面电荷密度、表面电压、电压电容特性等物理特性参数。然后在所述栅极介质层上形成栅极并继续后续工艺形成器件，测量所述器件的电性参数；通过拟合所述物理特性参数与电性参数的相关曲线计算出相关系数，根据相关系数的大小确定与电性参数具有较高相关性的物理特性参数。对在线测量的栅极介质层的物理特性参数，可以通过上述相关系数较高的相关曲线来预估电性参数，从而可以在形成栅极介质层后马上就可以预知该栅极介质层的膜层质量是否满足器件电性的要求，对于新产品的研发可以减少研发周期，对于生产线上量产的产品可以通过在线的膜层物理特性检测拣选不符合质量要求的膜层，将该晶片报废，不必再对其进行后续工艺，节省成本。
图2为本发明评估栅极介质层电性参数的流程图。
如图2所示，首先本发明方法首先通过调整不同的工艺条件例如温度、时间、射频源功率、气体流量等参数形成多个栅极介质层，所述栅极介质层可以有不同的厚度，通过COS方法或C-V方法测量所述栅极介质层的厚度、应力、折反射率、表面电荷密度、表面电压、电压电容特性等物理特性参数(S200)。
然后在所述栅极介质层上形成栅极并继续后续工艺形成器件，测量所述器件的电性参数(S210)；所述电性参数包括载流子迁移率、漏电流、击穿电压，对电性参数测量包括晶片可接受测试(Wafer Acceptable Test，WAT)、良率测试等。
通过线性拟合，拟合所述物理特性参数与电性参数的相关曲线计算出相关系数(S220)；根据相关系数的大小确定与电性参数具有较高相关性的物理特性参数(相关系数越大，相关性越好)。
提供一半导体基底(S230)；所述半导体基底可以是P型，也可以是N型，在所述半导体基底中可以形成有隔离沟槽。
在所述半导体基底上形成一栅极介质层(S240)；所述栅极介质层可以是氧化硅、氮氧硅化合物、碳氧硅化合物中的一种或其组合。其形成的方式可以是氧化或沉积。
在线测量所述栅极介质层的物理特性参数(S250)；所述物理特性参数包括厚度、应力、折反射率、表面电荷密度、表面电压、电压电容特性等，测量的方法可以用COS法或C-V法。
对在线测量的栅极介质层的物理特性参数，可以通过上述与电性参数具有较大相关系数的物理特性参数预估电性参数(S260)；通过栅极介质层物理特性参数与电性参数的相关系数，可以得知哪些物理特性参数与电性参数具有较高的相关性，是正相关还是负相关，并可以找出满足电性参数的物理特性参数的范围；反之，根据测得的栅极介质层的物理特性参数可以预估该栅极介质层的电学性能参数，从而可以在形成栅极介质层后马上就可以预知该栅极介质层的膜层质量是否满足器件电性的要求。
下面根据实施例对本发明评估栅极介质层电性参数的方法进行描述。
本实施例中形成的栅极介质层为氮氧硅化合物膜层。
首先调节形成氮氧硅化合物的厚度，射频源功率，气体流量，氮气退火的温度和时间等工艺参数并将不同的工艺参数组合成多个不同的工艺条件，例如本实施例中为12种不同的工艺条件，所述不同的工艺条件可以氧化或沉积成不同物理特性参数的的氮氧硅化合物膜层。选取上述12种不同的工艺条件，并至少选用12个半导体晶片(可以是200mm或300mm)，所述晶片材质可以是N型半导体材料或P型半导体材料，在每一个晶片上选用一种工艺条件形成氮氧硅化合物。当然也可以用一种工艺条件在多个晶片上形成氮氧硅化合物，只需对多个晶片上形成的氮氧硅化合物测量的物理特性参数及形成器件后测量的电性参数取平均值即可。
形成所述氮氧硅化合物后，采用COS方法测量所述各个晶片的物理特性参数，所述物理特性参数包括表面积累电荷，表面电压，表面光电压等。对在相同条件下形成氮氧硅化合物膜层的多个晶片的物理特性参数取平均值。COS方法的基本原理如下：通过电晕放电装置(corona generator)产生带电离子并使所述带电离子聚集在所述氮氧硅化合物膜层表面，所述带电离子层、晶片基底、所述氮氧硅化合物膜层形成一电容器，类似传统C-V测试中的栅极、栅极氧化层、半导体基底的电容器。在所述氮氧硅化合物膜层表面施加一定电压并通过一探针(kelvin probe)测量所述氮氧硅化合物膜层的表面势，用一脉冲光源辐照到所述氮氧硅化合物膜层表面通过探针测量表面光电压(Surface Photo Voltage，SPV)，通过上述表面势和表面光电压可以计算出所述氮氧硅化合物膜层的表面束缚电荷能力，称之为Interface TrapDensity(DIT)，以及电荷在膜层表面的迁移能力Jg index。由于所述带电离子几乎以零动能聚集在所述氮氧硅化合物膜层的表面，所述带电离子不会对氮氧硅化合物膜层造成损伤或其它影响，该测量为非接触测量。
完成上述对膜层物理特性参数的测量后，将上述晶片继续进行后续工艺直至完成晶片上器件的制造。例如所述器件可以是存储器件、逻辑器件、显示器件、射频器件等，在完成物理特性参数测量的晶片上继续形成栅极、侧墙、源极、漏极、连接塞以及后段的多层互连，钝化层(passivation)。
在晶片上形成器件后，对所述每一个晶片进行晶片可接受测试，通过WAT测试可以测到形成的器件的漏电流(Gate Leakage，GL)、电子迁移率(electricmobility)、击穿电压(Voltage Break Down，VBD)等电性参数。同样的，具有相同工艺条件形成的氮氧硅化合物膜层形成的器件，对测到的电性参数取平均值。
通过线性拟合，拟合所述物理特性参数DIT、Jg index与所述电性参数GL、电子迁移率、击穿电压的相关曲线并计算相关系数，检查哪些物理特性参数与哪些电性参数具有较高的相关系数，并计算相应的相关性。
本实施例中，图3和图4分别给出了DIT与电子迁移率、Jg index与GL的相关曲线并计算出了相关系数。
如图3所示，电子迁移率(图中的纵坐标)与DIT(横坐标)具有负相关特性，相关系数为0.887，具有较大的相关性。DIT是表征氮氧硅化合物膜层表面束缚电荷能力的物理参数，可见随着氮化硅化合物膜层表面束缚电荷能力的增加，器件的电子迁移率逐渐减小。由于本实施例中栅极介质层为氮氧硅化合物，晶片衬底为硅材料。硅的化合价为4价，氧为2价，在形成氮化硅化合物的栅极介质层之前，在硅晶片衬底上表面由于形成断面，最上层的硅原子会有一个化学键处于悬空状态，在形成栅极介质层的过程中，氧化硅中的氧原子的一个化学键和晶片衬底表面硅材料的一个硅原子的悬空键键合形成共价键，所述氧原子的另一个化学键和氧化硅中的硅键合，氧化硅中的每一个硅原子分别和四个氧原子键合。这样，每隔一个晶片基底表面的硅原子，就会有一个氧化硅中氧原子和晶片基底中的硅原子悬空键键合，从而导致氧化硅栅极介质层和晶片衬底表面交界处会有大约一半的硅原子的一个化学键处于悬空状态，处于悬空状态的硅原子具有束缚载流子的能力，束缚载流子能力越大，导致形成的器件的载流子迁移率越小，这与上述测得的结果是一致的，在所述氧化硅栅极介质层中掺入氮杂质可以使部分氮原子与所述悬空键键合。从而氮含量不同的氧化硅栅极介质层具有不同的束缚载流子能力。
如图4所示，Jg index与漏电流(GL)也具有负相关性，相关系数为0.6457，从相关系数上看相关性不是很大。
通过上述相关曲线分析可知，电子迁移率和DIT具有较大的相关性。对于在线形成的栅极介质膜，形成栅极介质膜后马上就可以通过COS测量其物理特性参数例如DIT，通过上述电子迁移率和DIT的相关曲线预估该膜层的电子迁移率是否满足器件性能要求的需要。
应当说明的是，本发明方法不应局限与上述物理特性参数及电性参数，以及上述物理特性参数和电性参数的测量方法，任何采用物理特性参数及电性参数相关性并根据物理特性参数来预估电性参数的方法都包含在本发明方法之内。
本发明的在线评估栅极介质膜的方法可应用于形成高质量的栅极介质膜，通过在线评估栅极介质膜层的物理特性参数，并对所述物理特性参数进行分析预估电性参数。对于不满足电性参数的栅极介质膜层，可以调整工艺参数以使后续的基底上形成的栅极介质层满足器件的电性要求。本方法能够提高形成栅极介质层的工艺控制能力，形成的器件具有较高的稳定性。
图5为根据本发明评估栅极介质层电性参数的方法形成栅极介质层的流程图。
如图5所示，通过调整不同的工艺条件例如温度、时间、射频源功率、气体流量等参数形成多个栅极介质层，所述栅极介质层可以有不同的厚度，通过COS方法或C-V方法测量所述栅极介质层的厚度、应力、折反射率、表面电荷密度、表面电压、电压电容特性等物理特性参数(S200)。
然后在所述栅极介质层上形成栅极并继续后续工艺形成器件，测量所述器件的电性参数(S210)；所述电性参数包括载流子迁移率、漏电流、击穿电压，对电性参数测量包括晶片可接受测试、良率测试等。
通过线性拟合，拟合所述物理特性参数与电性参数的相关曲线计算出相关系数(S220)；根据相关系数的大小确定与电性参数具有较高相关性的物理特性参数。
提供一半导体基底(S230)；所述半导体基底可以是P型，也可以是N型。
在所述半导体基底上形成一栅极介质层(S240)；所述栅极介质层可以是氧化硅、氮氧硅化合物、碳氧硅化合物中的一种或其组合。其形成的方式可以是氧化或沉积。
在线测量所述栅极介质层的物理特性参数(S250)；所述物理特性参数包括厚度、应力、折反射率、表面电荷密度、表面电压、电压电容特性等，测量的方法可以用COS法或C-V法。
对在线测量的栅极介质层的物理特性参数，通过上述与电性参数具有较大相关系数的物理特性参数预估电性参数(S260)；通过栅极介质层物理特性参数与电性参数的相关系数，可以得知哪些物理特性参数与电性参数具有较高的相关性，是正相关还是负相关，并可以找出满足电性参数的物理特性参数的范围。反之，根据测得的栅极介质层的物理特性参数可以预估该栅极介质层的电学性能参数，从而可以在形成栅极介质层后马上就可以预知该栅极介质层的膜层质量是否满足器件电性的要求(S270)。
若满足电性参数要求，继续后续工艺以完成器件的制造(S290)。若不满足，根据物理特性参数和电性参数相关曲线判断应向正方向还是负方向调整物理特性参数，相应的改变形成栅极介质层的工艺参数以使后续晶片上形成的栅极介质层的物理特性参数满足要求，从而电性参数满足要求(S280)。
下面根据实施例来对本发明形成栅极介质层的方法进行描述。例如，在上一个实施例中得到了电子迁移率和DIT之间的相关曲线，二者之间具有负相关性。在晶片形成一栅极介质层，本实施例为氮化硅化合物膜，通过COS方法检测其DIT，例如，根据检测到的结果从相关曲线上预知其电子迁移率会较小，会影响器件的开关速度。由于DIT和电子迁移率之间具有负相关特性，若欲增大电子迁移率，就需要减小DIT，即减小氮化硅化合物膜的表面束缚载流子的能力，从工艺上增加氮氧硅化合物膜中氮的含量，减少表面的悬空键可减小表面束缚电荷能力。在后续的晶片表面形成氮氧硅化合物膜的栅极介质层时就需要增加氮的含量。
本发明的方法在形成栅极介质层后在线对其进行物理参数检测，从而可预知其电性参数并能及时调整工艺，使后续形成的栅极介质层膜满足电性的需要，提高了工艺控制能力，器件电学可靠性及稳定性。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1、一种评估栅极介质层电性参数的方法，包括：
测量多个不同的栅极介质层的膜层物理特性参数与所述多个不同的栅极介质层形成的器件的电性参数；
拟合所述物理特性参数与电性参数之间的相关曲线并计算相关系数；
找出与电性参数相关系数较大的物理特性参数，并获得满足电性参数要求的物理特性参数的范围；
在线测量一栅极介质层的物理特性参数；
通过与电性参数相关系数较大的物理特性参数预估电性参数；
判断该栅极介质层的膜层质量是否满足电性要求。
2、如权利要求1所述的评估栅极介质层电性参数的方法，其特征在于：所述栅极介质层可以是氧化硅、氮氧硅化合物、碳氧硅化合物中的一种或其组合。
3、如权利要求1所述的评估栅极介质层电性参数的方法，其特征在于：所述物理特性参数包括厚度、应力、折反射率、表面电荷密度、表面电压、电压电容特性中的一种或至少两种。
4、如权利要求1所述的评估栅极介质层电性参数的方法，其特征在于：所述测量物理特性参数的方法包括COS测试法，C-V测试法中的一种或其组合。
5、如权利要求1所述的评估栅极介质层电性参数的方法，其特征在于：所述电性参数包括载流子迁移率、漏电流、击穿电压中的一种或至少两种。
6、如权利要求1所述的评估栅极介质层电性参数的方法，其特征在于：所述对电性参数测量包括晶片可接受测试或良率测试。
7、如权利要求1所述的评估栅极介质层电性参数的方法，其特征在于：所述拟合方法为线性拟合。
8、一种形成栅极介质层的方法，包括：
测量多个不同的栅极介质层的膜层物理特性参数和所述多个不同的栅极介质层形成的器件的电性参数；
拟合所述物理特性参数与电性参数之间的相关曲线并计算相关系数；
找出与电性参数相关系数较大的物理特性参数；
在线测量一栅极介质层的物理特性参数；
通过与电性参数相关系数较大的物理特性参数预估电性参数；
找出满足电性参数要求的物理特性参数的范围；
判断所述在线测量的栅极介质层物理特性参数是否满足电性参数的要求；若满足，完成该栅极介质层的制造并继续厚度的工艺；若不满足，调整形成栅极介质层的工艺参数，以使后续晶片上形成的栅极介质层的物理特性参数满足要求。
9、如权利要求8所述的形成栅极介质层的方法，其特征在于：通过调整氧化或沉积的工艺参数形成满足物理特性参数范围要求的栅极介质层。
10、如权利要求8或9所述的形成栅极介质层的方法，其特征在于：所述工艺参数包括温度、气体流量、压力、射频源功率、时间中的一种或组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101168560A CN100561700C (zh) | 2006-09-30 | 2006-09-30 | 评估栅极介质层电性参数及形成栅极介质层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101168560A CN100561700C (zh) | 2006-09-30 | 2006-09-30 | 评估栅极介质层电性参数及形成栅极介质层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101154608A CN101154608A (zh) | 2008-04-02 |
| CN100561700C true CN100561700C (zh) | 2009-11-18 |
Family
ID=39256163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101168560A Expired - Fee Related CN100561700C (zh) | 2006-09-30 | 2006-09-30 | 评估栅极介质层电性参数及形成栅极介质层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561700C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839850A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 编程列串扰在线检测方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044459B (zh) * | 2009-10-15 | 2014-04-02 | 中芯国际集成电路制造(上海)有限公司 | 检测掺氮氧化硅薄膜含氮量的方法 |
| CN102154626A (zh) * | 2010-12-31 | 2011-08-17 | 常州天合光能有限公司 | 一种测量硅片扩散长度的表面处理方法 |
| CN103390568B (zh) * | 2012-05-08 | 2016-03-02 | 无锡华润上华科技有限公司 | 一种监控mos器件阈值电压漂移的方法 |
-
2006
- 2006-09-30 CN CNB2006101168560A patent/CN100561700C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839850A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 编程列串扰在线检测方法 |
| CN103839850B (zh) * | 2014-03-17 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 编程列串扰在线检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101154608A (zh) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7103484B1 (en) | Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films | |
| US6538462B1 (en) | Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge | |
| CN101728293B (zh) | Mos晶体管器件栅氧化层完整性测试的方法 | |
| CN102221668A (zh) | 检测半导体器件介质层可靠性的方法和装置 | |
| CN100561700C (zh) | 评估栅极介质层电性参数及形成栅极介质层的方法 | |
| KR101252885B1 (ko) | 기판 상의 도전층에 대한 전기 응답을 최적화하기 위한방법 및 장치 | |
| US5786231A (en) | Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer | |
| US6207468B1 (en) | Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device | |
| Kaga et al. | Short-and long-term reliability of nitrided oxide MISFETs | |
| US20050040840A1 (en) | Method for monitoring quality of an insulation layer | |
| CN110349875A (zh) | 一种测量晶圆表面电荷密度变化的方法 | |
| CN101620994B (zh) | 掺杂栅介质层、多晶硅层及叠层顶层的最小厚度确定方法 | |
| US6486692B1 (en) | Method of positive mobile iron contamination (PMIC) detection and apparatus of performing the same | |
| JPH11317398A (ja) | 半導体装置の製造方法及びエッチング装置 | |
| Abe et al. | Analysis of defects in thin SiO 2 thermally grown on Si substrate | |
| CN102768988B (zh) | 一种有效判定铜扩散阻挡层阻挡能力的方法 | |
| JP4844101B2 (ja) | 半導体装置の評価方法および半導体装置の製造方法 | |
| US20100050939A1 (en) | Method for determining the performance of implanting apparatus | |
| US6975102B2 (en) | Apparatus and method for analyzing capacitance of insulator | |
| CN100372079C (zh) | 制造具有绝缘性能提高的氮化膜的半导体器件的方法 | |
| US6815974B1 (en) | Determining composition of mixed dielectrics | |
| TWI404152B (zh) | Immediate Damage Detection Method and Measurement of Porous Ultra - low Dielectric Materials | |
| US7459913B2 (en) | Methods for the determination of film continuity and growth modes in thin dielectric films | |
| JPH1131725A (ja) | シリコンウェーハの評価方法及びシリコンウェーハ | |
| Wu et al. | In Line Electricalmonitor of Plasma-Enhanced Silicon Oxynitirde for 70-Nm Node or Beyond |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111108 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091118 Termination date: 20180930 |