CN102221668A - 检测半导体器件介质层可靠性的方法和装置 - Google Patents

检测半导体器件介质层可靠性的方法和装置 Download PDF

Info

Publication number
CN102221668A
CN102221668A CN2010101548246A CN201010154824A CN102221668A CN 102221668 A CN102221668 A CN 102221668A CN 2010101548246 A CN2010101548246 A CN 2010101548246A CN 201010154824 A CN201010154824 A CN 201010154824A CN 102221668 A CN102221668 A CN 102221668A
Authority
CN
China
Prior art keywords
breakdown
time
voltage
ramp
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101548246A
Other languages
English (en)
Other versions
CN102221668B (zh
Inventor
简维廷
赵永
韩坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010154824 priority Critical patent/CN102221668B/zh
Publication of CN102221668A publication Critical patent/CN102221668A/zh
Application granted granted Critical
Publication of CN102221668B publication Critical patent/CN102221668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种检测半导体器件介质层可靠性的方法和装置,其中,所述方法包括:基于斜坡电压测试和时间相关介质击穿测试的介质层击穿过程,确定介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系;利用斜坡电压测试,测试一组样品的介质层的斜坡击穿电压Vbd1,Vbd2......Vbdn;利用韦伯分布对所述斜坡击穿电压Vbd1,Vbd2......Vbdn进行拟合;基于所述拟合结果,确定与预定斜坡电压击穿累积失效率对应的斜坡击穿电压;利用所述介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系,将所述确定的斜坡击穿电压转换为时间相关介质击穿时间。本发明可以快速的进行半导体器件介质层可靠性评估。

Description

检测半导体器件介质层可靠性的方法和装置
技术领域
本发明涉及半导体技术领域,尤其涉及一种检测半导体器件介质层可靠性的方法和装置。
背景技术
介质层的可靠性估计是整个半导体工艺可靠性估计中的重要测试项目,现有技术中关于介质层的可靠性估计的方法包括斜坡电压(Voltage ramp)测试和时间相关介质击穿(TDDB,time-dependent dielectric breakdown)测试,以下简称为Vramp测试和TDDB测试。可以通过Vramp测试和TDDB测试对介质层的可靠性做出评估。
Vramp测试方法为:选择一组样品,在介质层上施加斜坡电压,直至该介质层击穿,此时在该介质层上施加的电压即为该介质层的击穿电压,将这样一组击穿电压与工业标准(常用的工业标准是2.3倍的工作电压)相比,确定所测的介质层是否受到非本征因素的影响,例如颗粒污染等,如果击穿电压大于工业标准,说明所测的介质层符合斜坡电压测试的可靠性要求,此时可以利用TDDB测试,确定所测的介质层的寿命特性。
TDDB测试方法为:在半导体器件测试结构的需要测试的介质层上施加TDDB测试电压,经过时间t后该介质层击穿,利用相应的寿命模型以及面积相关寿命缩放公式,计算出该介质层的时间相关介质击穿时间。
计算寿命模型公式分为几种情况:对前段工艺(Front-End of Line)中的栅氧化层,当栅氧化层的厚度≥4nm时,常用E模型(热化学击穿模型)对栅氧化层做寿命评估,寿命公式为tbd=τ·exp(-γEox)·exp(Eα/kT),τ值由制程和氧化层的材料属性决定,γ为电场加速因子,Eox为加在栅氧化层上的电场,Ea为温度加速因子,K为波尔兹曼常数,T为温度;当栅氧化层厚度≤4nm时,常用幂律模型(也被称为氢释放模型)对栅氧化层做寿命评估。寿命公式为
Figure GSA00000076969100021
τ值由制程和氧化层的材料属性决定,Vox为加在栅氧化层上的电压,n为电压加速因子;针对后段工艺(Back-End of Line)中的层间介质层,
Figure GSA00000076969100022
模型往往被认为是比较准确的,寿命公式为
Figure GSA00000076969100023
τ值由制程和氧化层的材料属性决定,Eox为加在栅氧化层上的电场,α为
Figure GSA00000076969100024
模型中的电场加速因子。
以上所述的斜坡电压测试所需时间非常短,每一样品所需的时间在几分钟以内,然而介质层的TDDB测试,往往需要几天时间,甚至更长时间,那么在出现紧急情况,需要即时评估介质层的寿命时,用以上所述的测试方法,不能快速评估介质层的寿命。
并且,随着半导体技术的发展,半导体器件按比例缩小,半导体器件的特征尺寸小于45纳米(nm),超薄栅氧化层(ultra-thin gate oxide,GOX)和低k层间介质(inter-layer dielectric,ILD)等引入了新的失效机理。由于新的失效机理的引入,如何准确的估计介质层可靠性变的更加重要,仍然用传统的工业标准衡量介质层可靠性可能会出现评估的偏差。
发明内容
本发明解决的问题是提出一种检测半导体器件介质层靠性的方法,可以快速测得半导体器件介质层的可靠性,并且可以更准确的评估介质层的可靠性。
为解决上述问题,本发明提供一种检测半导体器件介质层可靠性的方法,包括:
基于斜坡电压测试和时间相关介质击穿测试的介质层击穿过程,确定介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系;
利用斜坡电压测试,测试一组样品的介质层的斜坡击穿电压Vbd1,Vbd2……Vbdn
利用韦伯分布
Figure GSA00000076969100031
对所述斜坡击穿电压Vbd1,Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡电压击穿累积失效率;
基于所述拟合结果,确定与预定斜坡电压击穿累积失效率对应的斜坡击穿电压;
利用所述介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系,将所述确定的斜坡击穿电压转换为时间相关介质击穿时间。
可选的,所述斜坡击穿电压和时间相关介质击穿时间之间的转换关系为:
Figure GSA00000076969100032
其中,tbd为时间相关介质击穿时间,Vbd为斜坡击穿电压,αV为斜坡电压测试中韦伯分布的尺度因子,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,βt为时间相关介质击穿测试中韦伯分布的形状因子。
可选的,还包括:确定斜坡电压测试的斜坡击穿电压标准
可选的,所述确定斜坡电压测试的斜坡击穿电压标准包括:
利用斜坡电压测试,测试一组样品的斜坡击穿电压Vbd1、Vbd2……Vbdn
利用时间相关介质击穿测试,测试该组样品的时间相关介质击穿时间tbd1′、tbd2′……tbdn′
利用面积相关的寿命缩放公式和对应于当前样品的寿命模型将所述测得的时间相关介质击穿时间tbd1′、tbd2′……tbdn′转换为整个半导体器件的介质层在预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn
利用韦伯分布
Figure GSA00000076969100041
对所述预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn进行拟合,其中,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βt为时间相关介质击穿测试中韦伯分布的形状因子,F(tbd)为时间相关介质击穿累积失效率;
基于所述对时间相关介质击穿时间的拟合结果,确定预定介质层寿命对应的时间相关介质击穿累积失效率;
利用韦伯分布
Figure GSA00000076969100042
对测得的斜坡击穿电压Vbd1、Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡击穿电压的累积失效率;
基于所述对斜坡击穿电压的拟合结果,确定所述斜坡击穿电压标准,所述斜坡击穿电压标准为斜坡击穿电压的累积失效率等于所述确定的时间相关介质击穿累积失效率时对应的斜坡击穿电压。
本发明还提供一种检测半导体器件介质层可靠性的装置,包括:
关系确定单元,用于基于斜坡电压测试和时间相关介质击穿测试的介质层击穿过程,确定介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系;
电压测试单元,用于利用斜坡电压测试,测试一组样品的介质层的斜坡击穿电压Vbd1,Vbd2……Vbdn
拟合单元,用于利用韦伯分布对所述电压测试单元测得的斜坡击穿电压Vbd1,Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡电压击穿累积失效率;
电压确定单元,用于基于所述拟合单元的拟合结果,确定与预定斜坡电压击穿累积失效率对应的斜坡击穿电压;
转换单元,用于利用所述关系确定单元确定的介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系,将所述电压确定单元确定的斜坡击穿电压转换为时间相关介质击穿时间。
可选的,所述斜坡击穿电压和时间相关介质击穿时间之间的转换关系为:
Figure GSA00000076969100052
其中,tbd为时间相关介质击穿时间,Vbd为斜坡击穿电压,αV为斜坡电压测试中韦伯分布的尺度因子,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,βt为时间相关介质击穿测试中韦伯分布的形状因子。
可选的,还包括:电压标准确定单元,用于确定斜坡电压测试的斜坡击穿电压标准。
可选的,所述电压标准确定单元包括:
第一测试单元,用于利用斜坡电压测试,测试一组样品的斜坡击穿电压Vbd1、Vbd2……Vbdn
第二测试单元,用于利用时间相关介质击穿测试,测试该组样品的时间相关介质击穿时间tbd1′、tbd2′……tbdn′
时间转换单元,用于利用面积相关的寿命缩放公式和对应于当前样品的寿命模型将所述第二测试单元测得的时间相关介质击穿时间tbd1′、tbd2′……tbdn′转换为整个半导体器件的介质层在预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn
第一拟合单元,用于利用韦伯分布对所述时间转换单元转换得到的预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn进行拟合,其中,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βt为时间相关介质击穿测试中韦伯分布的形状因子,F(tbd)为时间相关介质击穿累积失效率;
第一确定单元,用于基于所述第一拟合单元对时间相关介质击穿时间的拟合结果,确定与预定介质层寿命对应的时间相关介质击穿累积失效率;
第二拟合单元,用于利用韦伯分布
Figure GSA00000076969100062
对所述第一测试单元测得的斜坡击穿电压Vbd1、Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡击穿电压的累积失效率;
第二确定单元,用于基于所述第二拟合单元对斜坡击穿电压的拟合结果,确定所述斜坡击穿电压标准,所述斜坡击穿电压标准为斜坡电压击穿累积失效率等于所述第一确定单元确定的时间相关介质击穿累积失效率时对应的斜坡击穿电压。
与现有技术相比,本发明具有以下优点:
现有技术采用Vramp测试和TDDB测试评估介质层的可靠性,而本发明将Vramp测试和TDDB测试建立关联,具体来说,基于斜坡电压测试和时间相关介质击穿测试的介质层击穿过程,确定了介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系,因此,需要快速获得半导体器件的可靠性时,只需进行Vramp测试,在根据所确定的介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系将斜坡电压测试所测得的斜坡击穿电压转换为时间相关介质击穿时间,进而可以很快获知介质层的寿命。
进一步地,本发明确立了新的斜坡击穿电压标准,随着半导体器件的按比例缩小,提供更严格的斜坡电压测试标准,避免由于新的失效机理的出现,以现有的工业标准作为标准可能造成缺陷产品为合格产品的缺点。
附图说明
图1是描述栅氧化层击穿原理的渗流模型示意图;
图2是本发明检测半导体器件介质层可靠性的方法流程图;
图3为具体实施例的确定斜坡电压测试的斜坡击穿电压标准的流程图
图4是时间相关介质击穿时间与累积失效率的关系图;
图5是斜坡击穿电压与累积失效率的关系图;
图6是栅氧化层斜坡击穿电压标准Vcalculated的分布曲线;
图7是层间介质层的斜坡击穿电压标准Vcalculated的分布曲线;
图8是经验证的斜坡击穿电压与累积失效率的关系图;
图9是经验证的时间相关介质击穿时间与累积失效率的关系图;
图10是本发明具体实施例的检测半导体器件介质层可靠性的装置的框图;
图11是具体实施例的电压标准确定单元的框图。
具体实施方式
介质层(包括栅氧化层和层间介质层)击穿过程可以用渗流模型描述,其假设介质层的击穿由阴极和阳极之间的导电路径被连通引起,图1为利用渗流模型描述介质层击穿过程的示意图,图1中以栅氧化层为例进行说明,当位于衬底10和栅极20之间的栅氧化层30中所包含的缺陷31的密度达到临界值,即缺陷31不断累积,使衬底10和栅极20之间的导电路径32形成时,栅氧化层30击穿。层间介质层的击穿原理与栅氧化层的击穿原理相同。
介质层的斜坡电压击穿和时间相关介质击穿都可以用图1所示的渗流模型描述。本发明利用斜坡电压击穿和时间相关介质击穿之间的相同的介质层击穿过程,首先将Vramp测试和TDDB测试建立关联,以确立介质层斜坡击穿电压和介质层时间相关介质击穿时间之间的转换关系,需要快速评估半导体器件的可靠性时,可以利用斜坡电压测试快速测试出半导体器件的斜坡击穿电压,根据介质层斜坡击穿电压和时间相关介质击穿时间之间的转换关系,将斜坡击穿电压转换为时间相关介质击穿时间,从而可以快速评估半导体器件介质层的可靠性。并且本发明利用该关联建立了一种在介质层可靠性估计测试中所依据的更为准确的斜坡击穿电压标准,并依据该更为准确的斜坡击穿电压标准作为斜坡电压测试的标准,满足随着半导体器件按比例缩小,半导体器件的特征尺寸小于45纳米(nm),半导体器件出现新的失效机理时,仍然可以快速准确的评估介质层的可靠性。
为了使本领域的技术人员可以更好的理解本发明的实质,下面对本发明的具体实施方式做详细说明。
图2为本发明检测半导体器件介质层可靠性方法的流程图,参考图2,本发明的检测半导体器件介质层可靠性的方法,包括:
步骤S1,基于斜坡电压测试和时间相关介质击穿测试的介质层击穿过程,确定介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系;
步骤S2,利用斜坡电压测试,测试一组样品的介质层的斜坡击穿电压Vbd1,Vbd2……Vbdn
步骤S3,利用韦伯分布(weibull distribution)对所述斜坡击穿电压Vbd1,Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子(scale parameter),βV为斜坡电压测试中韦伯分布的形状因子(shape parameter),F(Vbd)为斜坡电压击穿累积失效率;
步骤S4,基于所述拟合结果,确定与预定斜坡电压击穿累积失效率对应的斜坡击穿电压,在本发明的具体实施例中,预定斜坡电压击穿累积失效率0.1%(该累积失效率是现有的工业标准);
步骤S5,利用所述介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系,将所确定的斜坡击穿电压转换为时间相关介质击穿时间,从而可以快速检测半导体器件介质层的可靠性。其中,斜坡电压测试包括:在所述介质层的测试结构的上下表面施加电压V1;逐渐增大电压V1,直至所述介质层击穿。
确立介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系的原理为:韦伯分布用来描述介质层的击穿,并且根据以上所述的渗流模型的原理,建立介质层的斜坡击穿电压和时间相关介质击穿时间之间的关联,即F(tbd)=F(Vbd)(1),其中,
F ( t bd ) = 1 - exp [ - ( t bd α t ) β t ] , - - - ( 2 )
F ( V bd ) = 1 - exp [ - ( V bd α V ) β V ] , - - - ( 3 )
tbd为时间相关介质击穿时间,F(tbd)为时间相关介质击穿累积失效率,Vbd为斜坡击穿电压,F(Vbd)为斜坡电压击穿累积失效率,αV为斜坡电压测试中韦伯分布的尺度因子,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,βt为时间相关介质击穿测试中韦伯分布的形状因子;结合方程(1)、(2)、(3)得出
Figure GSA00000076969100101
利用斜坡电压测试得出斜坡击穿电压后,利用斜坡击穿电压和时间相关介质击穿时间之间的转换关系即
Figure GSA00000076969100102
可以很快的知道介质层的时间相关介质击穿时间。
在需要快速测得介质层的寿命时,选择一组样品,测试该组样品的介质层的斜坡击穿电压,并对该组样品的斜坡击穿电压利用韦伯分布进行拟合,找出累积失效率为0.1%(该累积失效率是现有的工业标准)时介质层的斜坡击穿电压Vbd,然后利用时间相关介质击穿时间和斜坡击穿电压之间的转换关系
Figure GSA00000076969100104
将斜坡击穿电压Vbd转换为介质层的时间相关介质击穿tbd,这样就可以快速的知道累积失效率为0.1%时介质层的寿命,不需要等上几天甚至更长的时间。
本发明的检测半导体器件介质层可靠性的方法,还包括,确定斜坡电压测试的斜坡击穿电压标准Vcalculated,以斜坡击穿电压标准Vcalculated作为斜坡电压测试的标准。这样可以避免随着半导体器件的按比例缩小,由于新的失效机理的出现,以现有的工业标准作为标准可能造成缺陷产品为合格产品的缺点。
图3为具体实施例的确定斜坡电压测试的斜坡击穿电压标准的流程图,参考图3,确定斜坡电压测试的斜坡击穿电压标准Vcalculated包括:
步骤S61,利用斜坡电压测试,测试一组样品的斜坡击穿电压Vbd1、Vbd2……Vbdn
步骤S62,利用时间相关介质击穿测试,测试出该组样品的时间相关介质击穿时间tbd1′、tbd2′……tbdn′;时间相关介质击穿测试包括:在所述介质层的测试结构的上下表面施加电压V2;使所述介质层的测试结构保持电压V2,直至所述介质层击穿;其中,电压V2为TDDB测试电压,根据不同的样品,施加的TDDB测试电压不同;
步骤S63,利用面积相关的寿命缩放公式和对应于当前样品的寿命模型(关于该寿命模型的描述可以参考背景技术中对寿命模型的描述)将所述测得的时间相关介质击穿时间tbd1′、tbd2′……tbdn′转换为整个半导体器件的介质层在预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn;所述预定工作条件为1.1倍的工作电压和125℃的工作温度。
步骤S64,利用韦伯分布
Figure GSA00000076969100111
对所述预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn进行拟合,其中,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βt为时间相关介质击穿测试中韦伯分布的形状因子,F(tbd)为时间相关介质击穿累积失效率;
步骤S65,基于所述对时间相关介质击穿时间的拟合结果,确定与预定介质层寿命对应的时间相关介质击穿累积失效率;所述预定介质层寿命为10年。
步骤S66,利用韦伯分布
Figure GSA00000076969100112
对测得的斜坡击穿电压Vbd1、Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡击穿电压的累积失效率;
步骤S67,基于所述对斜坡击穿电压的拟合结果,确定所述斜坡击穿电压标准,所述斜坡击穿电压标准为斜坡电压击穿累积失效率等于所述确定的时间相关介质击穿累积失效率时对应的斜坡击穿电压,即为斜坡电压测试的斜坡击穿电压标准Vcalculated
所述寿命缩放公式为
Figure GSA00000076969100113
其中,α1为样品的测试结构韦伯分布的尺度因子,α2为样品的韦伯分布的尺度因子,β为韦伯分布的形状因子,A1为样品的测试结构介质层的面积,A2为样品的整个介质层的面积;
所述对应于当前样品的寿命模型为:所述介质层为栅氧化层时,栅氧化层的厚度≥4nm时,寿命公式为tbd=τ·exp(-γEox)·exp(Ea/kT),其中,τ值由制程和氧化层的材料属性决定,γ为电场加速因子,Eox为加在栅氧化层上的电场,Ea为温度加速因子,K为波尔兹曼常数,T为温度;栅氧化层厚度≤4nm时,寿命公式为
Figure GSA00000076969100121
τ值由制程和氧化层的材料属性决定,Vox为加在栅氧化层上的电压,n为电压加速因子;所述介质层为层间介质层时,寿命公式为
Figure GSA00000076969100122
τ值由制程和氧化层的材料属性决定,Eox为加在栅氧化层上的电场,α为模型中的电场加速因子。
为了可以更好的理解,以具体的实例说明本发明中建立斜坡电压击穿标准的方法。
MOS电容器通过CMOS技术形成在200mm2的硅衬底上,栅氧化层厚度为4nm,TDDB测试结构是一个N阱体结构(N-Well bulk structure),测试面积为7000μm2,操作电压为1.8V。
选择一批适合做斜坡电压测试和时间相关介质击穿测试的样品。
在125℃,4.41V测试条件下进行TDDB测试,测得一组时间相关介质击穿时间tbd1′、tbd2′……tbdn′,利用E模型将125℃、4.41V测试条件下的时间相关介质击穿时间tbd1′、tbd2′……tbdn′转换为工业标准条件下(例如,在125℃温度条件下,栅氧化层处于1.1倍的使用电压)的时间相关介质击穿时间tbd1″、tbd2″……tbdn″,之后利用面积相关的寿命缩放公式
Figure GSA00000076969100124
将测试结构的时间相关介质击穿时间tbd1″、tbd2″……tbdn″转换为整个MOS电容器的栅氧化层的时间相关介质击穿时间tb d1,tb d2……tbdn。利用韦伯分布
Figure GSA00000076969100125
描述栅氧化层的时间相关介质击穿时间tbd1,tbd2……tbdn的累积失效率CDF,将韦伯分布方程
Figure GSA00000076969100131
转换为Y=βtX+b,其中,Y=ln(-ln(1-F(tbd))),X=ln tbd,b=βtlnαt,根据方程Y=βtX+b将栅氧化层的时间相关介质击穿时间tbd1,tbd2……tbdn拟合为一条直线,横坐标为X=lntbd,纵坐标为Y=ln(-ln(1-F(tbd))),图4为样品的栅氧化层的时间相关介质击穿时间tbd与时间相关介质击穿累积失效率CDF的关系图。需要说明的是,在该实施例中为了更好的理解以线性拟合为例进行说明,在其他实施例中,可以对数据进行其他方式的拟合。
斜坡电压测试结构是一个N阱体结构,面积为1.0E+06μm2,利用斜坡电压测试测出一组样品的斜坡击穿电压Vbd1、Vbd2……Vbdn,斜坡击穿电压Vbd也遵循韦伯分布:
Figure GSA00000076969100132
与以上所述的栅氧化层的时间相关介质击穿时间的拟合方法相同,利用韦伯分布
Figure GSA00000076969100133
描述栅氧化层的斜坡击穿电压Vbd1,Vbd2……Vbdn的累积失效率CDF,将韦伯分布方程
Figure GSA00000076969100134
转换为Y=βVX+b,其中,Y=ln(-ln(1-F(Vbd))),X=ln Vbd,b=βVlnαV,根据方程Y=βVX+b,将所测得的所有样品的栅氧化层的斜坡击穿电压Vbd1,Vbd2……Vbdn拟合为一条直线,横坐标为X=ln Vbd,纵坐标为Y=ln(-ln(1-F(Vbd))),图5为斜坡击穿电压与斜坡电压击穿累积失效率的关系图。需要说明的是,在该实施例中为了更好的理解以线性拟合为例进行说明,在其他实施例中,可以对数据进行其他方式的拟合。
由于斜坡电压击穿和时间相关介质击穿有相同的失效过程(缺陷累积),都可以用韦伯分布描述,斜坡击穿电压Vbd和时间相关介质击穿tbd有相同的统计分布意义,在同一累积失效率CDF时,F(tbd)=F(Vbd)。在图4中选取栅氧化层寿命为10年(10年为现有的介质层时间相关介质击穿时间标准)的点,根据图4可以推出相应于X轴上的10年寿命,Y轴上的时间相关介质击穿累积失效率CDF为5.15E-6,在图5中找到与斜坡电压击穿累积失效率CDF为5.15E-6对应的斜坡击穿电压Vbd=4.17V(E=10.4MV/cm),此斜坡击穿电压值即为斜坡击穿电压标准Vcalculated,该值与工业标准4.14V非常接近。
根据以上所述的方法,测试具有不同栅氧化层厚度的样品,得出了如图6所示的栅氧化层斜坡击穿电压标准Vcalculated的分布曲线,并且显示了该斜坡击穿电压标准Vcalculated与工业标准、栅氧化层累积失效率为63.2%的分布曲线之间的关系,图6中显示了三条曲线,其中由方形连接的曲线为现有的工业标准曲线,由圆点连接的曲线为本发明中的斜坡击穿电压标准Vcalculated曲线,由三角形连接的曲线为累积失效率为63.2%的斜坡击穿电压的变化曲线;其中工业标准曲线为现有的斜坡电压测试中应遵守的一个规范,斜坡击穿电压应大于工业标准,这样产品才合格;然而,随着半导体器件尺寸的等比例缩小,引入了新的失效机理,仍然按现有的工业标准作为检验产品是否合格的标准,即使产品满足了工业标准的要求,也可能不属于实际合格的产品。而且从工业标准曲线和累积失效率为63.2%的E63.2%分布曲线之间的变化趋势,可以看出,随着栅氧化层的变薄,工业标准越来越偏离累积失效率为63.2%的分布曲线,但是,斜坡击穿电压标准Vcalculated曲线的变化趋势与累积失效率为63.2%的分布曲线的变化趋势非常近似,因此可以更好作为产品是否合格的标准。
以上所述为栅氧化层的可靠性测试中的斜坡电压击穿标准,本发明不仅适用于栅氧化层的可靠性测试,同样也适用于层间介质层。用与以上所述的测试方法同样可以检测层间介质层的可靠性。图7为层间介质层斜坡击穿电压标准Vcalculated的分布曲线,并且显示了该斜坡击穿电压标准Vcalculated与工业标准、层间介质层累积失效率为63.2%的统计分布曲线之间的变化关系,图7中显示了三条曲线,其中由方形连接的曲线为现有的工业标准,由圆点连接的曲线为本发明中的斜坡击穿电压标准Vcalculated,由三角形连接的曲线为累积失效率为63.2%的斜坡击穿电压的变化曲线;其中工业标准曲线为现有的斜坡电压测试中应遵守的一个规范,斜坡击穿电压应大于工业标准,这样产品才合格;然而,随着层间介质的介电常数k不断变小,引入了新的失效机理,有可能会出现将实际合格的产品误判为不合格产品。而且从工业标准曲线和累积失效率为63.2%分布曲线之间的变化趋势,可以看出,随着层间介质层k越来越小,工业标准离累积失效率为63.2%分布曲线越来越近,但是,斜坡击穿电压标准Vcalculated曲线的变化趋势与累积失效率为63.2%的分布曲线的变化趋势非常近似,因此可以更好作为产品是否合格的标准。绘制图7所示的曲线分布图,利用了不同的介电常数k的样品,因此具有代表性。
为进一步证实本发明的检测半导体器件介质层可靠性的方法,利用与所述具体实施例中使用的相同的工艺制造另一批晶圆,并进行了实验,测试了相同的结构,该批晶圆的Vramp测试的斜坡击穿电压与累积失效率CDF关系如图8所示,在斜坡电压击穿累积失效率CDF为0.1%时,相应的斜坡击穿电压Vbd为4.82V,通过已经建立的斜坡击穿电压和时间相关介质击穿时间之间的转换关系计算得到介质层在时间相关介质击穿累积失效率为0.1%时的寿命为289.3yr(年)。
并进行了TDDB测试,选择一组样品进行TDDB测试,测出一组样品的时间相关介质击穿时间,并利用面积相关的寿命缩放公式
Figure GSA00000076969100152
和对应于当前样品的寿命模型将该组样品的时间相关介质击穿时间进行转换计算出整个介质层时间相关介质击穿时间,利用韦伯分布绘制出整个介质层时间相关介质击穿时间与累积失效率的关系图,图9为介质层时间相关介质击穿时间与累积失效率CDF的关系图,根据图9,可以推知介质层在累积失效率为0.1%(在图中显示为t0.1%)时的寿命为356.3yr。如图9所示,对累积失效率为0.1%的时间相关介质击穿时间tbd的95%置信区间(confidence band)为103.4~1227.6yr。很显然,前面计算出的时间相关介质击穿累积失效率为0.1%时的介质层寿命289.3yr落入该置信区间。这样的结果也验证了通过Vramp测试和TDDB测试的相关性,快速推算介质层寿命的方法的正确性。总的来说,Vramp测试仅需几分钟时间,而TDDB测试需要数周,因此本发明的检测半导体器件介质层可靠性的方法具有可行性,并且可以大大便利了可靠性估计,并且对制程监控也非常有利。
需要说明的是,确定斜坡击穿电压标准应当在进行半导体器件介质层可靠性评估之前已经确定好,这样在出现紧急情况时,才可以快速、且更加准确的评估半导体器件介质层的可靠性。而且,本发明中所用的斜坡击穿电压标准主要是针对先进工艺中超薄栅氧化层和低k层间介质层的可靠性测试,对于工艺比较落后的半导体器件中的栅氧化层和层间介质层可靠性测试时,以现有工业标准仍然可以准确的评估。
对应上述检测半导体器件介质层可靠性的方法,本发明还提供一种检测半导体器件介质层可靠性的装置,图10是本发明具体实施例的检测半导体器件介质层可靠性的装置的框图,参考图10,检测半导体器件介质层可靠性的装置包括:
关系确定单元40,用于基于斜坡电压测试和时间相关介质击穿测试的介质层击穿过程,确定介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系;
电压测试单元50,用于利用斜坡电压测试,测试一组样品的介质层的斜坡击穿电压Vbd1,Vbd2……Vbdn
拟合单元60,用于利用韦伯分布
Figure GSA00000076969100161
对所述电压测试单元测得的斜坡击穿电压Vbd1,Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡电压击穿累积失效率;
电压确定单元70用于基于所述拟合单元60的拟合结果,确定与预定斜坡电压击穿累积失效率对应的斜坡击穿电压;所述预定斜坡电压击穿累积失效率为0.1%(0.1%为现有的工业标准);
转换单元80,用于利用所述关系确定单元40确定的介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系,将所述电压确定单元确定的斜坡击穿电压转换为时间相关介质击穿时间。
其中,所述斜坡击穿电压和时间相关介质击穿时间之间的转换关系为:
Figure GSA00000076969100171
其中,tbd为时间相关介质击穿时间,Vbd为斜坡击穿电压,αV为斜坡电压测试中韦伯分布的尺度因子,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,βt为时间相关介质击穿测试中韦伯分布的形状因子。
本发明的检测半导体器件介质层可靠性的装置,还包括:电压标准确定单元90,用于确定斜坡电压测试的斜坡击穿电压标准,以所述斜坡击穿电压标准作为斜坡电压测试的标准,图11是具体实施例的电压标准确定单元的框图。
参考图11,所述电压标准确定单元90包括:
第一测试单元91,用于利用斜坡电压测试,测试一组样品的斜坡击穿电压Vbd1、Vbd2……Vbdn
第二测试单元92,用于利用时间相关介质击穿测试,测试该组样品的时间相关介质击穿时间tbd1′、tbd2′……tbdn′;
时间转换单元93,用于利用面积相关的寿命缩放公式和对应于当前样品的寿命模型将所述第二测试单元92测得的时间相关介质击穿时间tbd1′、tbd2′……tbdn′转换为整个半导体器件的介质层在预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn;预定工作条件为1.1倍的工作电压和125℃的工作温度;
第一拟合单元94,用于利用韦伯分布对所述时间转换单元93转换得到的预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn进行拟合,其中,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βt为时间相关介质击穿测试中韦伯分布的形状因子,F(tbd)为时间相关介质击穿时间的累积失效率;
第一确定单元95,用于基于所述第一拟合单元94对时间相关介质击穿时间的拟合结果,确定与预定介质层寿命对应的时间相关介质击穿累积失效率;所述预定介质层寿命为10年(10年为工业标准);
第二拟合单元96,用于利用韦伯分布
Figure GSA00000076969100182
对所述第一测试单元91测得的斜坡击穿电压Vbd1、Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡电压击穿累积失效率;
第二确定单元97,用于基于所述第二拟合单元96对斜坡击穿电压的拟合结果,确定所述斜坡击穿电压标准,所述斜坡击穿电压标准为斜坡电压击穿累积失效率等于所述第一确定单元95确定的时间相关介质击穿累积失效率时对应的斜坡击穿电压。
关于面积相关寿命缩放公式和寿命模型的详细描述可以参考本发明具体实施例的检查半导体器件介质层可靠性的方法中,对其的详细描述。
在出现紧急情况时,本发明的检查半导体器件介质层可靠性的装置,利用关系确定单元,确定介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系;利用电压测试单元测试出斜坡击穿电压,之后利用拟合单元,拟合测出的斜坡击穿电压,电压确定单元基于所述拟合单元的拟合结果,确定预定斜坡击穿电压的累积失效率对应的斜坡击穿电压Vbd,再将该斜坡击穿电压Vbd利用转换单元转换为时间相关介关系确定单元质击穿时间,由于Vrapm测试只需要几分钟,而TDDB测试需要几天甚至更长的时间,因此本发明检测半导体器件介质层可靠性的装置可以快速评估介质层的可靠性。

Claims (16)

1.一种检测半导体器件介质层可靠性的方法,其特征在于,包括:
基于斜坡电压测试和时间相关介质击穿测试的介质层击穿过程,确定介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系;
利用斜坡电压测试,测试一组样品的介质层的斜坡击穿电压Vbd1,Vbd2……Vbdn
利用韦伯分布
Figure FSA00000076969000011
对所述斜坡击穿电压Vbd1,Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡电压击穿累积失效率;
基于所述拟合结果,确定与预定斜坡电压击穿累积失效率对应的斜坡击穿电压;
利用所述介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系,将所述确定的斜坡击穿电压转换为时间相关介质击穿时间。
2.如权利要求1所述的检测半导体器件介质层可靠性的方法,其特征在于,所述斜坡击穿电压和时间相关介质击穿时间之间的转换关系为:
Figure FSA00000076969000012
其中,tbd为时间相关介质击穿时间,Vbd为斜坡击穿电压,αV为斜坡电压测试中韦伯分布的尺度因子,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,βt为时间相关介质击穿测试中韦伯分布的形状因子。
3.如权利要求1所述的检测半导体器件介质层可靠性的方法,其特征在于,所述预定斜坡电压击穿累积失效率为0.1%。
4.如权利要求1所述的检测半导体器件介质层可靠性的方法,其特征在于,还包括:确定斜坡电压测试的斜坡击穿电压标准。
5.如权利要求4所述的检测半导体器件介质层可靠性的方法,其特征在于,所述确定斜坡电压测试的斜坡击穿电压标准包括:
利用斜坡电压测试,测试一组样品的斜坡击穿电压Vbd1、Vbd2……Vbdn
利用时间相关介质击穿测试,测试该组样品的时间相关介质击穿时间tbd1′、tbd2′……tbdn′;
利用面积相关的寿命缩放公式和对应于当前样品的寿命模型将所述测得的时间相关介质击穿时间tbd1′、tbd2′……tbdn′转换为整个半导体器件的介质层在预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn
利用韦伯分布
Figure FSA00000076969000021
对所述预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn进行拟合,其中,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βt为时间相关介质击穿测试中韦伯分布的形状因子,F(tbd)为时间相关介质击穿累积失效率;
基于所述对时间相关介质击穿时间的拟合结果,确定与预定介质层寿命对应的时间相关介质击穿累积失效率;
利用韦伯分布
Figure FSA00000076969000022
对测得的斜坡击穿电压Vbd1、Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡击穿电压的累积失效率;
基于所述对斜坡击穿电压的拟合结果,确定所述斜坡击穿电压标准,所述斜坡击穿电压标准为斜坡电压击穿累积失效率等于所述确定的时间相关介质击穿累积失效率时对应的斜坡击穿电压。
6.如权利要求5所述的检测半导体器件介质层可靠性的方法,其特征在于,所述寿命缩放公式为其中,α1为样品的测试结构韦伯分布的尺度因子,α2为样品的韦伯分布的尺度因子,β为韦伯分布的形状因子,A1为样品的测试结构介质层的面积,A2为样品的整个介质层的面积;
所述对应于当前样品的寿命模型为:所述介质层为栅氧化层时,栅氧化层的厚度≥4nm时,寿命公式为tbd=τ·exp(-γEox)·exp(Ea/kT),其中,τ值由制程和氧化层的材料属性决定,γ为电场加速因子,Eox为加在栅氧化层上的电场,Ea为温度加速因子,K为波尔兹曼常数,T为温度;栅氧化层厚度≤4nm时,寿命公式为
Figure FSA00000076969000031
τ值由制程和氧化层的材料属性决定,Vox为加在栅氧化层上的电压,n为电压加速因子;所述介质层为层间介质层时,寿命公式为
Figure FSA00000076969000032
τ值由制程和氧化层的材料属性决定,Eox为加在栅氧化层上的电场,α为模型中的电场加速因子。
7.如权利要求5所述的检测半导体器件介质层可靠性的方法,其特征在于,所述预定工作条件为1.1倍的工作电压和125℃的工作温度。
8.如权利要求5所述的检测半导体器件介质层可靠性的方法,其特征在于,所述预定介质层寿命为10年。
9.一种检测半导体器件介质层可靠性的装置,其特征在于,包括:
关系确定单元,用于基于斜坡电压测试和时间相关介质击穿测试的介质层击穿过程,确定介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系;
电压测试单元,用于利用斜坡电压测试,测试一组样品的介质层的斜坡击穿电压Vbd1,Vbd2……Vbdn
拟合单元,用于利用韦伯分布对所述电压测试单元测得的斜坡击穿电压Vbd1,Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡电压击穿累积失效率;
电压确定单元,用于基于所述拟合单元的拟合结果,确定与预定斜坡电压击穿累积失效率对应的斜坡击穿电压;
转换单元,用于利用所述关系确定单元确定的介质层的斜坡击穿电压和时间相关介质击穿时间之间的转换关系,将所述电压确定单元确定的斜坡击穿电压转换为时间相关介质击穿时间。
10.如权利要求9所述的检测半导体器件介质层可靠性的装置,其特征在于,所述斜坡击穿电压和时间相关介质击穿时间之间的转换关系为:
Figure FSA00000076969000041
其中,tbd为时间相关介质击穿时间,Vbd为斜坡击穿电压,αV为斜坡电压测试中韦伯分布的尺度因子,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,βt为时间相关介质击穿测试中韦伯分布的形状因子。
11.如权利要求9所述的检测半导体器件介质层可靠性的装置,其特征在于,所述预定斜坡电压击穿累积失效率为0.1%。
12.如权利要求9所述的检测半导体器件介质层可靠性的装置,其特征在于,还包括:电压标准确定单元,用于确定斜坡电压测试的斜坡击穿电压标准。
13.如权利要求12所述的检测半导体器件介质层可靠性的装置,其特征在于,所述电压标准确定单元包括:
第一测试单元,用于利用斜坡电压测试,测试一组样品的斜坡击穿电压Vbd1、Vbd2……Vbdn
第二测试单元,用于利用时间相关介质击穿测试,测试该组样品的时间相关介质击穿时间tbd1′、tbd2′……tbdn′;
时间转换单元,用于利用面积相关的寿命缩放公式和对应于当前样品的寿命模型将所述第二测试单元测得的时间相关介质击穿时间tbd1′、tbd2′……tbdn′转换为整个半导体器件的介质层在预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn
第一拟合单元,用于利用韦伯分布
Figure FSA00000076969000051
对所述时间转换单元转换得到的预定工作条件下的时间相关介质击穿时间tbd1,tbd2……tbdn进行拟合,其中,αt为时间相关介质击穿测试中韦伯分布的尺度因子,βt为时间相关介质击穿测试中韦伯分布的形状因子,F(tbd)为时间相关介质击穿累积失效率;
第一确定单元,用于基于所述第一拟合单元对时间相关介质击穿时间的拟合结果,确定与预定介质层寿命对应的时间相关介质击穿累积失效率;
第二拟合单元,用于利用韦伯分布对所述第一测试单元测得的斜坡击穿电压Vbd1、Vbd2……Vbdn进行拟合,其中,αV为斜坡电压测试中韦伯分布的尺度因子,βV为斜坡电压测试中韦伯分布的形状因子,F(Vbd)为斜坡电压击穿累积失效率;
第二确定单元,用于基于所述第二拟合单元对斜坡击穿电压的拟合结果,确定所述斜坡击穿电压标准,所述斜坡击穿电压标准为斜坡电压击穿累积失效率等于所述第一确定单元确定的时间相关介质击穿累积失效率时对应的斜坡击穿电压。
14.如权利要求13所述的检测半导体器件介质层可靠性的装置,其特征在于,所述寿命缩放公式为
Figure FSA00000076969000053
其中,α1为样品的测试结构韦伯分布的尺度因子,α2为样品的韦伯分布的尺度因子,β为韦伯分布的形状因子,A1为样品的测试结构的面积,A2为样品的整个介质层的面积;
所述对应于当前样品的寿命模型为:所述介质层为栅氧化层时,栅氧化层的厚度≥4nm时,寿命公式为tbd=τ·exp(-γEox)·exp(Ea/kT),其中,τ值由制程和氧化层的材料属性决定,γ为电场加速因子,Eox为加在栅氧化层上的电场,Ea为温度加速因子,K为波尔兹曼常数,T为温度;栅氧化层厚度≤4nm时,寿命公式为
Figure FSA00000076969000061
τ值由制程和氧化层的材料属性决定,Vox为加在栅氧化层上的电压,n为电压加速因子;所述介质层为层间介质层时,寿命公式为
Figure FSA00000076969000062
τ值由制程和氧化层的材料属性决定,Eox为加在栅氧化层上的电场,α为
Figure FSA00000076969000063
模型中的电场加速因子。
15.如权利要求13所述的检测半导体器件介质层可靠性的装置,其特征在于,所述预定工作条件为1.1倍的工作电压和125℃的工作温度。
16.如权利要求13所述的检测半导体器件介质层可靠性的装置,其特征在于,所述预定介质层寿命为10年。
CN 201010154824 2010-04-14 2010-04-14 检测半导体器件介质层可靠性的方法和装置 Active CN102221668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010154824 CN102221668B (zh) 2010-04-14 2010-04-14 检测半导体器件介质层可靠性的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010154824 CN102221668B (zh) 2010-04-14 2010-04-14 检测半导体器件介质层可靠性的方法和装置

Publications (2)

Publication Number Publication Date
CN102221668A true CN102221668A (zh) 2011-10-19
CN102221668B CN102221668B (zh) 2013-05-29

Family

ID=44778271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010154824 Active CN102221668B (zh) 2010-04-14 2010-04-14 检测半导体器件介质层可靠性的方法和装置

Country Status (1)

Country Link
CN (1) CN102221668B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103048600A (zh) * 2012-12-05 2013-04-17 电子科技大学 一种半导体器件反向击穿电压测试系统
CN103389443A (zh) * 2012-05-07 2013-11-13 无锡华润上华科技有限公司 绝缘体上硅mos器件动态击穿电压的测试方法
CN104142461A (zh) * 2013-05-09 2014-11-12 中芯国际集成电路制造(上海)有限公司 半导体器件老化测试方法
CN104182563A (zh) * 2013-05-22 2014-12-03 国际商业机器公司 用于高级半导体的电介质可靠性评估的方法和系统
CN105321836A (zh) * 2015-10-19 2016-02-10 上海华力微电子有限公司 Mim电容器的测试结构和测试方法
CN108508333A (zh) * 2018-03-21 2018-09-07 长江存储科技有限责任公司 后端介电材料的可靠性评估方法
CN109307831A (zh) * 2018-09-25 2019-02-05 长江存储科技有限责任公司 集成电路中栅极氧化层的tddb测试方法
CN109324277A (zh) * 2018-09-25 2019-02-12 长江存储科技有限责任公司 集成电路中栅极氧化层的tddb测试装置
CN110780178A (zh) * 2019-11-25 2020-02-11 珠海复旦创新研究院 一种宽频带器件交流可靠性测试电路及测试方法
CN111460600A (zh) * 2019-01-17 2020-07-28 世界先进积体电路股份有限公司 可靠度判断方法以及存储装置
TWI706144B (zh) * 2019-01-02 2020-10-01 世界先進積體電路股份有限公司 可靠度判斷方法以及儲存裝置
US10996262B2 (en) 2019-04-30 2021-05-04 Vanguard International Semiconductor Corporation Reliability determination method
CN116482215A (zh) * 2022-01-14 2023-07-25 长鑫存储技术有限公司 介质层可靠性评估方法和评估介质层可靠性的测试系统
TWI863640B (zh) * 2023-10-12 2024-11-21 大陸商合肥兆芯電子有限公司 變更可靠性應急測試持續時間的方法及其系統、非暫態電腦可讀取記錄媒體
CN119556092A (zh) * 2025-01-26 2025-03-04 北京芯可鉴科技有限公司 绝缘介质层经时击穿寿命预测方法、装置、设备及介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287185B1 (en) 2015-06-29 2016-03-15 Globalfoundries Inc. Determining appropriateness of sampling integrated circuit test data in the presence of manufacturing variations

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王茂菊等: "薄栅氧化层斜坡电压TDDB寿命评价", 《微电子学》 *
董科: "深亚微米CMOS器件中栅氧化层的经时击穿行为(TDDB)及其机理研究", 《中国优秀硕士学位论文全文数据库》 *

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103389443A (zh) * 2012-05-07 2013-11-13 无锡华润上华科技有限公司 绝缘体上硅mos器件动态击穿电压的测试方法
WO2013166956A1 (zh) * 2012-05-07 2013-11-14 无锡华润上华科技有限公司 绝缘体上硅mos器件动态击穿电压的测试方法
CN103389443B (zh) * 2012-05-07 2015-12-09 无锡华润上华科技有限公司 绝缘体上硅mos器件动态击穿电压的测试方法
CN103048600A (zh) * 2012-12-05 2013-04-17 电子科技大学 一种半导体器件反向击穿电压测试系统
CN103048600B (zh) * 2012-12-05 2014-12-24 电子科技大学 一种半导体器件反向击穿电压测试系统
CN104142461A (zh) * 2013-05-09 2014-11-12 中芯国际集成电路制造(上海)有限公司 半导体器件老化测试方法
CN104182563A (zh) * 2013-05-22 2014-12-03 国际商业机器公司 用于高级半导体的电介质可靠性评估的方法和系统
CN104182563B (zh) * 2013-05-22 2017-04-26 国际商业机器公司 用于高级半导体的电介质可靠性评估的方法和系统
CN105321836A (zh) * 2015-10-19 2016-02-10 上海华力微电子有限公司 Mim电容器的测试结构和测试方法
CN105321836B (zh) * 2015-10-19 2018-06-26 上海华力微电子有限公司 Mim电容器的测试结构和测试方法
CN108508333A (zh) * 2018-03-21 2018-09-07 长江存储科技有限责任公司 后端介电材料的可靠性评估方法
CN108508333B (zh) * 2018-03-21 2020-04-10 长江存储科技有限责任公司 后端介电材料的可靠性评估方法
CN109324277A (zh) * 2018-09-25 2019-02-12 长江存储科技有限责任公司 集成电路中栅极氧化层的tddb测试装置
CN109307831B (zh) * 2018-09-25 2020-03-31 长江存储科技有限责任公司 集成电路中栅极氧化层的tddb测试方法
CN109307831A (zh) * 2018-09-25 2019-02-05 长江存储科技有限责任公司 集成电路中栅极氧化层的tddb测试方法
TWI706144B (zh) * 2019-01-02 2020-10-01 世界先進積體電路股份有限公司 可靠度判斷方法以及儲存裝置
CN111460600B (zh) * 2019-01-17 2023-06-20 世界先进积体电路股份有限公司 可靠度判断方法以及存储装置
CN111460600A (zh) * 2019-01-17 2020-07-28 世界先进积体电路股份有限公司 可靠度判断方法以及存储装置
US10996262B2 (en) 2019-04-30 2021-05-04 Vanguard International Semiconductor Corporation Reliability determination method
CN110780178B (zh) * 2019-11-25 2022-03-18 珠海复旦创新研究院 一种宽频带器件交流可靠性测试电路及测试方法
CN110780178A (zh) * 2019-11-25 2020-02-11 珠海复旦创新研究院 一种宽频带器件交流可靠性测试电路及测试方法
CN116482215A (zh) * 2022-01-14 2023-07-25 长鑫存储技术有限公司 介质层可靠性评估方法和评估介质层可靠性的测试系统
CN116482215B (zh) * 2022-01-14 2025-07-04 长鑫存储技术有限公司 介质层可靠性评估方法和评估介质层可靠性的测试系统
TWI863640B (zh) * 2023-10-12 2024-11-21 大陸商合肥兆芯電子有限公司 變更可靠性應急測試持續時間的方法及其系統、非暫態電腦可讀取記錄媒體
CN119556092A (zh) * 2025-01-26 2025-03-04 北京芯可鉴科技有限公司 绝缘介质层经时击穿寿命预测方法、装置、设备及介质
CN119556092B (zh) * 2025-01-26 2025-06-27 北京芯可鉴科技有限公司 绝缘介质层经时击穿寿命预测方法、装置、设备及介质

Also Published As

Publication number Publication date
CN102221668B (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
CN102221668A (zh) 检测半导体器件介质层可靠性的方法和装置
Moazzami et al. Projecting gate oxide reliability and optimizing reliability screens
Lee et al. Modeling and characterization of gate oxide reliability
US20110031981A1 (en) Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film and program for evaluating dielectric breakdown lifetime of gate insulating film
Ji et al. NBTI lifetime prediction and kinetics at operation bias based on ultrafast pulse measurement
US20120143557A1 (en) Method for estimating the lifespan of a deep-sub-micron integrated electronic circuit
Wilson et al. The present status and recent advancements in corona-Kelvin non-contact electrical metrology of dielectrics for IC-manufacturing
Ayoub et al. New method to perform TDDB tests for hybrid bonding interconnects
CN101620994B (zh) 掺杂栅介质层、多晶硅层及叠层顶层的最小厚度确定方法
Aal TDDB Data Generation for Fast Lifetime Projections Based on $ V $-Ramp Stress Data
CN101154608A (zh) 评估栅极介质层电性参数及形成栅极介质层的方法
Chen et al. New electrical testing structures and analysis method for MOL and BEOL process diagnostics and TDDB reliability assessment
Croes et al. E-and√ E-model too conservative to describe low field time dependent dielectric breakdown
JP2010056264A (ja) シリコンウェーハの評価方法および製造方法
JP2007258488A (ja) 絶縁膜の絶縁破壊寿命推定方法
Fan et al. Accurate characterization on intrinsic gate oxide reliability using voltage ramp tests
US6249139B1 (en) Lifetime measurement of an ultra-thin dielectric layer
JPH09330964A (ja) 半導体装置の寿命推定方法
US7376920B2 (en) Method to monitor critical dimension of IC interconnect
JP4844101B2 (ja) 半導体装置の評価方法および半導体装置の製造方法
US6269315B1 (en) Reliability testing method of dielectric thin film
Ogden et al. Method to Determine the Root Cause of Low-$\kappa $ SiCOH Dielectric Failure Distributions
JP2002141388A (ja) 半導体装置の評価方法及びその評価装置
Lin et al. New voltage ramp dielectric breakdown methodology based on square root E model for Cu/low-k interconnect reliability
US7106087B2 (en) Method and apparatus for evaluating semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121108

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121108

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant