CN108508333A - 后端介电材料的可靠性评估方法 - Google Patents
后端介电材料的可靠性评估方法 Download PDFInfo
- Publication number
- CN108508333A CN108508333A CN201810236020.7A CN201810236020A CN108508333A CN 108508333 A CN108508333 A CN 108508333A CN 201810236020 A CN201810236020 A CN 201810236020A CN 108508333 A CN108508333 A CN 108508333A
- Authority
- CN
- China
- Prior art keywords
- point
- detected
- breakdown
- electric field
- metal spacing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003989 dielectric material Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000015556 catabolic process Effects 0.000 claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 82
- 230000005684 electric field Effects 0.000 claims abstract description 53
- 238000012360 testing method Methods 0.000 claims abstract description 45
- 238000011156 evaluation Methods 0.000 claims description 13
- 238000004364 calculation method Methods 0.000 claims description 12
- 230000001133 acceleration Effects 0.000 claims description 5
- 230000009466 transformation Effects 0.000 claims description 4
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 238000011165 process development Methods 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
- G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
- G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种后端介电材料的可靠性评估方法,包括:对晶圆所有待检测点进行测试,获取各待检测点的电流‑电压曲线、击穿电压以及实际击穿寿命;选取任意一点作为参考点,测量得到参考点的金属间距;对晶圆各个待检测点的电流‑电压曲线进行线性拟合,获取各个待检测点的线性拟合的斜率与金属间距之间的对应关系;计算得到各个待检测点的金属间距计算值;计算得到各个待检测点的实际击穿电场强度,所述击穿电场强度与金属间距无关;计算在统一恒定测试电场下的修正击穿寿命;根据实际击穿电场强度以及修正击穿寿命,对后端介电材料的本征可靠性进行评估。上述方法可以缩短后端制程开发周期。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种后端介电材料的可靠性评估方法。
背景技术
集成电路制造中,可靠性评估是工艺开发中重要的一部分,而金属间介质层(IMD,Inter Metal Dielectric)的可靠性评估是后端中重要的项目,用来评估后端介电材料的性能。然而,因为后端金属线的间距常常受到CMP(Chemical Mechanism Polish)等制程的影响,在晶圆的中间与边缘区域出现金属间距不同的情况,请参考图1。
现有技术中,现有的IMD可靠性测试分析技术无法排除由金属线的间距的不均匀引起的对测试结果的影响,无法对后端IMD的本征性能进行评估,比如是否存在Cu污染,IMD的质量如何,是否有严重的缺陷影响等等。现有技术需要先调整制程使得金属间距均匀,才能开展IMD评估,延长了后端制程开发的周期。
因此,如何避免非本征因素对测试结果的影响,以缩短后端制程开发的周期,是目前亟需解决的问题。
发明内容
本发明所要解决的技术问题是,提供一种后端介电材料的可靠性评估方法,以消除介电材料的非本征因素对测试结果的影响,从而提高测试结果的可靠性。
为了解决上述问题,本发明提供了一种后端介电材料的可靠性评估方法,包括:对晶圆所有待检测点进行测试,获取各个待检测点的电流-电压曲线、击穿电压以及在恒定测试电压下的金属间介电材料的实际击穿寿命;选取所有待检测点中的任意一点作为参考点,测量得到参考点的金属间距;对晶圆各个待检测点的电流-电压曲线进行坐标变换之后,再进行线性拟合,获取各个待检测点的线性拟合的斜率与金属间距之间的对应关系;根据所述斜率与金属间距之间的对应关系,以及所述参考点的斜率与参考点的金属间距,计算得到各个待检测点的金属间距计算值;根据所述各个待检测点的金属间距计算值以及各个待检测点的击穿电压,计算得到各个待检测点的实际击穿电场强度,所述实际击穿电场强度与金属间距无关;计算各个待检测点在恒定测试电场下的修正击穿寿命,所述恒定测试电场为参考点在所述恒定测试电压下的电场;根据各个待检测点的实际击穿电场强度以及恒定测试电场下的修正击穿寿命,对后端介电材料的本征可靠性进行评估。
可选的,将金属间距与目标间距一致的点作为参考点。
可选的,将各个待检测点的I-V曲线坐标转换为ln(I)-V0.5曲线坐标,其中I为电流,V为电压。
可选的,将各个待检测点的I-V曲线坐标转换为ln(I/V)-V0.5曲线坐标,其中I为电流,V为电压。
可选的,各个待检测点的金属间距计算值CD_calculate根据如下公式计算:其中CD0为参考点的金属间距,slope0为参考点的线性拟合的斜率,slope为待检测点的线性拟合的斜率。
可选的,所述实际击穿电场强度其中Vbd为击穿电压。
根据各个待检测点的实际击穿电场强度,以及金属间介电材料击穿寿命的电场加速模型,计算各个待检测点在统一恒定测试电场下的修正击穿寿命。
可选的,在恒定测试电场Euniform下的修正击穿寿命Tbdf的计算公式为:
Tbdf=Tbd×exp[γ(Estress-Euniform)],
其中,Vstress为获取击穿寿命时的恒定测试电压,Estress为待检测点在恒定测试电压Vstress下的实际电场强度,Euniform为参考点在恒定测试电压Vstress下的恒定测试电场,CD0为参考点的金属间距,CD_calculate为待检测点的金属间距计算值,Tbd为待检测点的的实际击穿寿命。
本发明的后端介电材料的可靠性评估方法中,对待检测点的I-V曲线进行坐标转换后进行线性拟合,获取线性拟合线的斜率与金属间距之间的关系,并且结合参考点的线性拟合斜率和金属间距,获得各待检测点的金属间距计算值。由此,计算得到击穿电场,并进一步对实际击穿寿命进行修正获得修正后的击穿寿命,所述击穿电场与修正后的击穿寿命均排除了金属间距的非本征影响。上述方法能够在实际金属间距不均匀的情况下,对介电材料的可靠性评估,因此可以缩短后端制程开发的周期。
附图说明
图1为晶圆上不同位置的金属间距的电镜图片;
图2为本发明一具体实施方式的后端介电材料的可靠性评估方法的流程示意图;
图3为本发明一具体实施方式中两个待检测点获得的I-V曲线以及进行线性拟合后的拟合曲线示意图;
图4为本发明一具体实施方式中待检测点的Vbd的累积失效率分布图与修正后的实际击穿电场Ebd的累积失效率分布图;
图5为本发明一具体实施方式中实际击穿寿命的原始数据的累积失效率分布图与移除金属间距影响的修正击穿寿命的累积失效率分布图。
具体实施方式
下面结合附图对本发明提供的一种后端介电材料的可靠性评估方法的具体实施方式做详细说明。
请参考图2,为本发明一具体实施方式的后端介电材料的可靠性评估方法的流程示意图。
所述后端介电材料的可靠性评估方法包括如下步骤:
步骤S101:对晶圆所有待检测点进行测试,获取各个待检测点的电流-电压数据、击穿电压以及在一恒定测试电压下的金属间介电材料的实际击穿寿命。
击穿电压以及击穿寿命是判断介电材料可靠性的重要参数。
该具体实施方式中,对晶圆上所述待检测点进行Vramp(斜坡电压)测试,对待检测点的介电材料两侧的金属施加线性的逐渐上升的斜坡电压作为测试电压V,并检测漏电流I,直至待检测点的介电材料被击穿,由此获得该检测点的介电材料的I-V数据,以及击穿电压Vbd。在本发明的其他具体实施方式中,也可以采用其他方式,例如施加其他类型的测试电压等,以获取待检测点的I-V数据以及击穿电压。
该具体实施方式中,获取实际击穿寿命的方法为:对待检测点的介电材料两侧的金属施加一恒定检测电压Vstress,该恒定检测电压Vstress小于待检测点的击穿电压Vbd,持续一段时间之后,介电材料产生击穿,所持续的时间即为实际击穿寿命Tbd。
击穿电压Vbd与实际击穿寿命Tbd能够反映出介电材料的本征特性,但是,也受到介电材料厚度的影响。由于实际工艺中,晶圆各位置处的金属线之间或填充金属的通孔之间的间距不同,从而导致实际检测获得的击穿电压Vbd与实际击穿寿命Tbd受到非本征因素的影响,因而无法直接通过所述击穿电压Vbd与实际击穿寿命Tbd对介电材料的可靠性做出准确判断。
步骤S102:选取所有待检测点中的任意一点作为参考点,测量得到参考点的金属间距。
所述待检测点可以是所有待检测点中的任意一点,可以从晶圆中心区域选择,也可以从晶圆的边缘区域选择。
在本发明的一个具体实施方式中,可以选择多个点作为备选点,然后选取其中金属间距与目标间距相同或最接近的点作为参考点,所述目标间距为实际芯片设计中的目标间距。具体的,可以通过透射电镜(TEM)测量以获得参考点处的金属间距。
通过步骤S101、S102可以获得参考点的击穿电压Vbd0、实际击穿寿命Tbd0和金属间距CD0。
S103:对晶圆各个待检测点的电流-电压曲线进行坐标变换之后,再进行线性拟合,获取各个待检测点的线性拟合曲线的斜率,所述斜率与金属间距对应。
具体的,将电流I和电压V分别转换成具有线性关系的变量,即将I-V曲线的坐标转变为具有线性关系的f(I)-f(V)曲线的坐标,其中f(I)为I的函数,f(V)为V的函数,将I转变为f(I),V转变为f(V)。进行线性拟合,得到关系f(I)=slope·f(V),其中slope为斜率,与金属间距CD相关。
在本发明的一个具体实施方式中,将各个待检测点的I-V曲线坐标转换为具有线性关系的ln(I)-V0.5曲线的坐标。金属间介质的I-V曲线的低压部分符合肖特基发射模型(Schottky Emission model):
其中,Js为电流密度,A为常数,T为温度,为肖特基势垒高度,V为电压,kB为波尔兹曼常数,K为库伦常数,d为介质层厚度(对应于本发明中的金属间距CD)。
公式(1)可以转化为
In(I)=Slope·V0.5+Intercept (2)
其中,
其中,I=JS·Area,Area为电流面积。
由以上公式,用ln(I)-V0.5来拟合金属间介质的I-V曲线,可以得到斜率slope和金属间距CD之间的关系:CD与slope2成反比。
可以将电流大于量测机台噪音后的第一个符合肖特基发射模型的线性区域根据,通过ln(I)-V0.5进行线性拟合,获得每个待检测点的拟合线的斜率slope,其中包括参考点的拟合斜率slope0。
在本发明的另一具体实施方式中,将各个待检测点的I-V曲线坐标转换为具有线性关系的ln(I/V)-V0.5曲线的坐标。金属间介质I-V曲线的高压部分符合普尔法兰克发射模型(Pool-Frankel emission model):
其中,Js为电流密度,B为常数,T为温度,E为电场,K为库伦常数。
公式(5)可以转换为:
其中,
V为电压,Area为电流面积,Tox为介质层厚度(对应于本发明中的金属间距CD)。
由此,用ln(I/V)-V0.5来拟合金属间介质的I-V曲线,也可以得到slope和金属间距CD的关系,金属间距CD与slope2成反比。在具体实施方式中,可以将电流大于量测机台噪音后的第二个符合普尔法兰克发射模型的线性区域根据,通过ln(I/V)-V0.5进行线性拟合,获得每个待检测点的拟合线的斜率slope,其中包括参考点的拟合斜率slope0。
请参考图3,为本发明一具体实施方式中,对于两个待检测点1X和2X点,获得的I-V曲线以及进行线性拟合后的拟合曲线图,其中,低压部分通过ln(I)-V0.5进行拟合,高压部分通过ln(I/V)-V0.5进行拟合,获得两段线性曲线。
在本发明的其他具体实施方式中,也可以根据其他物理模型,对所述金属间介质层的I-V曲线进行现行拟合,以获取金属间距CD与线性拟合直线的斜率之间的关系,从而根据拟合曲线斜率计算金属间距CD。
步骤S104:根据所述斜率slope与金属间距CD之间的对应关系,以及所述参考点的斜率与金属间距,计算得到各个待检测点的金属间距计算值CD_calculate。
由步骤S103中公式(3)和公式(7)可知,无论采用哪种线性拟合方式,金属间间距CD与slope2均成反比,因此可知:
通过参考点的金属间距CD0以及参考点I-V曲线进行线性拟合后的拟合斜率slope0、各待检测点的I-V曲线进行线性拟合后的斜率slope,可以计算得到各待检测电的金属间距计算值CD_calculate。
步骤S105:根据所述各个待检测点的金属间距计算值CD_calculate以及各个待检测点击穿电压Vbd,计算得到各个待检测点的实际击穿电场强度Ebd,所述实际击穿电场强度Ebd与金属间距无关。
根据电场强度的计算公式,
可以计算各待检测点的实际击穿电场强度Ebd,由于检测得到的所述击穿电压Vbd与实际金属间距成正比,通过计算电场强度Ebd,将击穿电压Vbd与金属间距计算值CD_calculate相除,获得的实际击穿电场强度Ebd,可以消除实际金属间距对于检测数据的影响,Ebd可以用于表征金属间介质的本征性能,用于后端介电材料的可靠性评估,不受金属间距的非本征影响。
请参考图4,为本发明一具体实施方式中待检测点Vbd的累积失效率(CDF%)分布图(小图)与修正后的实际击穿电场Ebd的累积失效率(CDF%)分布图,由于Ebd基本排除了金属间距的影响,因此分布范围较窄,各检测点的Ebd接近。
该具体实施方式中,还进一步包括步骤S106:计算各个待检测点在恒定测试电场下的修正击穿寿命Tbdf,所述恒定测试电场为参考点在所述恒定测试电压下的电场。
本发明的一个具体实施方式中,根据各个待检测点的实际击穿电场强度,以及金属间介电材料击穿寿命的电场加速模型,对实际击穿寿命Tbd进行修正。
电场加速模型公式:
TTF=A0·exp(-γEOX)·exp(Eaa/kT) (11)
其中,TTF为寿命,A0为常数,γ为电场加速参数,Eaa为表观活化能。
根据公式(11),可以根据已知电场E1下的寿命T1推导出在其他电场E2下的寿命:
T2=T1×exp[γ(E1-E2)] (12)
在步骤S101中,进行寿命测试时施加的恒定测试电压Vstress,对应的恒定测试电场为Estress;参考点在恒定测试电压Vstress下的恒定测试电场以Euniform作为统一电场,在统一电场Euniform下的修正击穿寿命Tbdf,
由公式(12)可以推导出:
Tbdf=Tbd×exp[γ(Estress-Euniform)] (13)
其中,
由此,获得修正后的修正击穿寿命Tbdf,所述修正击穿寿命Tbdf主要针对参考点以外的待检测点。由于所述Estress与Euniform均与金属间距无关,因此修正后的击穿寿命Tbdf也排除了金属间距的非本征影响。
请参考图5,为本发明一具体实施方式中击穿寿命(Time to failure)Tbd的原始数据(Rawdata)的累积失效率(Cumulative Failure%)分布图与移除金属间距影响(RemoveIMD Space Variation Impact)的修正击穿寿命Tbdf的累积失效率分布图,Tbdf排除了金属间距的影响,分布范围明显变窄。
步骤S107:根据各个待检测点的实际击穿电场强度Ebd以及恒定测试电场下的修正击穿寿命Tbdf,对后端介电材料的本征可靠性进行评估。
本发明的具体实施方式中,通过将待检测点的I-V曲线进行坐标变换后进行线性拟合,获得线性拟合的斜率与金属间距之间的关系,并结合参考点的线性拟合斜率与金属间距,获得各待测点的金属间距计算值;根据所述金属间距计算值,计算得到击穿电场,所述击穿电场与金属间距无关。将所述击穿电厂作为金属间介质本征性能的评估参数,可以排除金属间距不均匀的非本征影响。
进一步的,对各个待检测点的实际击穿寿命进行修正,获得各个待检测点在统一测试电场下的修正击穿电压,所述修正击穿电压也排除了金属间距的非本征影响。
采用上述方法,在金属间距不均匀的情况下,也能够进行IMD评估,从而缩短后端制程开发的周期。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种后端介电材料的可靠性评估方法,其特征在于,包括:
对晶圆所有待检测点进行测试,获取各个待检测点的电流-电压曲线、击穿电压以及在恒定测试电压下的金属间介电材料的实际击穿寿命;
选取所有待检测点中的任意一点作为参考点,测量得到参考点的金属间距;
对晶圆各个待检测点的电流-电压曲线进行坐标变换之后,再进行线性拟合,获取各个待检测点的线性拟合的斜率与金属间距之间的对应关系;
根据所述斜率与金属间距之间的对应关系,以及所述参考点的斜率与参考点的金属间距,计算得到各个待检测点的金属间距计算值;
根据所述各个待检测点的金属间距计算值以及各个待检测点的击穿电压,计算得到各个待检测点的实际击穿电场强度,所述实际击穿电场强度与金属间距无关;
计算各个待检测点在恒定测试电场下的修正击穿寿命,所述恒定测试电场为参考点在所述恒定测试电压下的电场;
根据各个待检测点的实际击穿电场强度以及恒定测试电场下的修正击穿寿命,对后端介电材料的本征可靠性进行评估。
2.根据权利要求1所述的后端介电材料的可靠性评估方法,其特征在于,将金属间距与目标间距一致的点作为参考点。
3.根据权利要求1所述的后端介电材料的可靠性评估方法,其特征在于,将各个待检测点的I-V曲线坐标转换为ln(I)-V0.5曲线坐标,其中I为电流,V为电压。
4.根据权利要求1所述的后端介电材料的可靠性评估方法,其特征在于,将各个待检测点的I-V曲线坐标转换为ln(I/V)-V0.5曲线坐标,其中I为电流,V为电压。
5.根据权利要求1所述的后端介电材料的可靠性评估方法,其特征在于,各个待检测点的金属间距计算值CD_calculate根据如下公式计算:其中CD0为参考点的金属间距,slope0为参考点的线性拟合的斜率,slope为待检测点的线性拟合的斜率。
6.根据权利要求5所述的后端介电材料的可靠性评估方法,其特征在于,所述实际击穿电场强度其中Vbd为击穿电压。
7.根据权利要求1所述的后端介电材料的可靠性评估方法,其特征在于,根据各个待检测点的实际击穿电场强度,以及金属间介电材料击穿寿命的电场加速模型,计算各个待检测点在统一恒定测试电场下的修正击穿寿命。
8.根据权利要求7所述的后端介电材料的可靠性评估方法,其特征在于,在恒定测试电场Euniform下的修正击穿寿命Tbdf的计算公式为:
Tbdf=Tbd×exp[γ(Estress-Euniform)],
其中,Vstress为获取击穿寿命时的恒定测试电压,Estress为待检测点在恒定测试电压Vstress下的实际电场强度,Euniform为参考点在恒定测试电压Vstress下的恒定测试电场,CD0为参考点的金属间距,CD_calculate为待检测点的金属间距计算值,Tbd为待检测点的的实际击穿寿命。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810236020.7A CN108508333B (zh) | 2018-03-21 | 2018-03-21 | 后端介电材料的可靠性评估方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810236020.7A CN108508333B (zh) | 2018-03-21 | 2018-03-21 | 后端介电材料的可靠性评估方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108508333A true CN108508333A (zh) | 2018-09-07 |
CN108508333B CN108508333B (zh) | 2020-04-10 |
Family
ID=63377915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810236020.7A Active CN108508333B (zh) | 2018-03-21 | 2018-03-21 | 后端介电材料的可靠性评估方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108508333B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101577265A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 击穿电压的测试结构、应用该测试结构的分析方法和晶圆 |
US20100078755A1 (en) * | 2008-09-30 | 2010-04-01 | John Victor Veliadis | Semiconductor structure with an electric field stop layer for improved edge termination capability |
CN102221668A (zh) * | 2010-04-14 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体器件介质层可靠性的方法和装置 |
CN103163435A (zh) * | 2013-03-15 | 2013-06-19 | 上海华力微电子有限公司 | 晶圆可接受性测试之击穿电压测试装置及方法 |
CN104182603A (zh) * | 2013-05-24 | 2014-12-03 | 上海空间电源研究所 | 长寿命、高可靠电子产品可靠性评估方法 |
CN104182582A (zh) * | 2014-08-22 | 2014-12-03 | 中国航空综合技术研究所 | 一种基于仿真技术的半导体器件tddb失效测试方法 |
CN105510435A (zh) * | 2015-11-27 | 2016-04-20 | 航天晨光股份有限公司 | 一种基于激光振动检测金属波纹管缺陷的方法 |
CN107154426A (zh) * | 2016-03-03 | 2017-09-12 | 北京大学 | 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法 |
-
2018
- 2018-03-21 CN CN201810236020.7A patent/CN108508333B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101577265A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 击穿电压的测试结构、应用该测试结构的分析方法和晶圆 |
US20100078755A1 (en) * | 2008-09-30 | 2010-04-01 | John Victor Veliadis | Semiconductor structure with an electric field stop layer for improved edge termination capability |
CN102221668A (zh) * | 2010-04-14 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体器件介质层可靠性的方法和装置 |
CN103163435A (zh) * | 2013-03-15 | 2013-06-19 | 上海华力微电子有限公司 | 晶圆可接受性测试之击穿电压测试装置及方法 |
CN104182603A (zh) * | 2013-05-24 | 2014-12-03 | 上海空间电源研究所 | 长寿命、高可靠电子产品可靠性评估方法 |
CN104182582A (zh) * | 2014-08-22 | 2014-12-03 | 中国航空综合技术研究所 | 一种基于仿真技术的半导体器件tddb失效测试方法 |
CN105510435A (zh) * | 2015-11-27 | 2016-04-20 | 航天晨光股份有限公司 | 一种基于激光振动检测金属波纹管缺陷的方法 |
CN107154426A (zh) * | 2016-03-03 | 2017-09-12 | 北京大学 | 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法 |
Non-Patent Citations (1)
Title |
---|
肖金生: "斜坡电压法评价栅氧化层TDDB寿命", 《电子产品可靠性与环境试验》 * |
Also Published As
Publication number | Publication date |
---|---|
CN108508333B (zh) | 2020-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3698075B2 (ja) | 半導体基板の検査方法およびその装置 | |
TWI406347B (zh) | 在積體電路製程中檢測缺陷特性的方法 | |
KR102481586B1 (ko) | 샘플링 플랜을 이용한 반도체 소자 제조 방법 | |
US7739065B1 (en) | Inspection plan optimization based on layout attributes and process variance | |
US6341241B1 (en) | Defect analysis method and process control method | |
JP2005134255A (ja) | 試験装置、良否判定基準設定装置、試験方法及び試験プログラム | |
JP2006040991A (ja) | 半導体装置の評価方法、および製造方法 | |
JP4991099B2 (ja) | Icプロセスを監視する方法およびシステム | |
KR102483920B1 (ko) | Cd-sem 주사 전자 현미경에 의한 특성화에 대한 방법 | |
US7335880B2 (en) | Technique for CD measurement on the basis of area fraction determination | |
CN108508333B (zh) | 后端介电材料的可靠性评估方法 | |
JP5321775B2 (ja) | パターン検査方法およびパターン検査装置 | |
US6812050B1 (en) | System and method of evaluating gate oxide integrity for semiconductor microchips | |
KR20080061938A (ko) | 웨이퍼 상의 공정 결함 검사 방법 | |
CN102353697B (zh) | 在线测评缺陷的方法 | |
CN104183511B (zh) | 一种确定晶圆测试数据规范的界限的方法及晶粒标记方法 | |
CN109308395A (zh) | 基于lof-knn算法的晶圆级空间测量参数异常识别方法 | |
KR20050045892A (ko) | Ic 공정을 모니터링하는 방법 및 시스템 | |
US7474114B2 (en) | System and method for characterizing silicon wafers | |
US8890084B1 (en) | Method for analyzing circuit pattern | |
JP2009302246A (ja) | 半導体装置の選別方法 | |
US7220605B1 (en) | Selecting dice to test using a yield map | |
US20090206870A1 (en) | Method for analyzing ic devices and wafers | |
JP2005057037A (ja) | レジストシュリンク量の算出方法 | |
EP1048956A2 (en) | Method and apparatus for analizing a semiconductor wafer manufacturing process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |