CN101577265A - 击穿电压的测试结构、应用该测试结构的分析方法和晶圆 - Google Patents

击穿电压的测试结构、应用该测试结构的分析方法和晶圆 Download PDF

Info

Publication number
CN101577265A
CN101577265A CN 200810105903 CN200810105903A CN101577265A CN 101577265 A CN101577265 A CN 101577265A CN 200810105903 CN200810105903 CN 200810105903 CN 200810105903 A CN200810105903 A CN 200810105903A CN 101577265 A CN101577265 A CN 101577265A
Authority
CN
China
Prior art keywords
test circuit
comb
metal wire
puncture voltage
wire separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200810105903
Other languages
English (en)
Other versions
CN101577265B (zh
Inventor
甘正浩
吴永坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN 200810105903 priority Critical patent/CN101577265B/zh
Publication of CN101577265A publication Critical patent/CN101577265A/zh
Application granted granted Critical
Publication of CN101577265B publication Critical patent/CN101577265B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种击穿电压的测试结构、应用该测试结构的分析方法和晶圆。所述测试结构包括：至少两个金属互连线的梳状测试电路，其中，每个梳状测试电路中的金属线间距相等，各个梳状测试电路的金属线间距互不相等，所述金属线间距为梳状测试电路中任意两条相邻金属线间的距离。所述分析方法包括：测量形成于晶圆上的各个芯片的测试结构的每个梳状测试电路的击穿电压；获取各个芯片的梳状测试电路的击穿电压随金属线间距变化的趋势；从各个芯片的梳状测试电路的击穿电压随金属线间距变化的趋势，分析导致晶圆的击穿电压分布不均匀的原因。应用本发明可以快速地分析出导致晶圆的层间介质的击穿电压分布不均匀的原因。

Description

击穿电压的测试结构、应用该测试结构的分析方法和晶圆
技术领域
本发明涉及半导体工艺的可靠性测试，特别是涉及一种击穿电压的测试结构、应用该测试结构的分析方法和晶圆。
背景技术
随着电路集成度的增加，单一金属层已无法完成集成电路(IC，IntegratedCircuit)的连线，而需要使用多层金属互连线结构(Multi-layered structure)，并且，在金属层之间需要以绝缘性能良好的介质材料加以隔离，以防止短路。
图1为一种多层铜金属互连线结构的剖面图，下层铜金属线10、11之间由第一介质层12进行隔离；铜金属线10、11上的蚀刻阻挡层14和第二介质层16统称为层间介质层(ILD，inter-and intra-layer dielectric)，第一介质层12和第二介质层16都为低介电常数(Low-k)材料，蚀刻阻挡层14为掺氮的碳化硅(NDC，nitrogen-doped carbide)或氮化硅(SiN)材料；上层铜金属线15沉积在第二介质层16、蚀刻阻挡层14的通孔中，与下层铜金属线11实现互连。
多层金属互连线结构的可靠性对于整个IC制造工艺良率、产品性能和可靠性而言是至关重要，因此，层间介质击穿和与时间相关的介质击穿(TDDB，Time Dependent Dielectric Breakdown)特性的可靠性测试也就成为可靠性测试中极为重要的测试项目。在上述的可靠性测试中，施加的电压应力会使铜金属线10、11之间发生漏电而引起铜离子扩散，进而产生介质击穿，使铜金属线10、11导通而严重影响电路性能。使介质产生击穿的电压为介质的击穿电压(breakdown voltage)，上述可靠性测试就是测试介质的击穿电压是否符合产品性能的要求。
通常，采用如图2所示的金属互连线的梳状测试电路和斜坡电压(V-ramp)法可以测试金属互连线结构中层间介质的击穿电压，图2所示的梳状测试电路中，任意两条相邻金属线之间的距离(以下简称为金属线间距)是相等的，并且金属线间距S是根据设计规则(design rule)而设定，即符合设计规则所规定的互连线间的关键尺寸(CD，Critical Dimension)。
申请号为200310121636.3中国发明专利申请公开了一种金属互连线可靠性(如TDDB特性)的测试方法，其是在晶圆(Wafer)的切割道(scribe line)，即芯片(Die)的分割区域的金属互连线的梳状测试电路的两端施加测试电压，并同时测量线路间的漏电流，当测试电压逐步增加直至漏电流陡然上升时，说明TDDB特性的可靠性存在问题。上述方法中，使漏电流陡然上升的测试电压为梳状测试电路的击穿电压，也就是互连线结构中层间介质的击穿电压。
在实际测试中，经常会发现晶圆的层间介质的击穿电压有分布不均匀(Non-Uniformity)的情况，所述击穿电压分布不均匀是指，对于一个晶圆上的不同芯片，会测得不同的互连线结构中层间介质的击穿电压，这样就需要分析导致击穿电压分布不均匀的原因，以改善IC制造工艺。在IC制造工艺中，沉积金属层与沉积蚀刻阻挡层之间的等待时间(Q-time)过长而使曝露在空气中的金属氧化、清洗介质层表面后的残留物的污染等会引起层间介质层的界面性质(interface quality，即介质层和蚀刻阻挡层之间的界面性质)变差，另外，光刻、蚀刻等工艺过程中的控制缺陷会导致CD的偏差，界面性质和CD都会影响层间介质的击穿电压，也就是说，导致击穿电压分布不均匀主要是因为层间介质层的界面性质的差异，或者主要是因为CD分布不均匀而引起的。然而，目前还没有一种方法能够分析出是上述哪种原因引起的层间介质的击穿电压分布不均匀。
发明内容
本发明解决的问题是，提供一种击穿电压的测试结构、应用该测试结构的分析方法和晶圆，以找出导致晶圆的层间介质的击穿电压分布不均匀的原因。
为解决上述问题，本发明提供一种击穿电压的测试结构，包括：至少两个金属互连线的梳状测试电路，其中，每个梳状测试电路中的金属线间距相等，各个梳状测试电路的金属线间距互不相等，所述金属线间距为梳状测试电路中任意两条相邻金属线间的距离。
可选的，所述金属互连线的梳状测试电路的金属线间距按照梳状测试电路的排列顺序线性递增。
可选的，所述测试结构形成于芯片的分割区域。
为解决上述问题，本发明还提供一种应用上述测试结构的分析方法，包括：
测量形成于晶圆上的各个芯片的测试结构的每个梳状测试电路的击穿电压；
根据测量所得的每个梳状测试电路的击穿电压以及对应的梳状测试电路的金属线间距，获取各个芯片的梳状测试电路的击穿电压随金属线间距变化的趋势；
从各个芯片的梳状测试电路的击穿电压随金属线间距变化的趋势，分析导致晶圆的击穿电压分布不均匀的原因。
可选的，所述分析导致晶圆的击穿电压分布不均匀的原因包括：若不同芯片的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度不同，说明击穿电压分布不均匀主要是因为层间介质层的界面性质的差异而引起；若不同芯片的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度相同，说明击穿电压分布不均匀主要是因为关键尺寸分布不均匀而引起的。
可选的，所述测量芯片上每个梳状测试电路的击穿电压包括在梳状测试电路的两端施加测试电压，并同时测量线路间的漏电流，逐步增加测试电压直至漏电流上升至预定的阈值电流。
可选的，所述获取芯片的梳状测试电路的击穿电压随金属线间距变化的趋势是用坐标系的直线表示击穿电压随金属线间距变化的线性关系。
为解决上述问题，本发明还提供一种晶圆，包括：形成于晶圆的各个芯片上的上述击穿电压的测试结构。
可选的，所述测试结构形成于晶圆的各个芯片的主线路区域或分割区域。
相较于现有技术，上述技术方案的击穿电压的测试结构增加了具有不同金属线间距的梳状测试电路，通过测量每个梳状测试电路的击穿电压，可以得到梳状测试电路的击穿电压随金属线间距变化的趋势，比较各个芯片的梳状测试电路的击穿电压随金属线间距变化的趋势，就可以分析出导致晶圆的层间介质的击穿电压分布不均匀的原因。所述测试结构具有简单且易于实现的优点，并且，应用所述测试结构可以快速地分析出导致击穿电压分布不均匀的原因。
附图说明
图1是一种多层铜金属互连线结构的剖面示意图；
图2是金属互连线的梳状测试电路的示意图；
图3是本发明实施例的应用击穿电压的测试结构的分析方法的流程图；
图4是本发明实施例的击穿电压的测试结构的示意图；
图5是一个晶圆的芯片分布的示意图；
图6是本发明实施例的芯片的梳状测试电路的击穿电压随金属线间距变化的趋势的曲线图。
具体实施方式
本发明实施例提供的击穿电压的测试结构，包括至少两个金属互连线的梳状测试电路，其中，每个梳状测试电路中的金属线间距相等，各个梳状测试电路的金属线间距互不相等，所述金属线间距为梳状测试电路中任意两条相邻金属线间的距离。本发明实施例通过增加具有不同金属线间距的梳状测试电路，并测量每个梳状测试电路的击穿电压，从击穿电压随金属线间距变化的趋势可以分析出导致击穿电压分布不均匀的原因。下面结合附图和实施例对本发明的具体实施方式做详细的说明。
图3是本发明实施例的应用击穿电压的测试结构的分析方法的流程图。
步骤S31，提供击穿电压的测试结构，所述测试结构形成于晶圆的各个芯片上。如图4所示，本实施例的测试结构4包括四个金属互连线的梳状测试电路，即第一梳状测试电路41、第二梳状测试电路42、第三梳状测试电路43和第四梳状测试电路44。其中，每个梳状测试电路中的金属线间距相等，即第一梳状测试电路41中任意两条相邻金属线间的距离都等于第一金属线间距S1，第二梳状测试电路42中任意两条相邻金属线间的距离都等于第二金属线间距S2，第三梳状测试电路43中任意两条相邻金属线间的距离都等于第三金属线间距S3，第四梳状测试电路44中任意两条相邻金属线间的距离都等于第四金属线间距S4；而各个梳状测试电路的金属线间距互不相等，即第一金属线间距S1、第二金属线间距S2、第三金属线间距S3和第四金属线间距S4都不相等，即S1≠S2≠S3≠S4。
上述四个梳状测试电路排成一行，第一金属线间距S1、第二金属线间距S2、第三金属线间距S3和第四金属线间距S4是根据设计规则所规定的互连线间的CD而设定，即在所规定的互连线间的CD的最小值和最大值的范围内。各个金属线间距可以按照排列顺序逐渐加宽，例如，可以设定第一金属线间距S1为CD的最小值CDmin，第二金属线间距S2、第三金属线间距S3、第四金属线间距S4线性递增，并且，第四金属线间距S4不超过CD的最大值CDmax，即CDmin≤S1＜S2＜S3＜S4≤CDmax。另外，各个金属线间距也可以按照排列顺序逐渐变窄，或者不按照排列顺序而任意设置。
本实施例中，测试结构4可以形成于晶圆的切割道，即晶圆上的芯片中预留给切割器分割芯片所需的空白区域(分割区域)，用于模拟该芯片的实际工艺生产状况。如图5所示的晶圆上的芯片分布，在各个芯片的主线路区域，例如图5所示的芯片51、52、53的区域511、521、531分别形成有集成电路；在晶圆的切割道，例如图5所示的芯片51、52、53的分割区域512、522、532分别形成有图4所示的测试结构4。
上述四个梳状测试电路的排列方式可以不限于图4所示的排成一行，也可以排成一列或任意排列；梳状测试电路的数量也可以更多，一般，各个梳状测试电路的金属线数量是相等的，梳状测试电路的数量和金属线数量主要可以根据金属线间距和切割道的面积来确定。
步骤S32，测量各个芯片的测试结构的每个梳状测试电路的击穿电压。分别在梳状测试电路的两端施加测试电压，并同时测量线路间的漏电流，逐步增加测试电压，当漏电流陡然上升至一预定的阈值电流时，记录此时施加的测试电压，即为该梳状测试电路的击穿电压。
步骤S33，根据测量所得的每个梳状测试电路的击穿电压以及对应的梳状测试电路的金属线间距，获取各个芯片的梳状测试电路的击穿电压随金属线间距变化的趋势，即梳状测试电路的击穿电压随金属线间距的加宽是怎样变化的。实际上，梳状测试电路的击穿电压随金属线间距的加宽而线性增加，这个结论可以从下面的推导中得出：
一般来说，上述梳状测试电路的线路间的漏电流可以用肖特基发射(SE，Schottky Emission)公式，即式(1)表示，
I＝bT2exp(aE1/2/T-qΦB/kT)    (1)
其中，I为漏电流，T为温度，E＝V/S为电场强度，V为施加的电压，S为金属线间距，ΦB为导通势垒(barrier height for conduction，界面性质好，ΦB高，界面性质差，ΦB低)，q为基本电荷(等于1.6E-19C)，k为波尔兹曼常数(等于1.38E-23J/K)，a、b为常数。
设Icrit为对应于击穿电压的阈值电流，根据式(1)可以得到击穿电压Vbd由式(2)表示，
Vbd＝S(Tln(Icrit/bT2)/a+qΦB/ka)2    (2)
将式(2)简化成式(3)，
Vbd＝S(A+BΦB)2                      (3)
其中，A＝Tln(Icrit/bT2)/a，B＝q/ka。
从式(3)可以看到，击穿电压Vbd为金属线间距S的一次函数，为导通势垒ΦB的二次函数。因此，在同一芯片上，界面性质相同，梳状测试电路的击穿电压随金属线间距的加宽而线性增加。
步骤S34，从各个芯片的梳状测试电路的击穿电压随金属线间距变化的趋势，分析导致晶圆的击穿电压分布不均匀的原因。
当不同芯片的相应的梳状测试电路的击穿电压不同时，说明晶圆的层间介质的击穿电压有分布不均匀的情况：若不同芯片的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度不同，说明击穿电压分布不均匀主要是因为层间介质层的界面性质的差异而引起；若不同芯片的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度相同，说明击穿电压分布不均匀主要是因为芯片的CD分布不均匀而引起的。根据分析结果，就可以对相应的工艺流程进行改进，以提高芯片的成品率和可靠性。
为了便于分析，可以将测量所得的击穿电压与对应的金属线间距映射到以金属线间距为横轴、击穿电压为纵轴的坐标系中，即如图6所示。下面结合图4和5，并以图6所示的梳状测试电路的击穿电压随金属线间距变化的趋势的曲线图来对上述步骤S34的分析进行详细的说明。
请结合参考图4、图5和图6，根据测量所得的芯片51的第一梳状测试电路41(金属线间距S1)的击穿电压Vbd11、第二梳状测试电路42(金属线间距S2)的击穿电压Vbd12、第三梳状测试电路43(金属线间距S3)的击穿电压Vbd13和第四梳状测试电路44(金属线间距S4)的击穿电压Vbd14，得到芯片51的梳状测试电路的击穿电压随金属线间距变化的趋势曲线61，其是一条直线，说明芯片51的梳状测试电路的击穿电压随金属线间距的加宽而线性增加；同样地，芯片52的梳状测试电路的击穿电压随金属线间距变化的趋势曲线62、芯片53的梳状测试电路的击穿电压随金属线间距变化的趋势曲线63也都是直线。
直线61、62、63没有重合，也就是说，芯片51、52、53中相应的梳状测试电路的击穿电压不同，即击穿电压Vbd11、Vbd21和Vbd31互不相同，击穿电压Vbd12、Vbd22和Vbd32互不相同；击穿电压Vbd13、Vbd23和Vbd33互不相同；击穿电压Vbd14、Vbd24和Vbd34互不相同，说明芯片51、52、53的层间介质的击穿电压存在分布不均匀的问题。根据直线61、62、63可以进一步分析导致击穿电压分布不均匀的原因。
直线61、62的斜率(slope)不同，也就是说，芯片51、52的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度不同，说明击穿电压分布不均匀主要是因为芯片51、52的层间介质层的界面性质的差异而引起。从式(3)可以得知，直线61、62的斜率为(A+BΦB)2，界面性质越好，导通势垒ΦB就越大，斜率就越大。图6所示的直线62的斜率明显大于直线61的斜率，也就是芯片52的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度明显快于芯片51的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度，因此，芯片52的界面性质要优于芯片51的界面性质。
直线61、63的斜率相同，是两条平行的直线，也就是说，芯片51、53的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度相同，说明击穿电压分布不均匀主要是因为芯片51、53的CD分布不均匀而引起的。这个结论可以从下面的推导中得到：对式(3)的两边取微分，可以得到式(4)，
ΔVbd＝(A+BΦB)2ΔS+S(2B(A+BΦB))ΔΦB    (4)
其中，ΔVbd为击穿电压的差，ΔS为金属线间距的差。若两条直线的斜率相同，说明导通势垒ΦB相同，芯片的层间介质层的界面性质没有差异，ΔΦB为0，因此，击穿电压的差ΔVbd由式(5)表示，
ΔVbd＝(A+BΦB)2ΔS    (5)
击穿电压的差ΔVbd与金属线间距的差ΔS有关。
由于蚀刻或光刻等工艺的控制缺陷会导致CD的分布不均匀，因而使得实际的芯片中相应的梳状测试电路的金属线间距产生了差异，例如使得芯片51的第一梳状测试电路41的实际金属线间距与芯片53的第一梳状测试电路41的实际金属线间距的差、芯片51的第二梳状测试电路42的实际金属线间距与芯片53的第二梳状测试电路42的实际金属线间距的差、芯片51的第三梳状测试电路43的实际金属线间距与芯片53的第三梳状测试电路43的实际金属线间距的差、芯片51的第四梳状测试电路44的实际金属线间距与芯片53的第一梳状测试电路44的实际金属线间距的差都为ΔS，因此，击穿电压Vbd11与Vbd31的差、击穿电压Vbd12与Vbd32的差、击穿电压Vbd13与Vbd33的差、击穿电压Vbd14与Vbd34的差ΔVbd为一个非零的常数，即如图6所示的两条平行直线61、63之间的距离。
需要说明的是，在实际应用中，如果两条直线的斜率近似相等，即芯片的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度几乎是相等的，就可以认为击穿电压分布不均匀主要是因为芯片的CD分布不均匀而引起的。
本发明实施例还提供一种包括击穿电压的测试结构的晶圆，用于分析导致晶圆的层间介质的击穿电压分布不均匀的原因，所述的击穿电压的测试结构形成于晶圆的各个芯片上，所述测试结构包括至少两个金属互连线的梳状测试电路，其中，每个梳状测试电路中的金属线间距相等，各个梳状测试电路的金属线间距互不相等，所述金属线间距为梳状测试电路中任意两条相邻金属线间的距离。所述芯片包括形成有集成电路的主线路区域和预留给切割器分割芯片所需的分割区域(即晶圆的切割道)，通常，所述测试结构形成于各个芯片的分割区域，用于模拟该芯片的主线路区域的集成电路的性能。另外，所述测试结构也可以形成于空白晶圆的各个芯片的主线路区域或分割区域，即所述晶圆仅用于测试晶圆的击穿电压分布是否均匀，并在分布不均匀时分析导致击穿电压分布不均匀的原因。测试结构如图4所示，并在上述实施例中已有详细的说明，在此不予重复。
综上所述，上述技术方案提供了一种击穿电压的测试结构，其增加了具有不同金属线间距的梳状测试电路，通过测量每个梳状测试电路的击穿电压，由此可以得到梳状测试电路的击穿电压随金属线间距变化的趋势，比较各个芯片的梳状测试电路的击穿电压随金属线间距变化的趋势，就可以分析出导致晶圆的层间介质的击穿电压分布不均匀的原因。所述测试结构具有简单且易于实现的优点，并且，应用所述测试结构可以快速地分析出导致击穿电压分布不均匀的原因。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种击穿电压的测试结构，其特征在于，包括：至少两个金属互连线的梳状测试电路，其中，每个梳状测试电路中的金属线间距相等，各个梳状测试电路的金属线间距互不相等，所述金属线间距为梳状测试电路中任意两条相邻金属线间的距离。
2.根据权利要求1所述的击穿电压的测试结构，其特征在于，所述金属互连线的梳状测试电路的金属线间距按照梳状测试电路的排列顺序线性递增。
3.根据权利要求1所述的击穿电压的测试结构，其特征在于，所述测试结构形成于芯片的分割区域。
4.一种应用权利要求1、2或3所述的测试结构的分析方法，其特征在于，包括：
测量形成于晶圆上的各个芯片的测试结构的每个梳状测试电路的击穿电压；
根据测量所得的每个梳状测试电路的击穿电压以及对应的梳状测试电路的金属线间距，获取各个芯片的梳状测试电路的击穿电压随金属线间距变化的趋势；
从各个芯片的梳状测试电路的击穿电压随金属线间距变化的趋势，分析导致晶圆的击穿电压分布不均匀的原因。
5.根据权利要求4所述的分析方法，其特征在于，所述分析导致晶圆的击穿电压分布不均匀的原因包括：
若不同芯片的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度不同，说明击穿电压分布不均匀主要是因为层间介质层的界面性质的差异而引起；
若不同芯片的梳状测试电路的击穿电压随金属线间距的加宽而增加的速度相同，说明击穿电压分布不均匀主要是因为关键尺寸分布不均匀而引起的。
6.根据权利要求4所述的分析方法，其特征在于，所述测量梳状测试电路的击穿电压包括在梳状测试电路的两端施加测试电压，并同时测量线路间的漏电流，逐步增加测试电压直至漏电流上升至预定的阈值电流。
7.根据权利要求4所述的分析方法，其特征在于，所述获取芯片的梳状测试电路的击穿电压随金属线间距变化的趋势是用坐标系的直线表示击穿电压随金属线间距变化的线性关系。
8.一种晶圆，其特征在于，包括：权利要求1或2所述的击穿电压的测试结构，所述测试结构形成于晶圆的各个芯片上。
9.根据权利要求8所述的晶圆，其特征在于，所述测试结构形成于晶圆的各个芯片的主线路区域或分割区域。
CN 200810105903 2008-05-05 2008-05-05 击穿电压的测试结构、应用该测试结构的分析方法和晶圆 Expired - Fee Related CN101577265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810105903 CN101577265B (zh) 2008-05-05 2008-05-05 击穿电压的测试结构、应用该测试结构的分析方法和晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810105903 CN101577265B (zh) 2008-05-05 2008-05-05 击穿电压的测试结构、应用该测试结构的分析方法和晶圆

Publications (2)

Publication Number Publication Date
CN101577265A true CN101577265A (zh) 2009-11-11
CN101577265B CN101577265B (zh) 2011-08-24

Family

ID=41272141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810105903 Expired - Fee Related CN101577265B (zh) 2008-05-05 2008-05-05 击穿电压的测试结构、应用该测试结构的分析方法和晶圆

Country Status (1)

Country Link
CN (1) CN101577265B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102435671A (zh) * 2010-09-29 2012-05-02 北京有色金属研究总院 一种提高玻璃陶瓷脉冲击穿性能的测试介质及测试方法
CN102967813A (zh) * 2011-08-31 2013-03-13 中芯国际集成电路制造(上海)有限公司 一种测试结构及测试方法
CN103187399A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 硅通孔测试结构及测试方法
CN104050311A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 用于自对准双图案化的任意金属间隔的系统和方法
CN104422870A (zh) * 2013-09-10 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种微型沟槽的测试结构及测试方法
CN104617004A (zh) * 2013-11-01 2015-05-13 北大方正集团有限公司 一种监测金属间介质层的装置和方法
CN104952845A (zh) * 2014-03-28 2015-09-30 中芯国际集成电路制造(上海)有限公司 检测喷头静电结构和方法
CN107346751A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法以及测试方法
US10014411B2 (en) 2013-08-09 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Modulating germanium percentage in MOS devices
CN108508333A (zh) * 2018-03-21 2018-09-07 长江存储科技有限责任公司 后端介电材料的可靠性评估方法
CN111883514A (zh) * 2020-06-17 2020-11-03 上海格易电子有限公司 测试结构，晶圆及测试结构的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103060B2 (en) 2015-06-18 2018-10-16 Globalfoundries Inc. Test structures for dielectric reliability evaluations

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758982B1 (fr) * 1997-02-06 1999-12-10 Oreal Emulsions eau-dans-huile a base de deux emulsionnants particuliers et apllications cosmetiques
CN100353515C (zh) * 2003-12-31 2007-12-05 中芯国际集成电路制造(上海)有限公司 晶片金属互连线可靠性在线测试方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102435671A (zh) * 2010-09-29 2012-05-02 北京有色金属研究总院 一种提高玻璃陶瓷脉冲击穿性能的测试介质及测试方法
CN102967813A (zh) * 2011-08-31 2013-03-13 中芯国际集成电路制造(上海)有限公司 一种测试结构及测试方法
CN103187399A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 硅通孔测试结构及测试方法
CN103187399B (zh) * 2011-12-31 2015-07-08 中芯国际集成电路制造(上海)有限公司 硅通孔测试结构及测试方法
CN104050311A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 用于自对准双图案化的任意金属间隔的系统和方法
CN104050311B (zh) * 2013-03-14 2018-05-25 台湾积体电路制造股份有限公司 用于自对准双图案化的任意金属间隔的系统和方法
US10014411B2 (en) 2013-08-09 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Modulating germanium percentage in MOS devices
CN104422870A (zh) * 2013-09-10 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种微型沟槽的测试结构及测试方法
CN104617004A (zh) * 2013-11-01 2015-05-13 北大方正集团有限公司 一种监测金属间介质层的装置和方法
CN104952845A (zh) * 2014-03-28 2015-09-30 中芯国际集成电路制造(上海)有限公司 检测喷头静电结构和方法
CN104952845B (zh) * 2014-03-28 2018-05-11 中芯国际集成电路制造(上海)有限公司 检测喷头静电结构和方法
CN107346751A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法以及测试方法
CN107346751B (zh) * 2016-05-05 2020-03-10 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法以及测试方法
CN108508333A (zh) * 2018-03-21 2018-09-07 长江存储科技有限责任公司 后端介电材料的可靠性评估方法
CN108508333B (zh) * 2018-03-21 2020-04-10 长江存储科技有限责任公司 后端介电材料的可靠性评估方法
CN111883514A (zh) * 2020-06-17 2020-11-03 上海格易电子有限公司 测试结构，晶圆及测试结构的制作方法
CN111883514B (zh) * 2020-06-17 2022-07-01 上海格易电子有限公司 测试结构，晶圆及测试结构的制作方法

Also Published As

Publication number Publication date
CN101577265B (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
CN101577265B (zh) 击穿电压的测试结构、应用该测试结构的分析方法和晶圆
US7825679B2 (en) Dielectric film and layer testing
US9869713B2 (en) Through-silicon via (TSV) crack sensors for detecting TSV cracks in three-dimensional (3D) integrated circuits (ICs) (3DICs), and related methods and systems
US10079187B2 (en) Semiconductor devices and methods for testing a gate insulation of a transistor structure
US7439538B2 (en) Multi-purpose poly edge test structure
US8232115B2 (en) Test structure for determination of TSV depth
US20110074459A1 (en) Structure and method for semiconductor testing
US6185706B1 (en) Performance monitoring circuitry for integrated circuits
CN203631539U (zh) 硅通孔测试结构
CN100353515C (zh) 晶片金属互连线可靠性在线测试方法
KR101922303B1 (ko) 일렉트로마이그레이션 사인 오프 방법
CN104849880A (zh) 显示器面板teg测试组件及其形成方法和测试方法
US10768222B1 (en) Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure
Chen et al. Investigation of emerging middle-of-line poly gate-to-diffusion contact reliability issues
US20110019494A1 (en) Method of manufacturing semiconductor device and semiconductor device
CN103811467A (zh) 电迁移测试结构及测试方法
US10620258B2 (en) Method of testing semiconductor device and method of manufacturing a semiconductor device including the testing method
CN100362642C (zh) 同时测多个金属-氧化物-半导体器件热载流子的测试结构
CN103887280B (zh) 对层间电介质进行可靠性分析的测试结构及测试方法
CN204067309U (zh) 一种层间介质层击穿的测试结构
Chen et al. New electrical testing structures and analysis method for MOL and BEOL process diagnostics and TDDB reliability assessment
US6927080B1 (en) Structures for analyzing electromigration, and methods of using same
Bashir et al. Modeling low-k dielectric breakdown to determine lifetime requirements
CN110323206A (zh) 测试元件组和包括该测试元件组的半导体晶片
TW201448080A (zh) 用於監測半導體製造之方法及裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110824

Termination date: 20190505

CF01 Termination of patent right due to non-payment of annual fee