CN107346751A - 测试结构及其形成方法以及测试方法 - Google Patents

测试结构及其形成方法以及测试方法 Download PDF

Info

Publication number
CN107346751A
CN107346751A CN201610292139.7A CN201610292139A CN107346751A CN 107346751 A CN107346751 A CN 107346751A CN 201610292139 A CN201610292139 A CN 201610292139A CN 107346751 A CN107346751 A CN 107346751A
Authority
CN
China
Prior art keywords
layer
conductive
conductive layer
discrete
test structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610292139.7A
Other languages
English (en)
Other versions
CN107346751B (zh
Inventor
吴湘君
谢涛
虞勤琴
李明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610292139.7A priority Critical patent/CN107346751B/zh
Publication of CN107346751A publication Critical patent/CN107346751A/zh
Application granted granted Critical
Publication of CN107346751B publication Critical patent/CN107346751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

一种测试结构及其形成方法以及测试方法，其中测试结构包括：基底、以及位于基底表面的第一导电层；位于所述第一导电层上方的第二导电层，所述第二导电层包括相互电绝缘的第一子导电层以及第二子导电层，其中，所述第一子导电层包括若干分立的第一金属层，所述第二子导电层通过第一导电插塞与第一导电层相连；位于第二导电层上方的第三导电层，第三导电层为梳状结构，包括第一梳柄部以及与第一梳柄部相连的分立的第一梳齿部，其中，分立的第一梳齿部通过第二导电插塞与分立的第一金属层相连；第一测试垫，第一测试垫与第一梳柄部相连；第二测试垫，第二测试垫与第一导电层或第二子导电层相连。本发明提高了测试结构中定位桥连缺陷的正确率。

Description

测试结构及其形成方法以及测试方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种测试结构及其形成方法以及测试方法。
背景技术
在半导体制造领域中，随着技术的发展，半导体器件的尺寸越来越小，而复杂度越来越高，为了对半导体器件的制造工艺进行监控，保证半导体器件的可靠性，通常的做法是在半导体器件中形成测试结构(test key)，用于半导体器件的一些关键参数的测试和模拟，以保证半导体器件出厂的质量。
所述测试结构通常与晶圆片中的半导体器件在同样的半导体工艺中制造获得，且所述测试结构与所述半导体器件具有相互的对应关系；半导体器件中每一层互连线对应测试结构中位于同一层的测试线，半导体器件中的每一个插塞对应于测试结构中位于同一层的测试插塞。由于测试结构与半导体器件在相同工艺中制备，且具有相互的对应关系，因此通过检测所述测试结构的性能，也就可以获得晶圆片中半导体器件的性能。通过测试结构来反映晶圆片中半导体器件的性能，避免了对晶圆片中半导体器件的破坏。
金属桥连(metal bridge)是半导体器件的互连结构制备过程中的主要缺陷(defect)之一，金属桥连造成互连结构中发生不必要的短路(short)问题。然而，现有技术提供的测试结构难以有效的定位发生金属桥连缺陷的位置。
发明内容
本发明解决的问题是提供一种测试结构及其形成方法以及测试方法，能够有效的定位测试结构中的第一导电插塞桥连缺陷位置或第二导电插塞桥连缺陷位置。
为解决上述问题，本发明提供一种测试结构，包括：基底、以及位于基底表面的第一导电层；位于所述第一导电层上方的第二导电层，所述第二导电层包括相互电绝缘的第一子导电层以及第二子导电层，其中，所述第一子导电层包括若干分立的第一金属层，所述第二子导电层通过第一导电插塞与第一导电层相连；位于所述第二导电层上方的第三导电层，所述第三导电层为梳状结构，包括第一梳柄部以及与所述第一梳柄部相连的分立的第一梳齿部，其中，所述分立的第一梳齿部通过第二导电插塞与所述分立的第一金属层相连；第一测试垫，所述第一测试垫与所述第一梳柄部相连；第二测试垫，所述第二测试垫与所述第一导电层或第二子导电层相连。
可选的，所述第二子导电层为梳状结构，包括第二梳柄部以及与所述第二梳柄部相连的分立的第二梳齿部。可选的，所述分立的第二梳齿部的排列方向与所述第一梳齿部的排列方向相互垂直。
可选的，所述第一导电层包括若干分立的第二金属层，其中，所述分立的第二金属层通过所述第一导电插塞与所述分立的第二梳齿部相连。可选的，所述若干分立的第二金属层的排列方向与所述分立的第一梳齿部的排列方向相同。
可选的，所述第二测试垫与所述第二子导电层的第二梳柄部相连。
可选的，所述第一导电层为梳状结构，包括第三梳柄部以及与所述第三梳柄部相连的分立的第三梳齿部。可选的，所述分立的第三梳齿部的排列方向与所述分立的第一梳齿部的排列方向相同。
可选的，所述第二子导电层包括若干分立的第三金属层，其中，所述分立的第三金属层通过所述第一导电插塞与所述分立的第三梳齿部相连。可选的，所述若干分立的第三金属层的排列方向与所述分立的第一梳齿部的排列方向相互垂直。可选的，所述第二测试垫与所述第一导电层的第三梳柄部相连。
可选的，所述测试结构还包括：覆盖所述基底表面、第一导电层表面、第二导电层表面以及第三导电层表面的介质层。
本发明还提供一种测试结构的形成方法，包括：提供基底；在所述基底表面形成第一导电层；在所述第一导电层顶部表面形成第一导电插塞；在所述第一导电层上方形成第二导电层，所述第二导电层包括相互电绝缘的第一子导电层以及第二子导电层，其中，所述第一子导电层包括若干分立的第一金属层，且所述第二子导电层通过所述第一导电插塞与所述第一导电层相连；在所述第一金属层顶部表面形成第二导电插塞；在所述第二导电层上方形成第三导电层，所述第三导电层为梳状结构，包括第一梳柄部以及与所述第一梳柄部相连的分立的第一梳齿部，其中，所述分立的第一梳齿部通过所述第二导电插塞与所述分立的第一金属层相连；形成第一测试垫，所述第一测试垫与所述第一梳柄部相连；形成第二测试垫，所述第二测试垫与所述第一导电层或第二子导电层相连。
本发明还提供一种测试方法，包括：提供如上述的测试结构；去除所述第三导电层，暴露出所述第二导电插塞顶部表面；对第一连接结构和第二连接结构进行电压衬度比对分析，确定第一导电插塞或第二导电插塞具有桥连缺陷的位置，其中，所述第一连接结构由第二导电插塞和第一子导电层构成，第二连接结构由第二子导电层、第一导电插塞和第一导电层构成。
可选的，在进行所述电压衬度比对分析过程中，所述第二导电插塞以及第一子导电层悬置，所述第二测试垫接地；通过扫描电镜确定所述具有桥连缺陷的位置。
可选的，通过所述电压衬度比对分析，获得所述第一连接结构的衬度亮度和第二连接结构的衬度亮度；依据所述第一连接结构的衬度亮度和第二连接结构的衬度亮度，确定所述第一导电插塞或第二导电插塞具有桥连缺陷的位置。
可选的，确定所述桥连缺陷的位置的方法包括：当某第一连接结构的衬度亮度较其它第一连接结构的衬度亮度亮时，所述衬度亮度更亮的第一连接结构中具有第一导电插塞桥连缺陷或第二导电插塞桥连缺陷。
可选的，在通过电压衬度比对分析确定第一导电插塞或第二导电插塞具有桥连缺陷的位置后，还包括步骤：对所述具有桥连缺陷的位置进行TEM分析，获得所述具有桥连缺陷的具体位置。
可选的，在去除所述第三导电层之前，还包括步骤，对所述测试结构进行电性测试，判断所述测试结构中是否具有桥连缺陷，当所述测试结构中具有桥连缺陷时，去除所述第三导电层。
可选的，所述电性测试的方法包括：在所述第一测试垫与第二测试垫之间施加电压，获得测试结构的电压-电流曲线；当所述电压-电流曲线中对应的电阻值小于预定值时，则确定所述测试结构中具有桥连缺陷。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的测试结构的技术方案中，由于与第二导电插塞相连的第一子导电层为若干分立的第一金属层，因此所述第一子导电层将不存在任何情况下各处电势均相同的情况，各分立的第一金属层依据其电连接的情况可以具有不同的电势，使得各分立的第一金属层可以具有不同的电压衬度。因此，根据判断所述第一金属层的电压衬度情况，能够获得第一金属层上方的第二导电插塞是否产生桥连缺陷，即第二导电插塞与第二子导电层之间具有桥连缺陷；还能够获得位于第一金属层上方的第一导电插塞是否产生桥连缺陷，即第一导电插塞与第一金属层之间具有桥连缺陷。因此，本发明提供的测试结构，能够应用电压衬度比对的方法查找桥连缺陷，提高查找桥连缺陷的正确率，有效的定位缺陷的位置。
本发明提供的测试方法的技术方案中，对第一连接结构和第二连接结构进行电压衬度比对分析，确定第一导电插塞或第二导电插塞具有桥连缺陷的位置。具体的，由于第一连接结构中，第一子导电层为若干分立的第一金属层，因此当所述第一连接结构中无桥连缺陷时，若干分立的第一连接结构的衬度亮度应该接近。当某第一连接结构中具有桥连缺陷时，该第一连接结构中的第二导电插塞桥连至第二子导电层上，造成该第一连接结构具有零电势，因此该第一连接结构的衬度亮度较其它第一连接结构的衬度亮度更亮。或者，当某第一连接结构中具有桥连缺陷时，第一导电插塞桥连至第一连接结构中的第一金属层，同样造成该第一连接结构具有零电势，因此该第一连接结构的衬度亮度较其它第一连接结构的衬度亮度更亮。采用电压衬度比对分析的方法，能够精确的定位出具有桥连缺陷的第一连接结构，便于后续继续对桥连缺陷的位置进行进一步的精确定位。
附图说明
图1至图3为一实施例提供的测试结构的结构示意图；
图4至图7为本发明一实施例提供的测试结构的结构示意图；
图8为本发明一实施例提供的去除第三导电层后测试结构的结构示意图；
图9为本发明一实施例提供的对测试结构进行电压衬度比对分析获得的SEM图谱；
图10至图13为本发明另一实施例提供的测试结构的结构示意图；
图14为本发明另一实施例提供的去除第三导电层后测试结构的结构示意图。
具体实施方式
由背景技术可知，现有技术提供的测试结构难以有效的定位发生金属桥连缺陷的位置。
通常的，利用测试结构发现缺陷(defect)的方法主要包括以下步骤：首先，量测测试结构的I-V曲线图，依据量测到的I-V曲线图获知测试结构中是否具有短路(short)缺陷；步骤S2、在获知测试结构中具有短路缺陷后，对测试结构进行OBARCH分析，得到热点(hotspot)；步骤S3、去除测试结构中的上层金属层直至露出热点所在金属层；步骤S4、采用电子显微镜在所述热点区域查找桥连(bridge)位置；步骤S5、对所述测试结构进行FIB(FocusedIon Beam)切割观察处理，在切割面上找到桥连位置。
然而，上述方法中发现的热点定义的为一个区域而不是一个点，因此采用上述方法发现缺陷的成功率低。
为此，提出采用电压衬度比对(VC)方法精确定位short缺陷的位置，从而有效的提高发现测试结构中缺陷的准确率。
参考图1至图3，图1至图3为一实施例提供的测试结构的结构示意图，其中，图1为测试结构的俯视结构示意图，图2为图1中沿XX1方向的剖面结构示意图，图3为图1中沿YY1方向的剖面结构示意图。
所述测试结构包括：若干分立的第一导电层10；位于第一导电层10上方的第一导电插塞11，所述第一导电插塞11与第一导电层10电连接；位于第一导电插塞11上方的第二导电层20，所述第二导电层20为2个相对的梳状结构，其中，梳状结构中的梳齿部间隔相嵌排列，其中，一个梳状结构的梳齿部通过所述第一导电插塞11与第一导电层10相连；位于另一个梳状结构上方的第二导电插塞21，所述第二导电插塞21与另一个梳状结构的梳齿部相连；位于所述第二导电插塞21上方的第三导电层30，所述第三导电层301通过第二导电插塞21与另一梳状结构的梳齿部相连；与一个梳齿结构的梳柄部相连的第一测试垫(未图示)；与另一个梳齿结构的梳柄部相连的第二测试垫(未图示)；覆盖所述第一导电层10、第一导电插塞11、第二导电层20、第二导电插塞21以及第三导电层30的介质层00。
对上述测试结构进行测试的过程中，当确定所述测试结构中具有桥连缺陷后，去除第三导电层30，然后将所述测试结构进行电压衬度(VC，VoltageContrast)比对分析。然而，由于上述测试结构中，连接第三导电层30的第二导电层20为梳状结构，所述梳状结构中的分立的梳齿部相互电连接，所述梳齿部具有相同的电势。当任一梳齿部下方的第一导电插塞11发生桥连或者上方的第二导电插塞21发生桥连时，由于与第三导电层30连接的第二导电层20具有相同的电势，因此获得的与第三导电层30连接的第二导电层20的各梳齿部的衬度亮度相同，因此无法通过比对衬度亮度的方法，获得第一导电插塞11发生桥连缺陷或第二导电插塞21发生桥连缺陷的位置。
为解决上述问题，本发明提供一种测试结构，包括：基底、以及位于基底表面的第一导电层；位于所述第一导电层上方的第二导电层，所述第二导电层包括相互电绝缘的第一子导电层以及第二子导电层，其中，所述第一子导电层包括若干分立的第一金属层，所述第二子导电层通过第一导电插塞与第一导电层相连；位于所述第二导电层上方的第三导电层，所述第三导电层为梳状结构，包括第一梳柄部以及与所述第一梳柄部相连的分立的第一梳齿部，其中，所述分立的第一梳齿部通过第二导电插塞与所述分立的第一金属层相连；第一测试垫，所述第一测试垫与所述第一梳柄部相连；第二测试垫，所述第二测试垫与所述第一导电层或第二子导电层相连。
本发明提供的测试结构中，由于与第二导电插塞相连的第一子导电层为若干分立的第一金属层，因此所述第一子导电层将不存在任何情况下各处电势均相同的情况，各分立的第一金属层依据其电连接的情况可以具有不同的电势，使得各分立的第一金属层可以具有不同的电压衬度。因此，根据判断所述第一金属层的电压衬度情况，能够获得第一金属层上方的第二导电插塞是否产生桥连缺陷，即第二导电插塞与第二子导电层之间具有桥连缺陷；还能够获得位于第一金属层上方的第一导电插塞是否产生桥连缺陷，即第一导电插塞与第一金属层之间具有桥连缺陷。因此，本发明提供的测试结构，能够应用电压衬度比对的方法查找桥连缺陷，提高查找桥连缺陷的正确率，有效的定位缺陷的位置。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图7为本发明一实施例提供的测试结构的结构示意图。
参考图4至图7，图4为测试结构的俯视结构示意图，图5为图4中沿AA1方向的剖面结构示意图，图6为图4中沿BB1方向的剖面结构示意图，图7为图4中沿CC1方向的剖面结构示意图。需要说明的是，为了便于图示和说明，图4中示出了第二导电层、第三导电层、第二导电插塞和第一导电插塞的相对位置。所述测试结构包括：
基底(未图示)、位于基底表面的第一导电层；
位于所述第一导电层上方的第二导电层，所述第二导电层包括相互电绝缘的第一子导电层以及第二子导电层121，其中，所述第一子导电层包括相互分立的第一金属层122，所述第二子导电层121通过第一导电插塞101与第一导电层相连；
位于所述第二导电层上方的第三导电层130，所述第三导电层130为梳状结构，包括第一梳柄部131以及与所述第一梳柄部131相连的分立的第一梳齿部132，其中，所述分立的第一梳齿部132通过所述第二导电插塞102与所述分立的第一金属层122相连；
第一测试垫(未图示)，所述第一测试垫与所述第一梳柄部131相连；
第二测试垫(未图示)，所述第二测试垫与所述第一导电层110或第二子导电层相连。
以下将结合附图对本实施例提供的测试结构进行详细说明。
所述基底包括衬底，所述衬底上还可以形成有半导体器件，例如为NMOS器件、PMOS器件、CMOS器件、电阻器、电容器或电感器等，所述衬底上还可以形成有多层互连结构。
本实施例中，所述第一导电层包括若干分立的第二金属层110，且所述分立的第二金属层110的排列方向与所述分立的第一梳齿部132的排列方向相同。所述第二金属层110的形状为条状，且所述第二金属层110的延伸方向与所述第一梳齿部132的延伸方向相同。
所述第一导电层的材料包括铜、铝或钨。本实施例中，所述相邻第二金属层110之间的距离为大于或等于工艺允许的最小间距，且所述第二金属层110的宽度尺寸大于或等于工艺允许的最小特征尺寸。
所述第二导电层的材料包括铜、铝或钨。所述第一子导电层中，相邻第一金属层122之间的距离为大于或等于工艺允许的最小间距，且所述第一金属层122的宽度尺寸大于或等于工艺允许的最小特征尺寸。
本实施例中，所述第二子导电层121为梳状结构，包括第二梳柄部210以及与所述第二梳柄部210相连的分立的第二梳齿部220，其中，所述分立的第二金属层110通过第一导电插塞101与所述分立的第二梳齿部220相连，从而使得第一导电层与所述第二子导电层121相连。
所述分立的第二梳齿部220的排列方向与所述第一梳齿部132的排列方向相互垂直，且所述第二梳齿部220的延伸方向与所述第梳齿部132的延伸方向相互垂直。
所述第二子导电层121中，相邻第二梳齿部220之间的距离大于或等于工艺允许的最小间距，所述第二梳齿部220的宽度尺寸大于或等于工艺允许的最小特征尺寸。
本实施例中，所述测试结构中的第一导电插塞101未产生桥连缺陷时，应该为第一导电插塞101与第二子导电层电连接；当所述测试结构中的第一导电插塞101发生桥连缺陷时，第一导电插塞101的位置发生偏移，造成第一导电插塞101与第一子导电层电连接。
所述第三导电层130的材料包括铜、铝或钨。相邻第一梳齿部132之间的距离大于或等于工艺允许的最小间距，且所述第一梳齿部132的宽度尺寸大于或等于工艺允许的最小特征尺寸。
本实施例中，所述测试结构中的第二导电插塞102未产生桥连缺陷时，应该为第二导电插塞102与第一子导电层电连接，也可认为，应该为第二导电插塞102与第一金属层122电连接；当所述测试结构中的第二导电插塞102产生桥连缺陷时，第二导电插塞102的位置发生偏移，造成第二导电插塞102与第二子导电层121电连接。
所述第三导电层130为梳状结构，所述第一测试垫与所述第三导电层130的第一梳柄部131电连接。本实施例中，所述第一测试垫包括第一顶层测试垫，且所述第一顶层测试垫与所述第三导电层130处于同层。
所述第二子导电层121为梳状结构，所述第二测试垫与所述第二子导电层121的第二梳柄部210电连接。本实施例中，所述第二测试垫包括第二底层测试垫、位于第二底层测试垫上方的第二顶层测试垫，还包括连接所述第二底层测试垫以及第二顶层测试垫的测试插塞，其中，所述第二底层测试垫与所述第二子导电层121处于同层，所述第二顶层测试垫与所述第一顶层测试垫处于同层。
在测试过程中，通过向所述第一测试垫和第二测试垫施加电压，从而获得测试结构的电压-电流曲线。
本实施例中，所述测试结构还包括覆盖所述基底表面、第一导电层表面、第二导电层表面、以及第三导电层130表面的介质层100。
本实施例提供的测试结构中，所述第二导电层中的第二子导电层121通过第一导电插塞101与第一导电层相连，第一子导电层通过第二导电插塞102与第三导电层130相连，且所述第一子导电层与第二子导电层121之间相互电绝缘。因此，本实施例中，测试结构具有相邻间隔排列的第一连接结构和第二连接结构，其中，第一连接结构由第二导电插塞102和第一子导电层构成，第二连接结构由第二子导电层121、第一导电插塞101和第一导电层构成。
在采用电压衬度比对分析的过程中，由于与第二导电插塞102相连的第一子导电层为若干分立的第一金属层122，因此所述第一子导电层将不存在任何情况下各处电势均相同的情况，各分立的第一金属层122依据其电连接的情况可以具有不同的电势，使得各分立的第一金属层122可以具有不同的电压衬度。因此，根据判断所述第一金属层122的电压衬度情况，能够获得第一金属层122上方的第二导电插塞102是否产生桥连缺陷，即第二导电插塞102与第二子导电层121之间具有桥连缺陷；还能够获得位于第一金属层122上方的第一导电插塞101是否产生桥连缺陷，即第一导电插塞101与第一金属层122之间具有桥连缺陷。
因此，采用本实施例提供的测试结构，能够采用通过电压衬度比对的方法获得第一连接结构的电压衬度，当测试结构中不存在桥连缺陷时，各第一连接结构的电压衬度应基本一致；当测试结构中具有桥连缺陷时，所述具有桥连缺陷的第一连接结构的电压衬度将接近第二连接结构的电压衬度。
综上，本发明提供的测试结构，能够应用电压衬度比对的方法查找桥连缺陷，提高查找桥连缺陷的正确率，有效的定位缺陷的位置。
相应的，本实施例还提供一种测试方法，包括：
参考图4至7，提供上述测试结构。
对所述测试结构进行电性测试，判断所述测试结构中是否具有桥连缺陷，当所述测试结构中具有桥连缺陷时，去除所述第三导电层130。具体的，所述电性测试的方法包括：在所述第一测试垫与第二测试垫之间施加电压，获得测试结构的电压-电流曲线；当所述电压-电流曲线中对应的电阻值小于预定值时，则确定所述测试结构中具有桥连缺陷。
因此，首先确定测试结构中具有桥连缺陷后，后续再采用电压比对的方法，确定所述桥连缺陷的位置，以下将具体说明。
参考图8，去除所述第三导电层130(参考图4至图7)，暴露出所述第二导电插塞102顶部表面。
本实施例中，在去除所述第三导电层130的过程中还去除所述第一测试垫。具体的，采用机械研磨的方法，研磨去除所述第三导电层130以及第一测试垫。
在进行电压衬度比对分析过程中，所述第一连接结构悬置，即所述第二导电插塞102以及第一子导电层悬置，所述第二连接结构接地，即通过所述第二测试垫接地；然后通过扫描电镜(SEM，scanning electron microscope)确定所述具有桥连缺陷的位置。
结合参考所述电压衬度比对分析的原理，在电压衬度比对分析过程中，处理腔室内形成有二次电子；悬空的金属线(floating metal line)会形成动态正电势，吸收掉能量低的二次电子，因此SEM图谱中悬空的金属线对应的衬度偏暗；接地的金属线(grounding metal line)保持零电势，因此不会对二次电子产生影响，因此SEM图谱中接地的金属线对应的衬垫偏亮。
具体到本实施例中，通过电压衬度比对分析，获得所述第一连接结构的衬度亮度和第二连接结构的衬度亮度；依据所述第一连接结构的衬度亮度和第二连接结构的衬度亮度，确定所述第一导电插塞或第二导电插塞具有桥连缺陷的位置。由于第一连接结构中的第一子导电层悬空，第二连接结构中的第二测试垫接地，因此当第一连接结构中无桥连缺陷时，第一连接结构的衬度亮度较第二连接结构的衬度亮度暗。
由于第一连接结构中，第一子导电层为若干分立的第一金属层122，因此当所述第一连接结构中无桥连缺陷时，若干分立的第一连接结构的衬度亮度应该接近。当某第一连接结构中具有桥连缺陷时，该第一连接结构中的第二导电插塞102桥连至第二子导电层121上，造成该第一连接结构具有零电势，因此该第一连接结构的衬度亮度较其它第一连接结构的衬度亮度更亮。或者，当某第一连接结构中具有桥连缺陷时，第一导电插塞101桥连至第一连接结构中的第一金属层122，同样造成该第一连接结构具有零电势，因此该第一连接结构的衬度亮度较其它第一连接结构的衬度亮度更亮。
因此，本实施例中，确定所述桥连缺陷的位置的方法包括：当某第一连接结构的衬度亮度较其它第一连接结构的衬度亮度亮时，所述衬度亮度更亮的第一连接结构中具有第一导电插塞桥连缺陷或第二导电插塞桥连缺陷。
参考图9，图9为对测试结构进行电压衬度比对分析获得的SEM图谱，包括间隔排列的第一连接结构的衬度A和第二连接结构的衬度B，其中，第二连接结构的衬度B中出现具有衬度亮度较其他衬度B亮度更亮的衬度b，则确定所述衬度b对应的第二连接结构中具有桥连缺陷。
采用电压衬度比对分析的方法，能够精确的定位出具有桥连缺陷的第一连接结构，便于后续继续对桥连缺陷的位置进行进一步的精确定位。
为了进一步的精确定位缺陷位置，进一步判断第一导电插塞101具有桥连缺陷还是第二导电插塞102具有桥连缺陷，在通过电压衬度比对分析确定所述第一导电插塞或第二导电插塞具有桥连缺陷的位置后，还包括步骤：对所述具有桥连缺陷的位置进行TEM分析，获得所述具有桥连缺陷的具体位置。
由于前述定位出具有桥连缺陷的第一连接结构的正确率高，使得在进行TEM分析时，能够正确的选取需要进行TEM分析的位置，从而提高TEM分析找到具有缺陷位置的成功率。
相应的，本实施例还提供一种测试结构的形成方法，包括：
提供基底；
在所述基底表面形成第一导电层。所述第一导电层包括若干分立的第二金属层。
在所述第一导电层顶部表面形成第一导电插塞。
在所述第一导电层上方形成第二导电层，所述第二导电层包括相互电绝缘的第一子导电层以及第二子导电层，其中，所述第一子导电层包括若干分立的第一金属层，且所述第二子导电层通过所述第一导电插塞与所述第一导电层相连。所述第二子导电层为梳状结构，包括第二梳柄部以及与所述第二梳柄部相连的分立的第二梳齿部，所述第二梳齿部通过第一导电插塞与所述第二金属层相连。
在所述第一金属层顶部表面形成第二导电插塞。
在所述第二导电层上方形成第三导电层，所述第三导电层为梳状结构，包括第一梳柄部以及与所述第一梳柄部相连的分立的第一梳齿部，其中，所述分立的第一梳齿部通过所述第二导电插塞与所述分立的第一金属层相连。
形成第一测试垫，所述第一测试垫与所述第一梳柄部相连；
形成第二测试垫，所述第二测试垫与所述第一导电层或第二子导电层相连。本实施例中，所述第二测试垫与所述第二子导电层相连。
图10至图13为本发明另一实施例提供的测试结构的结构示意图。
与前一实施例不同的是，本实施例中，所述第一导电层为梳状结构，所述第二子导电层包括若干分立的第三金属层，其中，所述分立的第三金属层通过所述第一导电插塞与所述分立的第二梳齿部相连，且第二测试垫与第一导电层的第三梳柄部相连。
图10为本发明另一实施例提供的测试结构的俯视结构示意图，图11为图10中沿aa1方向的剖面结构示意图，图12为图10中沿bb1方向的剖面结构示意图，图13为图10中沿cc1方向的剖面结构示意图。
以下将结合附图对本实施例提供的测试结构进行详细说明。所述测试结构包括：
基底(未图示)、位于基底表面的第一导电层310。
所述第一导电层310为梳状结构，包括第三梳柄部311以及与所述第三梳柄部311相连的分立的第三梳齿部312。
位于所述第一导电层310上方的第二导电层，所述第二导电层包括相互电绝缘的第一子导电层以及第二子导电层，其中，所述第一子导电层包括若干分立的第一金属层322，所述第二子导电层通过第一导电插塞301与第一导电层310相连。
所述第二子导电层包括若干分立的第三金属层333，其中，所述分立的第三金属层333通过所述第一导电插塞301与所述分立的第三梳齿部312相连。
位于所述第二导电层上方的第三导电层330，所述第三导电层330为梳状结构，包括第一梳柄部331以及与所述第一梳柄部331相连的分立的第一梳齿部332，其中，所述分立的第一梳齿部332通过第二导电插塞302与所述分立的第一金属层322相连。
所述分立的第三梳齿部312的排列方向与所述分立的第一梳齿部332的排列方向相同。所述若干分立的第三金属层333的排列方向与所述分立的第一梳齿部332的排列方向相互垂直。
第一测试垫(未图示)，所述第一测试垫与所述第一梳柄部331相连。
第二测试垫(未图示)，所述第二测试垫与所述第一导电层310相连。具体的，第二测试垫与第一导电层310的第三梳柄部311相连，所述第二测试垫包括第二底层测试垫、位于第二底层测试垫上方的第二上层测试垫、以及位于第二上层测试垫上方的第二顶层测试垫，还包括位于相邻测试垫之间的测试插塞，所述第二底层测试垫与所述第一导电层310处于同层，所述第二上层测试垫与所述第二导电层处于同层，所述第二顶层测试垫与所述第三导电层330处于同层。
所述测试结构还包括：覆盖所述基底表面、第一导电层310表面、第二导电层表面以及第三导电层330表面的介质层300。
本实施例提供的测试结构中，所述第二导电层中的第二子导电层通过第一导电插塞301与第一导电层310相连，第二一导电层通过第二导电插塞302与第三导电层330相连，且所述第一子导电层与第二子导电层之间相互电绝缘。因此，本实施例中，测试结构具有相邻间隔排列的第一连接结构和第二连接结构，其中，第一连接结构由第二导电插塞302和第一子导电层构成，第二连接结构由第二子导电层、第一导电插塞301和第一导电层310构成。
在采用电压衬度比对分析的过程中，由于与第二导电插塞302相连的第一子导电层为若干分立的第一金属层322，因此所述第一子导电层将不存在任何情况下各处电势均相同的情况，各分立的第一金属层322依据其电连接的情况可以具有不同的电势，使得各分立的第一金属层322可以具有不同的电压衬度。因此，根据判断所述第一金属层322的电压衬度情况，能够获得第一金属层322上方的第二导电插塞302是否产生桥连缺陷，即第二导电插塞302与第二子导电层之间具有桥连缺陷；还能够获得位于第一金属层322上方的第一导电插塞301是否产生桥连缺陷，即第一导电插塞301与第一金属层322之间具有桥连缺陷。
因此，采用本实施例提供的测试结构，能够采用通过电压衬度比对的方法获得第一连接结构的电压衬度，当测试结构中不存在桥连缺陷时，各第一连接结构的电压衬度应基本一致；当测试结构中具有桥连缺陷时，所述具有桥连缺陷的第一连接结构的电压衬度将接近第二连接结构的电压衬度。
相应的，本实施例还提供一种测试方法，包括：
参考图10至图13，提供上述测试结构。
首先，对所述测试结构进行电性测试，判断所述测试结构中是否具有桥连缺陷当所述测试结构中具有桥连缺陷时，去除所述第三导电层330。有关电性测试的方法请参考前述实施例的说明，在此不再赘述。
参考图14，去除所述第三导电层330(参考图10至图13)，暴露出所述第二导电插塞302顶部表面。
在去除所述第三导电层330之后，对第一连接结构和第二连接结构进行电压衬度比对分析，确定所述第一导电插塞301或第二导电插塞302具有桥连缺陷的位置，其中，第一连接结构由第二导电插塞302和第一子导电层构成，第二连接结构由第二子导电层、第一导电插塞301和第一导电层310构成。
有关对第一连接结构和第二连接结构进行电压衬度比对分析，确定所述第一导电插塞301或第二导电插塞302具有桥连缺陷的位置的方法，请相应参考前一实施例的描述，在此不再赘述。
在通过电压衬度比对分析确定所述第一导电插塞301或第二导电插塞302具有桥连缺陷的位置后，还包括步骤，对所述具有桥连缺陷的位置进行TEM分析，获得所述具有桥连缺陷的具体位置，即确定是第一导电插塞301具有桥连缺陷还是第二导电插塞302具有桥连缺陷。
由于前述定位出具有桥连缺陷的第一连接结构的正确率高，使得在进行TEM分析时，能够正确的选取需要进行TEM分析的位置，从而提高TEM分析找到具有缺陷位置的成功率。
相应的，本实施例还提供一种测试结构的形成方法，包括：
提供基底；
在所述基底表面形成第一导电层。
所述第一导电层为梳状结构，包括第三梳柄部以及与所述第三梳柄部相连的分立的第三梳齿部。
在所述第一导电层顶部表面形成第一导电插塞。
本实施例中，所述第一导电插塞位于所述第三梳齿部顶部表面。
在所述第一导电层上方形成第二导电层，所述第二导电层包括相互电绝缘的第一子导电层以及第二子导电层，其中，所述第一子导电层包括若干分立的第一金属层，且所述第二子导电层通过所述第一导电插塞与所述第一导电层相连。
所述第二子导电层包括若干分立的第三金属层，其中，所述分立的第三金属层通过所述第一导电插塞与所述分立的第三梳齿部相连。
在所述第一金属层顶部表面形成第二导电插塞。
在所述第二导电层上方形成第三导电层，所述第三导电层为梳状结构，包括第一梳柄部以及与所述第一梳柄部相连的分立的第一梳齿部，其中，所述分立的第一梳齿部通过所述第二导电插塞与所述分立的第一金属层相连。
所述分立的第三梳齿部的排列方向与所述分立的第一梳齿部的排列方向相同；所述若干分立的第三金属层的排列方向与所述分立的第一梳齿部的排列方向相互垂直。
形成第一测试垫，所述第一测试垫与所述第一梳柄部相连；
形成第二测试垫，所述第二测试垫与所述第一导电层或第二子导电层相连。
本实施例中，所述第二测试垫与所述第一导电层的第三梳柄部相连。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种测试结构，其特征在于，包括：
基底、以及位于基底表面的第一导电层；
位于所述第一导电层上方的第二导电层，所述第二导电层包括相互电绝缘的第一子导电层以及第二子导电层，其中，所述第一子导电层包括若干分立的第一金属层，所述第二子导电层通过第一导电插塞与第一导电层相连；
位于所述第二导电层上方的第三导电层，所述第三导电层为梳状结构，包括第一梳柄部以及与所述第一梳柄部相连的分立的第一梳齿部，其中，所述分立的第一梳齿部通过第二导电插塞与所述分立的第一金属层相连；
第一测试垫，所述第一测试垫与所述第一梳柄部相连；
第二测试垫，所述第二测试垫与所述第一导电层或第二子导电层相连。
2.如权利要求1所述的测试结构，其特征在于，所述第二子导电层为梳状结构，包括第二梳柄部以及与所述第二梳柄部相连的分立的第二梳齿部。
3.如权利要求2所述的测试结构，其特征在于，所述分立的第二梳齿部的排列方向与所述第一梳齿部的排列方向相互垂直。
4.如权利要求2所述的测试结构，其特征在于，所述第一导电层包括若干分立的第二金属层，其中，所述分立的第二金属层通过所述第一导电插塞与所述分立的第二梳齿部相连。
5.如权利要求4所述的测试结构，其特征在于，所述若干分立的第二金属层的排列方向与所述分立的第一梳齿部的排列方向相同。
6.如权利要求2所述的测试结构，其特征在于，所述第二测试垫与所述第二子导电层的第二梳柄部相连。
7.如权利要求1所述的测试结构，其特征在于，所述第一导电层为梳状结构，包括第三梳柄部以及与所述第三梳柄部相连的分立的第三梳齿部。
8.如权利要求7所述的测试结构，其特征在于，所述分立的第三梳齿部的排列方向与所述分立的第一梳齿部的排列方向相同。
9.如权利要求7所述的测试结构，其特征在于，所述第二子导电层包括若干分立的第三金属层，其中，所述分立的第三金属层通过所述第一导电插塞与所述分立的第三梳齿部相连。
10.如权利要求9所述的测试结构，其特征在于，所述若干分立的第三金属层的排列方向与所述分立的第一梳齿部的排列方向相互垂直。
11.如权利要求7所述的测试结构，其特征在于，所述第二测试垫与所述第一导电层的第三梳柄部相连。
12.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括：覆盖所述基底表面、第一导电层表面、第二导电层表面以及第三导电层表面的介质层。
13.一种测试结构的形成方法，其特征在于，包括：
提供基底；
在所述基底表面形成第一导电层；
在所述第一导电层顶部表面形成第一导电插塞；
在所述第一导电层上方形成第二导电层，所述第二导电层包括相互电绝缘的第一子导电层以及第二子导电层，其中，所述第一子导电层包括若干分立的第一金属层，且所述第二子导电层通过所述第一导电插塞与所述第一导电层相连；
在所述第一金属层顶部表面形成第二导电插塞；
在所述第二导电层上方形成第三导电层，所述第三导电层为梳状结构，包括第一梳柄部以及与所述第一梳柄部相连的分立的第一梳齿部，其中，所述分立的第一梳齿部通过所述第二导电插塞与所述分立的第一金属层相连；
形成第一测试垫，所述第一测试垫与所述第一梳柄部相连；
形成第二测试垫，所述第二测试垫与所述第一导电层或第二子导电层相连。
14.一种测试方法，其特征在于，包括：
提供如权利要求1至12任一项所述的测试结构；
去除所述第三导电层，暴露出所述第二导电插塞顶部表面；
对第一连接结构和第二连接结构进行电压衬度比对分析，确定第一导电插塞或第二导电插塞具有桥连缺陷的位置，其中，所述第一连接结构由第二导电插塞和第一子导电层构成，第二连接结构由第二子导电层、第一导电插塞和第一导电层构成。
15.如权利要求14所述的测试方法，其特征在于，在进行所述电压衬度比对分析过程中，所述第二导电插塞以及第一子导电层悬置，所述第二测试垫接地；通过扫描电镜确定所述具有桥连缺陷的位置。
16.如权利要求15所述的测试方法，其特征在于，通过所述电压衬度比对分析，获得所述第一连接结构的衬度亮度和第二连接结构的衬度亮度；依据所述第一连接结构的衬度亮度和第二连接结构的衬度亮度，确定所述第一导电插塞或第二导电插塞具有桥连缺陷的位置。
17.如权利要求16所述的测试方法，其特征在于，确定所述桥连缺陷的位置的方法包括：当某第一连接结构的衬度亮度较其它第一连接结构的衬度亮度亮时，所述衬度亮度更亮的第一连接结构中具有第一导电插塞桥连缺陷或第二导电插塞桥连缺陷。
18.如权利要求15所述的测试方法，其特征在于，在通过电压衬度比对分析确定第一导电插塞或第二导电插塞具有桥连缺陷的位置后，还包括步骤：对所述具有桥连缺陷的位置进行TEM分析，获得所述具有桥连缺陷的具体位置。
19.如权利要求15所述的测试方法，其特征在于，在去除所述第三导电层之前，还包括步骤，对所述测试结构进行电性测试，判断所述测试结构中是否具有桥连缺陷，当所述测试结构中具有桥连缺陷时，去除所述第三导电层。
20.如权利要求19所述的测试方法，其特征在于，所述电性测试的方法包括：在所述第一测试垫与第二测试垫之间施加电压，获得测试结构的电压-电流曲线；当所述电压-电流曲线中对应的电阻值小于预定值时，则确定所述测试结构中具有桥连缺陷。
CN201610292139.7A 2016-05-05 2016-05-05 测试结构及其形成方法以及测试方法 Active CN107346751B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610292139.7A CN107346751B (zh) 2016-05-05 2016-05-05 测试结构及其形成方法以及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610292139.7A CN107346751B (zh) 2016-05-05 2016-05-05 测试结构及其形成方法以及测试方法

Publications (2)

Publication Number Publication Date
CN107346751A true CN107346751A (zh) 2017-11-14
CN107346751B CN107346751B (zh) 2020-03-10

Family

ID=60253965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610292139.7A Active CN107346751B (zh) 2016-05-05 2016-05-05 测试结构及其形成方法以及测试方法

Country Status (1)

Country Link
CN (1) CN107346751B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504181A (zh) * 2019-08-26 2019-11-26 上海华力集成电路制造有限公司 正交通孔链测试结构开路失效的分析方法
CN110660779A (zh) * 2019-09-26 2020-01-07 中芯集成电路制造(绍兴)有限公司 图形偏移的测试结构及其形成方法、图形偏移的检测方法
CN111211108A (zh) * 2018-11-22 2020-05-29 长鑫存储技术有限公司 半导体结构、测试垫结构及其制造方法
CN113745124A (zh) * 2020-05-28 2021-12-03 中芯国际集成电路制造(上海)有限公司 测试结构及测试方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767163A (zh) * 2004-10-25 2006-05-03 中芯国际集成电路制造(上海)有限公司 测试半导体器件内的通孔中的残留物的测试结构
CN101577265A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 击穿电压的测试结构、应用该测试结构的分析方法和晶圆
CN102412232A (zh) * 2010-09-17 2012-04-11 中芯国际集成电路制造(上海)有限公司 一种短路缺陷测试装置和方法
CN102967813A (zh) * 2011-08-31 2013-03-13 中芯国际集成电路制造(上海)有限公司 一种测试结构及测试方法
CN203553153U (zh) * 2013-11-14 2014-04-16 中芯国际集成电路制造(北京)有限公司 反熔丝结构
CN103779327A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 Imd测量电路结构和imd性能测试方法
CN103887280A (zh) * 2012-12-20 2014-06-25 武汉新芯集成电路制造有限公司 对层间电介质进行可靠性分析的测试结构及测试方法
CN203895444U (zh) * 2014-03-07 2014-10-22 中芯国际集成电路制造(北京)有限公司 一种接触孔搭桥测试结构
CN104183574A (zh) * 2013-05-22 2014-12-03 中芯国际集成电路制造(上海)有限公司 半导体测试结构及测试方法
CN104201171A (zh) * 2014-09-01 2014-12-10 上海华力微电子有限公司 一种检测缺陷残留的测试结构
CN104282594A (zh) * 2014-10-20 2015-01-14 武汉新芯集成电路制造有限公司 监测介质层性能的测试结构
CN104465620A (zh) * 2014-04-22 2015-03-25 上海华力微电子有限公司 一种新的芯片测试结构
CN104733438A (zh) * 2013-12-19 2015-06-24 中芯国际集成电路制造(上海)有限公司 一种晶圆允收测试结构

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767163A (zh) * 2004-10-25 2006-05-03 中芯国际集成电路制造(上海)有限公司 测试半导体器件内的通孔中的残留物的测试结构
CN101577265A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 击穿电压的测试结构、应用该测试结构的分析方法和晶圆
CN102412232A (zh) * 2010-09-17 2012-04-11 中芯国际集成电路制造(上海)有限公司 一种短路缺陷测试装置和方法
CN102967813A (zh) * 2011-08-31 2013-03-13 中芯国际集成电路制造(上海)有限公司 一种测试结构及测试方法
CN103779327A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 Imd测量电路结构和imd性能测试方法
CN103887280A (zh) * 2012-12-20 2014-06-25 武汉新芯集成电路制造有限公司 对层间电介质进行可靠性分析的测试结构及测试方法
CN104183574A (zh) * 2013-05-22 2014-12-03 中芯国际集成电路制造(上海)有限公司 半导体测试结构及测试方法
CN203553153U (zh) * 2013-11-14 2014-04-16 中芯国际集成电路制造(北京)有限公司 反熔丝结构
CN104733438A (zh) * 2013-12-19 2015-06-24 中芯国际集成电路制造(上海)有限公司 一种晶圆允收测试结构
CN203895444U (zh) * 2014-03-07 2014-10-22 中芯国际集成电路制造(北京)有限公司 一种接触孔搭桥测试结构
CN104465620A (zh) * 2014-04-22 2015-03-25 上海华力微电子有限公司 一种新的芯片测试结构
CN104201171A (zh) * 2014-09-01 2014-12-10 上海华力微电子有限公司 一种检测缺陷残留的测试结构
CN104282594A (zh) * 2014-10-20 2015-01-14 武汉新芯集成电路制造有限公司 监测介质层性能的测试结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211108A (zh) * 2018-11-22 2020-05-29 长鑫存储技术有限公司 半导体结构、测试垫结构及其制造方法
CN110504181A (zh) * 2019-08-26 2019-11-26 上海华力集成电路制造有限公司 正交通孔链测试结构开路失效的分析方法
CN110660779A (zh) * 2019-09-26 2020-01-07 中芯集成电路制造(绍兴)有限公司 图形偏移的测试结构及其形成方法、图形偏移的检测方法
CN110660779B (zh) * 2019-09-26 2021-01-29 中芯集成电路制造(绍兴)有限公司 图形偏移的测试结构及其形成方法、图形偏移的检测方法
CN113745124A (zh) * 2020-05-28 2021-12-03 中芯国际集成电路制造(上海)有限公司 测试结构及测试方法

Also Published As

Publication number Publication date
CN107346751B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
CN110783214B (zh) 晶片级测试方法及其测试结构
US6770496B2 (en) Method of testing electronic devices
US7851793B2 (en) Test structure with TDDB test pattern
CN102386167B (zh) 一种半导体器件结构
CN107346751A (zh) 测试结构及其形成方法以及测试方法
US6902941B2 (en) Probing of device elements
CN105304614B (zh) 一种测试结构及测试方法
CN104576433A (zh) 于扩散阻障层中检测缺陷的方法
JP2004150840A (ja) 半導体集積回路の不良解析装置、システムおよび検出方法
CN109946586A (zh) 芯片电连接缺陷的检测方法
CN111477262A (zh) 半导体器件的失效分析方法
CN103779327B (zh) Imd测量电路结构和imd性能测试方法
US8056025B1 (en) Integration of open space/dummy metal at CAD for physical debug of new silicon
JP2002026100A (ja) 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法
CN104425305B (zh) 一种测试结构失效分析方法
CN112331573B (zh) 三维存储器的漏电分析方法及三维存储器
CN106469662B (zh) 金属缺陷的检测方法及检测结构的形成方法
CN207009435U (zh) 晶圆测试结构
JP2008041757A (ja) 半導体検査装置および半導体検査方法
JP2002203882A (ja) 電子デバイスの製造方法
TW201444007A (zh) 半導體結構及其測試方法
JP3654434B2 (ja) 試験用コンタクトチェーンおよびそれに関連するデバッグ方法
CN113345509B (zh) 地址线的测试样品及其测试方法
CN107248499A (zh) 静电释放装置及制造方法、聚焦离子束设备及使用方法
JPH04290242A (ja) 半導体素子の検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant