CN113345509B - 地址线的测试样品及其测试方法 - Google Patents

Abstract

本申请实施例公开了一种地址线的测试样品及其测试方法，方法包括：提供具有裸露的地址线层的半导体结构；地址线层包含多条均沿第一方向延伸且相距第一距离的地址线；在其中一条地址线的至少一侧形成标记；形成覆盖地址线的绝缘层；基于标记，确定地址线层中的第一区域、第二区域、第三区域以及第四区域；其中，第一区域与第二区域的连线与第一方向平行；第三区域与第四区域分别位于第一区域的两侧，且第一区域与第三区域及第四区域沿与第一方向垂直的第二方向的间距均为第一距离；去除覆盖第一区域、第二区域、第三区域、第四区域的部分绝缘层；根据第一区域、第二区域、第三区域、第四区域间的电流情况，确定第一区域对应的地址线的引出情况。

Description

地址线的测试样品及其测试方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种地址线的测试样品及其测试方法。

背景技术

随着半导体芯片技术的发展，集成化程度越来越高，所需要的半导体芯片制造技术也越来越精密，在半导体芯片制造过程中或完成制造时，需要对半导体芯片地址线的相关参数进行测试，以监测生产出的半导体芯片是否符合工艺要求，良率是否合格等，并可以通过对半导体芯片地址线的相关参数进行测试，找出芯片异常的原因，为相应的工艺改进提供依据。

然而，相关技术中对地址线进行测试时，存在无法准确判断地址线是否成功引出的问题。

发明内容

为解决相关技术问题，本申请实施例提出一种地址线的测试样品及其测试方法。

本申请实施例提供了一种地址线的测试方法，所述方法包括：

提供具有裸露的地址线层的半导体结构；所述地址线层包含多条均沿第一方向延伸且相距第一距离的地址线；

在其中一条所述地址线的至少一侧形成标记；

形成覆盖所述地址线的绝缘层；

基于所述标记，确定所述地址线层中的第一区域、第二区域、第三区域以及第四区域；其中，所述第一区域与第二区域的连线与所述第一方向平行；所述第三区域与第四区域分别位于所述第一区域的两侧，且所述第一区域与第三区域及第四区域沿与所述第一方向垂直的第二方向的间距均为所述第一距离；

去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层，暴露出所述第一区域、第二区域、第三区域、第四区域；

根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况。

上述方案中，所述根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：

根据所述第一区域与第二区域之间的电流情况，判断所述第一区域和第二区域是否位于同一条地址线上；

根据所述第一区域、第二区域分别与第三区域、第四区域之间的电流情况，判断所述第一区域对应的地址线是否与两侧相邻的地址线短路；

当所述第一区域和第二区域位于同一条地址线上，且所述第一区域对应的地址线与两侧相邻的地址线未短路，则第一区域对应的地址线引出成功；

当所述第一区域和第二区域不位于同一条地址线上；和/或，所述第一区域对应的地址线与两侧任一相邻的地址线短路，则第一区域对应的地址线引出失败。

上述方案中，所述方法还包括：

基于所述标记，确定所述地址线层中的第五区域以及第六区域；其中，所述第三区域与第五区域的连线与所述第一方向平行，所述第四区域与第六区域的连线与所述第一方向平行；

去除覆盖所述第五区域以及第六区域上的部分绝缘层，暴露出所述第五区域以及第六区域；

所述根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：

根据所述第一区域、第二区域、第三区域、第四区域、第五区域、第六区域间的电流情况，确定所述第一区域对应的地址线的引出情况。

上述方案中，所述根据所述第一区域、第二区域、第三区域、第四区域、第五区域、第六区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：

根据所述第一区域与第二区域之间的电流情况，判断所述第一区域和第二区域是否位于同一条地址线上；

根据所述第一区域、第二区域分别与第三区域、第四区域之间的电流情况，第三区域与第五区域之间的电流情况，以及第四区域与第六区域之间的电流情况，判断所述第一区域对应的地址线是否与两侧相邻的地址线短路；

当所述第一区域和第二区域位于同一条地址线上，且所述第一区域对应的地址线与两侧相邻的地址线未短路，则第一区域对应的地址线引出成功；

当所述第一区域和第二区域不位于同一条地址线上；和/或，所述第一区域对应的地址线与两侧任一相邻的地址线短路，则第一区域对应的地址线引出失败。

上述方案中，所述方法还包括：

确定所述第一区域对应的地址线引出成功时，对第一区域对应的地址线进行波形测试。

上述方案中，所述方法还包括：

形成与所述第一区域连接的第一测试焊盘、与所述第二区域连接的第二测试焊盘、与所述第三区域连接的第三测试焊盘、与所述第四区域连接的第四测试焊盘；

通过所述第一测试焊盘、第二测试焊盘、第三测试焊盘、第四测试焊盘测量所述第一区域、第二区域、第三区域、第四区域间的电流情况。

上述方案中，所述去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层，包括：

利用聚焦离子束去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层。

上述方案中，所述方法还包括：

提供芯片；所述芯片包括地址线层以及覆盖所述地址线层的上层结构；

去除所述上层结构，以使所述芯片的地址线层裸露出来，从而得到所述半导体结构。

上述方案中，所述地址线层还包括位于所述地址线一侧的绝缘区域；

所述在其中一条所述地址线的至少一侧形成标记，包括：

在其中一条所述地址线的至少一侧形成焊盘或去除部分绝缘区域，以形成标记。

本申请实施例还提供了一种地址线的测试样品，包括：

地址线层；所述地址线层包括多条均沿第一方向延伸且相距第一距离的地址线；

位于地址线层上的第一区域、第二区域、第三区域、第四区域；其中，所述第一区域与第二区域的连线与所述第一方向平行；所述第三区域与第四区域分别位于所述第一区域的两侧，且所述第一区域与第三区域及第四区域沿与所述第一方向垂直的第二方向的间距均为所述第一距离；

位于地址线层上覆盖除所述第一区域、第二区域、第三区域、第四区域之外的地址线的绝缘层。

上述方案中，所述测试样品还包括：

与所述第一区域连接的第一测试焊盘、与所述第二区域连接的第二测试焊盘、与所述第三区域连接的第三测试焊盘、与所述第四区域连接的第四测试焊盘；

通过所述第一测试焊盘、第二测试焊盘、第三测试焊盘、第四测试焊盘测量所述第一区域、第二区域、第三区域、第四区域间的电流情况。

本申请实施例提供了一种地址线的测试样品及其测试方法，所述测试方法包括：提供具有裸露的地址线层的半导体结构；所述地址线层包含多条均沿第一方向延伸且相距第一距离的地址线；在其中一条所述地址线的至少一侧形成标记；形成覆盖所述地址线的绝缘层；基于所述标记，确定所述地址线层中的第一区域、第二区域、第三区域以及第四区域；其中，所述第一区域与第二区域的连线与所述第一方向平行；所述第三区域与第四区域分别位于所述第一区域的两侧，且所述第一区域与第三区域及第四区域沿与所述第一方向垂直的第二方向的间距均为所述第一距离；去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层，暴露出所述第一区域、第二区域、第三区域、第四区域；根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况。本申请实施例中通过先暴露出第一区域以及与所述第一区域具有预设的相对位置关系的第二区域、第三区域、第四区域，从而在判断第一区域对应的地址线的引出情况时，利用第一区域及与第一区域具有预设的相对位置关系的多个区域之间的电流情况的综合考虑，能够提高判断第一区域对应的地址线是否成功引出的准确性。

附图说明

图1为本申请实施例提供的地址线的测试方法的实现流程示意图；

图2a-图2f为本申请一实施例的地址线的测试方法的实现过程示意图；

图3a-图3d为本申请一实施例的第一区域、第二区域、第三区域、第四区域所对应的地址线的示意图；

图4为本申请一实施例提供的一种三维NAND型存储器的结构示意图；

图5为本申请另一实施例的第一区域、第二区域、第三区域、第四区域、第五区域、第六区域所对应的地址线的示意图。

具体实施方式

下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。

在对芯片的地址线进行测试前，会首先对目标芯片进行电路修理，暴露出目标地址线，暴露出的目标地址线引出导电连接结构并连接到一个外置的测试焊盘上，再对目标地址线进行测试，例如对地址线的波形进行测试，并进行电信号波形分析。但由于地址线尺寸过小(宽度约在20nm～30nm)，且与相邻地址线距离过近(20nm～40nm)，在修电路过程中较难判断引出的导电连接结构是否成功连接到某一地址线(目标地址线)上，以及该目标地址线是否与相邻地址线短路，即相关技术中，对地址线进行测试时，存在无法准确判断地址线是否成功引出的问题。可以理解的是，在无法准确判断地址线是否成功引出时，也就无法确定地址线信号波形的准确性。

为此，提出了本申请实施例的以下技术方案。

本申请实施例提供一种地址线的测试方法，图1为本申请实施例提供的一种地址线的测试方法的实现流程示意图。如图1所示，所述方法包括以下步骤：

步骤101：提供具有裸露的地址线层的半导体结构；所述地址线层包含多条均沿第一方向延伸且相距第一距离的地址线；

步骤102：在其中一条所述地址线的至少一侧形成标记；

步骤103：形成覆盖所述地址线的绝缘层；

步骤104：基于所述标记，确定所述地址线层中的第一区域、第二区域、第三区域以及第四区域；其中，所述第一区域与第二区域的连线与所述第一方向平行；所述第三区域与第四区域分别位于所述第一区域的两侧，且所述第一区域与第三区域及第四区域沿与所述第一方向垂直的第二方向的间距均为所述第一距离；

步骤105：去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层，暴露出所述第一区域、第二区域、第三区域、第四区域；

步骤106：根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况。

图2a-图2f为本申请一实施例的地址线的测试方法的实现过程示意图。下面结合图2a-图2f描述本申请实施例的地址线的测试方法的实现过程。

其中，在步骤101中，如图2a所示，提供的所述半导体结构具有裸露的地址线层，所述地址线层包含多条沿第一方向延伸的地址线，且相邻两条地址线的距离为第一距离D1。

实际应用中，由于对半导体芯片集成化程度的要求越来越高，地址线沿第二方向的宽度较小，且相邻地址线的距离较小。

在一些实施例中，所述方法还包括：

提供芯片；所述芯片包括地址线层以及覆盖所述地址线层的上层结构；

去除所述上层结构，以使所述芯片的地址线层裸露出来，从而得到所述半导体结构。

实际应用中，地址线层被上层结构覆盖着，在对地址线层中的地址线进行测试前需要先将覆盖地址线层的上层结构去除，使得地址线层裸露出来。

这里，去除所述上层结构的方法可以包括利用聚焦离子束去除所述上层结构，但去除所述上层结构的方法不限于此。

这里，聚焦离子束是利用电透镜将离子束聚焦成非常小尺寸的离子束轰击材料表面，实现材料的剥离、沉积、注入、切割和改性。

需要说明的是，本申请实施例提供的地址线的测试方法适用于所有具有地址线的存储器，例如：三维NAND型存储器、相变存储器(PCM，Phase Change Memory)等，特别适用于具有地址线密度分布较高的存储器。

这里，以三维NAND型存储器为例，如图4所示，所述上层结构可以包括：互连层金属插塞(英文可以表达为Via)、金属衬垫(英文可以表达为Pad)、钝化层、氧化层等。实际应用中，所述三维NAND型存储器芯片还包括位于地址线下层的互连层金属插塞、金属触点(CT，Contact)、晶体管、存储阵列(图4中未示出)等。

在步骤102中，如图2b所示，主要实现在地址线层形成标记。

实际应用中，在形成标记之前，需要先确定目标地址线，即需要先确定需要进行测试的地址线，这里选择的目标地址线可以为沿第一方向延伸的多条地址线中的任意一条地址线。在确定完目标地址线后，在目标地址线的至少一侧形成标记。

需要说明的是，地址线层中除了地址线还具有绝缘区域，且绝缘区域包括位于相邻地址线之间的绝缘区域以及沿第一方向分布于地址线两侧的绝缘区域。

需要说明的是，这里所述在其中一条地址线的至少一侧形成标记是指，在沿第一方向分布于地址线两侧的绝缘区域中的至少一侧形成标记。

实际应用中，所述绝缘区域的绝缘材料包括氧化硅，但不限于此。

在一些实施例中，所述地址线层还包括位于所述地址线一侧的绝缘区域；

所述在其中一条所述地址线的至少一侧形成标记，包括：

在其中一条所述地址线的至少一侧形成焊盘或去除部分绝缘区域，以形成标记。

在步骤103中，如图2c所示，主要用于将裸露的地址线用绝缘层重新覆盖。

需要说明的是，这里的绝缘层仅覆盖地址线以及相邻地址线之间的绝缘区域，而不覆盖沿第一方向分布于地址线两侧的绝缘区域。

可以理解的是，由于所做的标记形成在沿第一方向分布于地址线两侧的绝缘区域上，若绝缘层将沿第一方向分布于地址线两侧的绝缘区域也覆盖，则所做的标记也会被覆盖，这样就无法通过所做的标记确定地址线层中的第一区域、第二区域、第三区域以及第四区域。

实际应用中，形成所述绝缘层的方法可以包括沉积工艺，但不限于此。

实际应用中，所述绝缘层的组成材料可以包括氧化硅，但不限于此。

在步骤104中，主要实现通过上述所做的标记，确定出第一区域、第二区域、第三区域、第四区域。

这里，所述第一区域、第二区域、第三区域、第四区域沿第二方向的宽度较小，一般小于等于第一距离D1。

需要说明的是，这里可以基于所做的标记先确定出第一区域，再基于所做的标记依次确定出第二区域、第三区域、第四区域；也可以先基于所做的标记先确定出第一区域，再基于所确定的第一区域依次确定出第二区域、第三区域、第四区域。

图3a-图3d为本申请实施例的第一区域、第二区域、第三区域、第四区域所对应的地址线的示意图。需要说明的是，为了能更清楚的示意出第一区域、第二区域、第三区域、第四区域与地址线之间的关系，图3a-图3d未示出地址线上层覆盖的绝缘层。需要说明的是，图3a-图3d中示出的第一区域、第二区域、第三区域、第四区域的位置仅用来作为示例，不用来限定第一区域、第二区域、第三区域、第四区域的位置。可以理解的是，第二区域还可以位于第一区域的上方；第一区域还可以位于第二区域的下方；第三区域和第四区域还可以位于第二区域下方，第三区域和第四区域也可以位于第一区域的上方。

这里，所述第一区域与第二区域的连线与所述第一方向平行，具体可以包括以下情况：如图3a所示，若第一区域对应目标地址线，则第二区域同样对应目标地址线；如图3b所示，若第一区域对应目标地址线及与目标地址线相邻的地址线，则第二区域同样对应目标地址线及与目标地址线相邻的地址线；如图3c所示，若第一区域仅对应两相邻地址线之间的绝缘区域，则第二区域同样对应两相邻地址线之间的绝缘区域。

这里，所述第一区域与第三区域及第四区域沿与所述第一方向垂直的第二方向的间距均为所述第一距离，可以理解为，第一区域与第三区域及第四区域沿第二方向的距离是固定的。具体可以包括以下情况：如图3a所示，若第一区域对应目标地址线，则第三区域及第四区域分别对应与目标地址线两侧相邻的两条地址线；如图3b所示，若第一区域对应目标地址线及与目标地址线一侧相邻的地址线，则第三区域对应目标地址线及与目标地址线另一侧相邻的地址线，第四区域对应与目标地址线一侧相邻的地址线及与目标地址线一侧相邻的地址线相邻的地址线；如图3c所示，若第一区域仅对应两相邻地址线之间的绝缘区域，则第三区域以及第四区域也对应两相邻地址线之间的绝缘区域。

在步骤105中，主要实现将覆盖第一区域、第二区域、第三区域、第四区域的绝缘层去除以使第一区域、第二区域、第三区域、第四区域暴露出来，使得能够进行后续的测试。

需要说明的是，这里仅仅去除覆盖第一区域、第二区域、第三区域、第四区域的绝缘层，相当于在第一区域、第二区域、第三区域、第四区域上形成了标记，以便于后续测试时能找到这些区域。如图2d所示，图2d示例性的示出了去除覆盖第一区域的绝缘层，暴露出第一区域的情况。

在一些实施例中，所述去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层，包括：

利用聚焦离子束去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层。

在步骤106中，主要实现确定第一区域对应的地址线的引出情况。

可以理解的是，由于地址线的尺寸过小(宽度约为20nm-30nm)，且与相邻的地址线的距离过近(约为20nm-30nm)，第一区域有可能对应地址线之间的绝缘区域，也有可能对应目标地址线及与目标地址线相邻的地址线，还可能只对应目标地址线，这样无法判断第一区域对应的地址线的引出情况，从而使得后续对地址线进行测试时无法保证测试结果的准确性。因此，本申请实施例通过暴露对应目标地址线的第一区域和第二区域以及分布于第一区域两侧并与第一区域相距第一距离的第三区域和第四区域，并根据这四个区域两两之间的电流情况确定目标地址线的引出情况。

在一些实施例中，所述根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：

根据所述第一区域与第二区域之间的电流情况，判断所述第一区域和第二区域是否位于同一条地址线上；

根据所述第一区域、第二区域分别与第三区域、第四区域之间的电流情况，判断所述第一区域对应的地址线是否与两侧相邻的地址线短路；

当所述第一区域和第二区域位于同一条地址线上，且所述第一区域对应的地址线与两侧相邻的地址线未短路，则第一区域对应的地址线引出成功；

当所述第一区域和第二区域不位于同一条地址线上；和/或，所述第一区域对应的地址线与两侧任一相邻的地址线短路，则第一区域对应的地址线引出失败。

这里，根据所述第一区域与第二区域之间的电流情况，判断所述第一区域和第二区域是否位于同一条地址线上，具体可以包括：测试第一区域和第二区域之间的电流，若第一区域与第二区域之间存在电流，则第一区域和第二区域位于同一条地址线上，这里第一区域和第二区域位于同一条地址线上可包含两种情况：第一区域和第二区域都只对应目标地址线，或，第一区域和第二区域都对应目标地址线及与目标地址线相邻的地址线；若第一区域与第二区域之间不存在电流，则第一区域和第二区域不位于同一条地址线上，这里第一区域与第二区域之间不存在电流包含以下情况：第一区域与第二区域均只对应两相邻地址线之间的绝缘区域。

这里，根据所述第一区域、第二区域分别与第三区域、第四区域之间的电流情况，判断所述第一区域对应的地址线是否与两侧相邻的地址线短路，具体可以包括：测试第一区域与第三区域之间的电流，第一区域与第四区域之间的电流，第二区域与第三区域之间的电流，第二区域与第四区域之间的电流，若同时满足第一区域与第三区域之间不存在电流、第一区域与第四区域之间不存在电流、第二区域与第三区域之间不存在电流，第二区域与第四区域之间不存在电流，则第一区域对应的地址线与两侧相邻的地址线未短路；若满足以下至少之一：第一区域与第三区域之间存在电流，第一区域与第四区域之间存在电流，第二区域与第三区域之间存在电流，第二区域与第四区域之间存在电流，则第一区域对应的地址线与两侧相邻的地址线短路。

需要说明的是，实际测量电流时，可能会受到仪器本身以及环境因素的影响，使得测量的电流不准确，这里需要忽略这些因素带来的测量误差。

实际应用中，由于各地址线的尺寸存在差异、相邻两地址线之间的绝缘区域的宽度存在差异、形成的四个区域的尺寸也存在差异，可能还会出现如图3d所示的情况，第一区域对应目标地址线及与目标地址线相邻的地址线，第二区域对应目标地址线及与目标地址线相邻的地址线，第三区域及第四区域仅对应两相邻地址线之间的绝缘区域，按照前述方案可能无法准确判断第一区域对应的地址线是否与两侧相邻的地址线是否短路。

基于此，本申请实施例还提出以下方案。

在一些实施例中，所述方法还包括：

基于所述标记，确定所述地址线层中的第五区域以及第六区域；其中，所述第三区域与第五区域的连线与所述第一方向平行，所述第四区域与第六区域的连线与所述第一方向平行；

去除覆盖所述第五区域以及第六区域上的部分绝缘层，暴露出所述第五区域以及第六区域；

所述根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：

根据所述第一区域、第二区域、第三区域、第四区域、第五区域、第六区域间的电流情况，确定所述第一区域对应的地址线的引出情况。

这里，所述第三区域与第五区域的连线与所述第一方向平行，所述第四区域与第六区域的连线与所述第一方向平行，可以包括以下情况：当第三区域对应目标地址线，则第五区域也对应目标地址线；当第三区域对应相邻两地址线之间的绝缘区域，则第五区域也对应相邻两地址线之间的绝缘区域；当第三区域对应目标地址线及与目标地址线一侧相邻的地址线，则第五区域也对应目标地址线及与目标地址线一侧相邻的地址线。第四区域、第六区域的情况与第三区域、第五区域的情况类似，不再赘述。实际应用中，第五区域和第六区域可以参考图5。

需要说明的是，为了能更清楚的示意出第一区域、第二区域、第三区域、第四区域、第五区域、第六区域与地址线之间的关系，图5未示出地址线上层覆盖的绝缘层。需要说明的是，图5中示出的第五区域和第六区域的位置仅用来作为示例，不用来限定第五区域和第六区域的位置。可以理解的是，第五区域还可以位于第三区域的上方，第六区域也可以位于第四区域的下方。

在一些实施例中，所述根据所述第一区域、第二区域、第三区域、第四区域、第五区域、第六区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：

根据所述第一区域与第二区域之间的电流情况，判断所述第一区域和第二区域是否位于同一条地址线上；

根据所述第一区域、第二区域分别与第三区域、第四区域之间的电流情况，第三区域与第五区域之间的电流情况，以及第四区域与第六区域之间的电流情况，判断所述第一区域对应的地址线是否与两侧相邻的地址线短路；

当所述第一区域和第二区域位于同一条地址线上，且所述第一区域对应的地址线与两侧相邻的地址线未短路，则第一区域对应的地址线引出成功；

当所述第一区域和第二区域不位于同一条地址线上；和/或，所述第一区域对应的地址线与两侧任一相邻的地址线短路，则第一区域对应的地址线引出失败。

可以理解的是，由于各地址线的尺寸存在差异、相邻两地址线之间的绝缘区域的宽度存在差异、形成的四个区域的尺寸也存在差异，会出现如图3d所示的情况，即第一区域对应目标地址线以及与目标地址线相邻的地址线，第二区域对应目标地址线以及与目标地址线相邻的地址线，第三区域仅对应相邻两地址线之间的绝缘区域，第四区域仅对应相邻两地址线之间的绝缘区域。

此时，可以利用图5所示出的六个区域间的电流情况来确定第一区域对应的地址线的引出情况。具体地，根据第三区域与第五区域之间的电流情况，判断第三区域是否仅对应绝缘区域，根据第四区域与第六区域之间的电流情况，判断第四区域是否仅对应绝缘区域，当第一区域与第二区域之间存在电流，第一区域、第二区域分别与第三区域、第四区域之间均不存在电流，第三区域与第五区域不存在电流，第四区域与第六区域之间不存在电流时，第一区域对应的地址线引出失败；当第一区域与第二区域之间存在电流，第一区域、第二区域分别与第三区域、第四区域之间均不存在电流，第三区域与第五区域存在电流，第四区域与第六区域之间存在电流时，第一区域对应的地址线引出成功。这样能更加准确的判断出第一区域对应的地址线是否与两侧相邻的地址线短路，从而更加准确判断出第一区域对应的地址线的引出情况。

在一些实施例中，所述方法还包括：

形成与所述第一区域连接的第一测试焊盘、与所述第二区域连接的第二测试焊盘、与所述第三区域连接的第三测试焊盘、与所述第四区域连接的第四测试焊盘；

通过所述第一测试焊盘、第二测试焊盘、第三测试焊盘、第四测试焊盘测量所述第一区域、第二区域、第三区域、第四区域间的电流情况。

实际应用中，如图2e所示，在第一区域与第一测试焊盘之间、第二区域与第二测试焊盘之间、第三区域与第三测试焊盘之间、第四区域与第四测试焊盘之间均形成有导电连接结构，通过导电连接结构可实现第一区域与第一测试焊盘、第二区域与第二测试焊盘、第三区域与第三测试焊盘、第四区域与第四测试焊盘的电性连接。需要说明的是，这里图2e未示出覆盖地址线的绝缘层。

需要说明的是，图2e中示出的第一测试焊盘、第二测试焊盘、第三测试焊盘、第四测试焊盘的位置仅用来作为示例，不用来限定第一测试焊盘、第二测试焊盘、第三测试焊盘、第四测试焊盘的位置。可以理解的是，第一测试焊盘、第二测试焊盘、第三测试焊盘、第四测试焊盘只需要分别与第一区域、第二区域、第三区域、第四区域电性连接就可以。

实际应用中，如图2f所示，在对第一区域、第二区域、第三区域、第四区域间的电流进行测量时，可将测试探针接触第一测试焊盘、第二测试焊盘、第三测试焊盘、第四测试焊盘，以使得第一区域、第二区域、第三区域、第四区域与外部检测设备连接，通过外部检测设备的检测结果，确定第一区域、第二区域、第三区域、第四区域间的电流情况，从而确定第一区域对应的地址线的引出情况。需要说明的是，图2f未示出地址线上层覆盖的绝缘层.

在一些实施例中，所述方法还包括：

确定所述第一区域对应的地址线引出成功时，对第一区域对应的地址线进行波形测试。

可以理解的是，由于地址线的尺寸过小，且与相邻的地址线的距离过近，第一区域有可能对应地址线之间的绝缘区域，也有可能对应目标地址线以及与目标地址线相邻的地址线，还可能只对应目标地址线，这样使得无法判断引出的导电连接结构是否成功连接到目标地址线上或引出的导电连接结构是否与相邻的地址线短路，因此无法确定地址线信号波形的准确性。通过本申请所提出的方案，可以判断出引出的导电连接结构是否成功连接到目标地址线上以及引出的导电连接结构是否与相邻的地址线短路，在确定引出的导电连接结构成功连接到目标地址线上且引出的导电连接结构与相邻的地址线未短路的情况下，再对第一区域对应的地址线进行波形测试，这样能够提高所测得的地址线信号波形的准确性。

为了对芯片的地址线的波形进行测试，会首先对目标芯片进行电路修理，暴露出的目标地址线引出导电连接结构并连接到一个外置大焊盘上，并进行电信号波形分析。但由于地址线尺寸过小(宽度约在20～30nm)，且与相邻地址线距离过近(约在20～40nm)，在修电路过程中较难判断引出的导电连接结构是否成功连接目标地址线以及是否与相邻地址线短路，因此无法确定地址线信号波形的准确性。本申请实施例提供了一种新的多重焊盘对准判断法，在目标地址线和相邻地址线上同时引出测试焊盘并使用测试探针测试每两个测试焊盘之间的电流情况，从而判断引出导电连接结构的对准程度，使得在修复地址线电路及测试地址线电信号波形时能够有效增加准确性及可靠性。

本申请实施例提供了一种地址线的测试方法，包括：提供具有裸露的地址线层的半导体结构；所述地址线层包含多条均沿第一方向延伸且相距第一距离的地址线；在其中一条所述地址线的至少一侧形成标记；形成覆盖所述地址线的绝缘层；基于所述标记，确定所述地址线层中的第一区域、第二区域、第三区域以及第四区域；其中，所述第一区域与第二区域的连线与所述第一方向平行；所述第三区域与第四区域分别位于所述第一区域的两侧，且所述第一区域与第三区域及第四区域沿与所述第一方向垂直的第二方向的间距均为所述第一距离；去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层，暴露出所述第一区域、第二区域、第三区域、第四区域；根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况。本申请实施例中通过先暴露出第一区域以及与所述第一区域具有预设的相对位置关系的第二区域、第三区域、第四区域，从而在判断第一区域对应的地址线的引出情况时，利用第一区域及与第一区域具有预设的相对位置关系的多个区域之间的电流情况的综合考虑，能够提高判断第一区域对应的地址线是否成功引出的准确性。

基于上述地址线的测试方法，本申请实施例还提供了一种地址线的测试样品，包括：

地址线层；所述地址线层包括多条均沿第一方向延伸且相距第一距离的地址线；

位于地址线层上的第一区域、第二区域、第三区域、第四区域；其中，所述第一区域与第二区域的连线与所述第一方向平行；所述第三区域与第四区域分别位于所述第一区域的两侧，且所述第一区域与第三区域及第四区域沿与所述第一方向垂直的第二方向的间距均为所述第一距离；

位于地址线层上覆盖除所述第一区域、第二区域、第三区域、第四区域之外的地址线的绝缘层。

在一些实施例中，与所述第一区域连接的第一测试焊盘、与所述第二区域连接的第二测试焊盘、与所述第三区域连接的第三测试焊盘、与所述第四区域连接的第四测试焊盘；

通过所述第一测试焊盘、第二测试焊盘、第三测试焊盘、第四测试焊盘测量所述第一区域、第二区域、第三区域、第四区域间的电流情况。

上述介绍的地址线的测试样品的相关细节在与之对应的测试方法中都已详细说明，这里不再赘述。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种地址线的测试方法，其特征在于，包括：

提供具有裸露的地址线层的半导体结构；所述地址线层包含多条均沿第一方向延伸且相距第一距离的地址线；

在其中一条所述地址线的至少一侧形成标记；

形成覆盖所述地址线的绝缘层；

基于所述标记，确定所述地址线层中的第一区域、第二区域、第三区域以及第四区域；

其中，所述第一区域与第二区域的连线与所述第一方向平行；所述第三区域与第四区域分别位于所述第一区域的两侧，且所述第一区域与第三区域及第四区域沿与所述第一方向垂直的第二方向的间距均为所述第一距离；

去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层，暴露出所述第一区域、第二区域、第三区域、第四区域；

根据所述第一区域与第二区域间的电流情况以及所述第一区域、第二区域分别与第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况。

2.根据权利要求1所述的方法，其特征在于，所述根据所述第一区域与第二区域间的电流情况以及所述第一区域、第二区域分别与第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：

根据所述第一区域与第二区域之间的电流情况，判断所述第一区域和第二区域是否位于同一条地址线上；

根据所述第一区域、第二区域分别与第三区域、第四区域之间的电流情况，判断所述第一区域对应的地址线是否与两侧相邻的地址线短路；

当所述第一区域和第二区域位于同一条地址线上，且所述第一区域对应的地址线与两侧相邻的地址线未短路，则第一区域对应的地址线引出成功；

当所述第一区域和第二区域不位于同一条地址线上；和/或，所述第一区域对应的地址线与两侧任一相邻的地址线短路，则第一区域对应的地址线引出失败。

3.根据权利要求1所述的方法，其特征在于，所述方法还包括：

基于所述标记，确定所述地址线层中的第五区域以及第六区域；其中，所述第三区域与第五区域的连线与所述第一方向平行，所述第四区域与第六区域的连线与所述第一方向平行；

去除覆盖所述第五区域以及第六区域上的部分绝缘层，暴露出所述第五区域以及第六区域；

所述根据所述第一区域与第二区域间的电流情况以及所述第一区域、第二区域分别与第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：

根据所述第一区域与第二区域间的电流情况，所述第一区域、第二区域分别与第三区域、第四区域间的电流情况，所述第三区域与第五区域间的电流情况以及第四区域与第六区域间的电流情况，确定所述第一区域对应的地址线的引出情况。

4.根据权利要求3所述的方法，其特征在于，所述根据所述第一区域与第二区域间的电流情况，所述第一区域、第二区域分别与第三区域、第四区域间的电流情况，所述第三区域与第五区域间的电流情况以及第四区域与第六区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：

根据所述第一区域与第二区域之间的电流情况，判断所述第一区域和第二区域是否位于同一条地址线上；

根据所述第一区域、第二区域分别与第三区域、第四区域之间的电流情况，第三区域与第五区域之间的电流情况，以及第四区域与第六区域之间的电流情况，判断所述第一区域对应的地址线是否与两侧相邻的地址线短路；

当所述第一区域和第二区域位于同一条地址线上，且所述第一区域对应的地址线与两侧相邻的地址线未短路，则第一区域对应的地址线引出成功；

当所述第一区域和第二区域不位于同一条地址线上；和/或，所述第一区域对应的地址线与两侧任一相邻的地址线短路，则第一区域对应的地址线引出失败。

5.根据权利要求2或4所述的方法，其特征在于，所述方法还包括：

确定所述第一区域对应的地址线引出成功时，对第一区域对应的地址线进行波形测试。

6.根据权利要求1所述的方法，其特征在于，所述方法还包括：

形成与所述第一区域连接的第一测试焊盘、与所述第二区域连接的第二测试焊盘、与所述第三区域连接的第三测试焊盘、与所述第四区域连接的第四测试焊盘；

通过所述第一测试焊盘、第二测试焊盘、第三测试焊盘、第四测试焊盘测量所述第一区域、第二区域、第三区域、第四区域间的电流情况。

7.根据权利要求1所述的方法，其特征在于，所述去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层，包括：

利用聚焦离子束去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层。

8.根据权利要求1所述的方法，其特征在于，所述方法还包括：

提供芯片；所述芯片包括地址线层以及覆盖所述地址线层的上层结构；

去除所述上层结构，以使所述芯片的地址线层裸露出来，从而得到所述半导体结构。

9.根据权利要求1所述的方法，其特征在于，所述地址线层还包括位于所述地址线一侧的绝缘区域；

所述在其中一条所述地址线的至少一侧形成标记，包括：

在其中一条所述地址线的至少一侧形成焊盘或去除部分绝缘区域，以形成标记。

10.一种地址线的测试样品，其特征在于，包括：

地址线层；所述地址线层包括多条均沿第一方向延伸且相距第一距离的地址线；

位于地址线层上的第一区域、第二区域、第三区域、第四区域；其中，所述第一区域与第二区域的连线与所述第一方向平行；所述第三区域与第四区域分别位于所述第一区域的两侧，且所述第一区域与第三区域及第四区域沿与所述第一方向垂直的第二方向的间距均为所述第一距离；

位于地址线层上覆盖除所述第一区域、第二区域、第三区域、第四区域之外的地址线的绝缘层。

11.根据权利要求10所述的测试样品，其特征在于，所述测试样品还包括：

与所述第一区域连接的第一测试焊盘、与所述第二区域连接的第二测试焊盘、与所述第三区域连接的第三测试焊盘、与所述第四区域连接的第四测试焊盘；

通过所述第一测试焊盘、第二测试焊盘、第三测试焊盘、第四测试焊盘测量所述第一区域、第二区域、第三区域、第四区域间的电流情况。

Images