CN112992709B - 故障隔离分析方法 - Google Patents

Abstract

本发明涉及失效分析技术领域，公开了一种故障隔离分析方法，包括提供存在电性故障的封装结构；检测所述封装结构内的所述互连导线是否存在电性故障，若所述互连导线存在电性故障，则判定所述封装结构的电性故障由所述互连导线导致；否则，打断所述互连导线，将所述芯片结构与所述基板电隔离；并继续检测所述封装结构是否仍然存在电性故障；若所述封装结构仍存在电性故障，则判定所述基板存在电性故障；否则，判定所述芯片结构存在电性故障。无论封装结构有多复杂，也无论封装结构中有多少元件可能导致电性故障，使用所述故障隔离分析方法对封装结构进行失效分析，总是能够准确地找到故障位置，判断封装结构中的哪一元件发生了电性故障。

Description

故障隔离分析方法

技术领域

本发明涉及失效分析技术领域，特别是涉及一种故障隔离分析方法。

背景技术

目前，由于制作工艺的不断发展，器件的封装变得越来越复杂。器件内的基板、导线、芯片等都可能会导致器件出现短路/漏电故障，且很难确定器件中短路/漏电发生的位置。目前最常用于分析短路故障的EFA方法是热点分析方法，但该方法存在一定的局限性。由于热发射是二维分析，因此使用热点分析方法对器件的短路故障进行分析时，不能判断处封装半导体器件中的哪一层发生了短路。对于具有高模堆芯片的器件，如果中间模芯出现短路漏电现象，则有可能热点被上部模芯所堵塞，从而导致中间的故障无法被检测到。

发明内容

基于此，有必要针对使用热点分析方法对器件短路/漏电故障进行分析时，不能判断封装半导体芯片中的哪一层发生了短路的问题，提供一种故障隔离分析方法。

一种故障隔离分析方法，包括提供存在电性故障的封装结构，所述封装结构包括基板、芯片结构及互连导线；其中，所述芯片结构键合于所述基板上，所述互连导线将所述芯片结构与所述基板电连接；检测所述封装结构内的所述互连导线是否存在电性故障，若所述互连导线存在电性故障，则判定所述封装结构的电性故障由所述互连导线导致；否则，打断所述互连导线，将所述芯片结构与所述基板电隔离；并继续检测所述封装结构是否仍然存在电性故障；若所述封装结构仍存在电性故障，则判定所述基板存在电性故障；否则，判定所述芯片结构存在电性故障。

上述故障隔离分析方法，先对封装结构内的互连导线进行检测。若互连导线存在电性故障，则表明封装结构的电性故障是由互连导线导致的。否则，表明电性故障存在于芯片结构或基板上。打断连接芯片结构和基板的连接，以将芯片结构与基板电隔离，对此时的封装结构进行检测，判断封装结构是否仍然存在电性故障。若在芯片结构隔离开来后，封装结构仍然存在电性故障，则可以判断基板上存在电性故障；若在芯片结构隔离开来后，封装结构就不存在电性故障，则可以判断芯片结构上存在电性故障。通过将封装结构内的各元件逐一进行电隔离，在对每一元件隔离后，检测封装结构是否仍然存在电性故障。若不存在，则表明被隔离开来的元件上存在电性故障；否则，表明电性故障在尚未被隔离的元件中。重复上述步骤，直至找到封装结构中存在电性故障的元件。使用故障隔离分析方法来对封装结构进行失效分析，不管封装结构有多复杂，也不管封装结构中有多少元件可能导致电性故障，本方法总是能够正确地找到故障位置，判断封装结构中的哪一元件发生了电性故障。

在其中一个实施例中，所述电性故障包括短路和/或漏电。

在其中一个实施例中，所述检测所封装结构内的所述互连导线是否存在电性故障包括获取所述封装结构内部的所述互连导线的分布图像；根据所述互连导线的分布图像判断所述互连导线是否存在电性故障。

在其中一个实施例中，使用X射线照射所述封装结构，以获取所述封装结构内部的所述互连导线的分布图像。

在其中一个实施例中，使用X射线至少从第一方向和第二方向照射所述封装结构，以获取所述封装结构内部至少在第一方向和第二方向的所述互连导线的分布图像。

在其中一个实施例中，所述第一方向与所述封装结构水平放置方向平行，所述第二方向与所述封装结构水平放置方向垂直。

在其中一个实施例中，所述互连导线包括金线。

在其中一个实施例中，所述根据所述互连导线的分布图像判断所述互连导线是否存在电性故障包括当所述互连导线的分布图像中的所述互连导线存在断裂和/或交叉的情况，则判断所述互连导线存在电性故障；否则，判断所述互连导线正常。

在其中一个实施例中，使用研磨机打断所述互连导线。

在其中一个实施例中，所述封装结构还包括塑封层，所述塑封层位于所述基板的表面，且将所述芯片结构及所述互连导线塑封；所述使用研磨机打断所述互连导线包括使用所述研磨机于所述塑封层内形成开口，所述开口暴露出需要打断的所述互连导线；基于所述开口使用所述研磨机将暴露出的所述互连导线打断。

在其中一个实施例中，所述封装结构内包括多个叠置的所述芯片结构，各所述芯片结构均经由所述互连导线与所述基板电连接；所述打断所述互连导线，将所述芯片结构与所述基板电隔离，并继续检测所述封装结构是否仍然存在电性故障，若所述封装结构仍存在电性故障，则判定所述基板存在电性故障，否则，判定所述芯片结构存在电性故障包括打断一所述互连导线，继续检测所述封装结构是否仍然存在电性故障，若电性故障消除，则判定与打断的所述互连导线相连接的所述芯片结构存在电性故障；否则，重复上述步骤，直至所有所述互连导线均被打断，继续检测所述封装结构是否仍然存在电性故障，若所述封装结构仍存在电性故障，则判定所述基板存在电性故障，否则，判定与最后打断的所述互连导线相连接的所述芯片结构存在电性故障。

在其中一个实施例中，所述芯片结构包括存储器芯片结构。

在其中一个实施例中，所述芯片结构包括动态随机存取存储器芯片结构。

在其中一个实施例中，当所述互连导线存在电性故障时，所述故障隔离分析方法还包括使用热点分析方法对所述封装结构的故障分析结果进行验证；根据所述热点分析方法的分析结果，判断是否要继续对所述封装结构内的所述芯片结构及所述基板进行隔离检测。

在其中一个实施例中，所述根据所述热点分析方法的分析结果，判断是否要继续对所述封装结构内的所述芯片结构及所述基板进行隔离检测包括若根据热点分析方法判定所述封装结构的电性故障非所述互连导线导致，则判定所述封装结构存在多处故障，需打断所述互连导线，将所述芯片结构与所述基板电隔离；并继续检测所述封装结构是否仍然存在电性故障；若根据热点分析方法判定所述封装结构的电性故障由所述互连导线导致，则判定所述封装结构存在单一故障，分析结束。

附图说明

为了更清楚地说明本说明书实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明其中一实施例的故障隔离分析方法的方法流程图；

图2为本发明其中一实施例的封装结构的结构框图；

图3为本发明其中一实施例的判断互连导线是否存在电性故障的方法流程图；

图4为本发明其中一实施例的互连导线短路故障判断示意图；

图5为本发明其中一实施例的根据互连导线的分布图像判断是否存在电性故障的方法流程图；

图6为本发明其中一实施例的打断所述互连导线的方法流程图；

图7为本发明其中一实施例的互连导线打断的操作示意图；

图8为本发明其中一实施例的互连导线打断的俯视操作示意图；

图9为本发明其中一实施例的判定芯片结构或基板是否存在电性故障的方法流程图；

图10为本发明其中一实施例的使用热点分析方法对故障分析结果进行验证的方法流程图；

图11为本发明其中一实施例的判断是否对芯片结构进行隔离检测的方法流程图。

附图标记说明：

100、芯片结构；101、第一芯片；102、第二芯片；200、基板；300、互连导线。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的优选实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反的，提供这些实施方式的目的是为了对本发明的公开内容理解得更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”、“前”、“后”、“周向”以及类似的表述是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

目前，由于制作工艺的不断发展，器件的封装变得越来越复杂。器件内的基板、导线、芯片等都可能会导致器件出现短路/漏电故障，且很难确定器件中短路/漏电发生的位置。目前最常用于分析短路故障的EFA方法是热点分析方法，但该方法存在一定的局限性。由于热发射是二维分析，因此使用热点分析方法对器件的短路故障进行分析时，如果热点处于基板/导线/芯片重叠区域，就不能判断封装半导体器件中的哪一层发生了短路。那么对于具有高模堆芯片的器件，如果在中间模芯出现了短路漏电现象，则中间模芯产生的热点有可能被上部模芯所堵塞，从而导致中间的故障无法被检测到。

本发明旨在提出一种有效的故障隔离分析方法来对器件的电性失效原因进行分析，了解器件内故障所在位置。本发明提供的故障隔离分析方法在其中一个实施例主要应用于易失性存储类BGA封装器件中。图1为本发明其中一实施例的故障隔离分析方法的方法流程图，在其中一个实施例中，所述故障隔离分析方法包括如下步骤S100至S300。

S100：提供存在电性故障的封装结构，所述封装结构包括基板、芯片结构及互连导线；其中，所述芯片结构键合于所述基板上，所述互连导线将所述芯片结构与所述基板电连接。

S200：检测所述封装结构内的所述互连导线是否存在电性故障，若所述互连导线存在电性故障，则判定所述封装结构的电性故障由所述互连导线导致。

S300：否则，打断所述互连导线，将所述芯片结构与所述基板电隔离；并继续检测所述封装结构是否仍然存在电性故障；若所述封装结构仍存在电性故障，则判定所述基板存在电性故障；否则，判定所述芯片结构存在电性故障。

首先，提供需要进行故障隔离分析的封装结构。在本实施例中，所述封装结构为DRAM BGA封装结构。图2为本发明其中一实施例的封装结构的结构框图。如图2所示，所述封装结构主要包括芯片结构100、基板200以及互连导线300这三类部件。其中，芯片结构100可以包括一个或多个芯片，所述芯片结构键合于所述基板200上。在本实施例中，所述芯片结构100中包括第一芯片101和第二芯片102。第一芯片101和第二芯片102分别通过互连导线300与基板200电连接。

在检查该封装结构是否存在电性故障时，首先判断互连导线300是否存在电性故障。通过检查各互连导线300是否与相邻导线或者附近其他元件存在桥接或者短路现象，来判断互连导线300是否存在电性故障。当其中一条或多条互连导线300存在桥接或者短路现象，则判断该互连导线300上存在电性故障，表明封装结构的电性故障是由互连导线300导致的，需要对互连导线300进行维修或替换。

若互连导线300不存在电性故障，则表明电性故障存在于芯片结构100或基板300上。通过打断连接芯片结构100和基板200之间连接的互连导线300，将芯片结构100与基板200电隔离，然后检测封装结构是否仍然存在电性故障。若在将芯片结构100电隔离后，封装结构的电性故障仍然存在，则判断电性故障出现在基板200处；若在将芯片结构100电隔离后，封装结构便不存在电性故障了，则判断电性故障出现在芯片结构100上。

通过将封装结构内的各部分元件逐一进行电隔离，在对每一个元件进行隔离后，检测封装结构是否仍然存在电性故障。若不存在，则表明被隔离开来的元件上存在电性故障；否则，表明电性故障在尚未被隔离的元件中。重复上述步骤，直至找到封装结构中存在电性故障的元件。在对各部件进行电隔离时，需要保证在打开封装结构露出所需要隔离的元件的同时，还能够保持封装结构的功能性，确保封装结构内的芯片结构、基板等元件还是可以正常工作的。不管封装结构有多复杂，也不管封装结构中有多少元件可能导致电性故障，使用本发明提供的所述故障隔离分析方法来对封装结构进行失效分析，都能够正确地找到故障位置，判断封装结构中的哪一个元件上发生了电性故障。

在其中一个实施例中，所述电性故障包括短路和/或漏电。导致半导体器件出现电性故障的原因有很多种，短路和漏电则是半导体器件中最为常见的故障表现，许多种内外因素都有可能会导致半导体器件出现短路和漏电。漏电通常是由于绝缘损坏或其他原因而引起的电流泄漏，而短路通常是指器件内部电路或电路中的一部分被短接。在半导体器件出现故障时，首先需要确定是器件种的哪一部分存在电性故障，然后才能进一步地对该部件出现故障的原因进行溯源。

图3为本发明其中一实施例的判断互连导线是否存在电性故障的方法流程图，在其中一个实施例中，所述检测所封装结构内的所述互连导线是否存在电性故障包括如下步骤S210至S220。

S210：获取所述封装结构内部的所述互连导线的分布图像。

S220：根据所述互连导线的分布图像判断所述互连导线是否存在电性故障。

在对封装结构内各互连导线300是否存在电性故障时，首先需要获取封装结构内部互连导线300实际的分布情况。在本实施例中，利用成像技术对所述封装结构进行成像，可以在不破坏该封装结构塑封的情况下获取该封装结构内部互连导线300的分布图像。然后，根据互连导线300的分布图像，对互连导线300是否存在异常进行判断。例如，可以通过观察分布图像中是否有线条出现了交叉，来判断互连导线300是否存在短路的电性故障。

在其中一个实施例中，使用GE phoenix X射线检测机照射所述封装结构，以获取所述封装结构内部的所述互连导线的分布图像。在本实施例中，所述成像技术为X射线透视成像技术。以X射线透视成像技术为基础，根据器件内部各部件的厚度与密度不同，对X射线吸收能力有差异，X射线在透过塑封层后，将形成具有不同强度差分布的透照图像。平板探测器可以将X射线的差异以图像形式显示，实现对封装结构内部互连导线300的高精度成像检测，获取互连导线300的分布图像，从而可以根据互连导线300的分布图像准确判断所述互连导线300是否存在缺陷。GE phoenix X射线检测机具有高分辨率、高精密度、抗震动等优点，并配备有全面的X射线图像分析软件，可以提取任意断面，进行形状以及尺寸的测量，从而确保成像检测结果的可靠性。

在其中一个实施例中，使用X射线至少从第一方向和第二方向照射所述封装结构，以获取所述封装结构内部至少在第一方向和第二方向的所述互连导线的分布图像。当封装结构内元件构成复杂时，互连导线300的分布情况也可能会比较复杂。从某一角度来看各互连导线300彼此平行/不相交，然而从另一个角度来看可能存在互连导线300交叉的情况，因此，在实际检测时至少需要使用X射线从第一方向和第二方向两个不同的角度来照射封装结构，以获取互连导线300在第一方向和第二方向上的分布图像，并综合两个方向上的分布图像判断所述互连导线300是否存在缺陷，提高成像检测结果的可靠性。在实际检测时，可以根据器件中导线的连接分布设计和检测需求，选择合适的X射线照射角度。

在其中一个实施例中，可以采用3D-X射线对封装结构进行360度环绕照射成像，具体做法为固定X射线角度，使封装结构旋转360度以得到更加清晰的结果。

在其中一个实施例中，所述第一方向与所述封装结构水平放置方向平行，所述第二方向与所述放置结构水平放置方向垂直。在本实施例中，所述第一方向为所述封装结构的侧面，所述第二方向为所述封装结构的顶面。通过分别从侧面和从顶面对所述封装结构照射X光，可以分别获取水平方向和垂直方向上所述封装结构内部的互连导线300分布情况，确保实验人员能够更清晰直观地观察各互连导线300是否与相邻导线或者附近其他元件存在桥接或者短路现象。在实际检测时，可以根据器件中互连导线300的连接分布设计和检测需求，从其他优选的倾斜角度对封装结构照射X光，以获取能够更清晰地展现所述封装结构内部各互连导线300分布情况的分布图像。

在其中一个实施例中，所述互连导线包括金线。当打金线的工艺流程中出现制作问题时，就有可能会导致金线交叉。当发现分布图像上存在交叉的金线时，就可以判断互连导线300存在短路问题。图4为本发明其中一实施例的互连导线短路故障判断示意图，图4中的(a)图展示的是正常无电性故障的互连导线示意图，可见，各互连导线300间彼此平行/不相交；而图4中的(b)图展示的是存在短路故障的互连导线示意图，可见图中存在两条互连导线300存在交叉的情况，从而导致了封装结构出现了短路的电性故障。

图5为本发明其中一实施例的根据互连导线的分布图像判断是否存在电性故障的方法流程图，在其中一个实施例中，所述根据所述互连导线的分布图像判断所述互连导线是否存在电性故障包括如下步骤S221至S222。

S221：当所述互连导线的分布图像中的所述互连导线存在断裂和/或交叉的情况，则判断所述互连导线存在电性故障。

S222：否则，判断所述互连导线正常。

以图2所示的封装结构为例，对根据互连导线300的分布图像判断是否存在电性故障的判断过程进行说明。该封装结构包括两个芯片分别是第一芯片101和第二芯片102，第一芯片101和第二芯片102分别通过互连导线300与基板200相连接。当图2中所示的封装结构存在短路和/或漏电的情况时，首先使用X射线照射封装结构获取分布图像，根据分布图像判断第一芯片101和第二芯片102与基板200连接的互连导线300是否有短路。在实际应用时，可以根据测试需求从顶面、侧面等多个不同的角度对封装结构进行照射。

在获取了封装结构内部不同角度的互连导线300的分布图像后，分别对多张分布图像逐一进行图像识别，判断分布图像中所展现的各互连导线300的分布情况中是否存在断裂、破损和/或交叉等异常情况。若互连导线300存在断裂和/或破损，则表明该互连导线300存在漏电的电性故障；若分布图像中存在两条或多条互连导线300两两交叉的情况，则表明互连导线300存在短路的电性故障；若分布图像中的各互连导线300不存在任何异常现象，则表明封装结构的电性故障并没有发生在互连导线300上，判断互连导线300正常。

在其中一个实施例中，使用研磨机打断所述互连导线。当判断互连导线300正常无故障时，需要对芯片结构100和基板200逐一进行隔离，来判断电性故障出现在哪一层上。通过打断用于导通芯片结构100和基板200的互连导线300，来实现芯片结构100与基板200隔离的目的。在本实施例中，利用加工精度高的研磨机在需要被打断的互连导线300所在位置对封装结构进行钻孔，以打断互连导线300。在使用研磨机打断互连导线300时，需要保证不会对封装结构内其他部件造成损害，即需要保证封装结构其他部件的功能有效性。

在其中一个实施例中，所述研磨机包括NanoLab Technologies公司的ASAP-1IPS(Analog Selected Area Preparation)铣削系统。在本实例中，使用ASAP铣削系统打断所述互连导线300。ASAP-1IPS通过运用最新的数字技术，使得研磨流程具有高自动化以及可编程化等优点，使得ASAP-1IPS能够将实验样品研磨得更薄，研磨尺寸/厚度更精密，抛光更平坦，反加工更准确，从而确保每个重要的实验样品都能被加工到最佳备测状态。

图6为本发明其中一实施例的打断所述互连导线的方法流程图，在其中一个实施例中，所述封装结构还包括塑封层，所述塑封层位于所述基板的表面，且将封装结构内的芯片结构100及互连导线300塑封。所示使用研磨机打断所述互连导线包括如下步骤S310至S320。

S310：使用所述研磨机于所述塑封层内形成开口，所述开口暴露出需要打断的所述互连导线。

S320：基于所述开口使用所述研磨机将暴露出的所述互连导线打断。

利用ASAP铣削系统完成将互连导线300打断的操作，ASAP铣削系统通过钻孔的方式在塑封层挖一个长方体的开口，通过开口将封装结构内部的互连导线暴露出来。然后，根据需要打断的互连导线300所在的位置设置ASAP铣削系统继续在开口处向下钻孔，此时开口的长宽深都需要根据互连导线300的位置来设置操作参数。

以图2所示的封装结构为例，对打断互连导线300的过程进行说明。图7为本发明其中一实施例的互连导线打断的操作示意图。当需要打断第一芯片101与基板200连接的互连导线300时，根据该互连导线300在封装结构中所处的位置对ASAP铣削系统进行参数设置，设置开口的长宽深。图8为本发明其中一实施例的互连导线打断的俯视操作示意图，图8中的黑色矩形即为ASAP铣削系统需要钻削的区域。控制ASAP铣削系统在封装结构上铣削至如图7(a)中黑色矩形所在位置的开口，将开口开至该位置即可将第一芯片101与基板200连接的互连导线300打断。

同样地，当需要打断第二芯片102与基板200连接的互连导线300时，可以在图7中的(a)图中开口的基础上，继续向下铣削。根据该互连导线300在封装结构中所处的位置对ASAP铣削系统进行参数设置，设置开口的长宽深，令ASAP铣削系统将开口铣削至如图7中的(b)图中黑色矩形的位置，即可将第二芯片102与基板200连接的互连导线300打断。

图9为本发明其中一实施例的判定芯片结构或基板是否存在电性故障的方法流程图，在其中一个实施例中，所述封装结构内包括多个叠置的所述芯片结构，各所述芯片结构均经由所述互连导线与所述基板电连接；所述打断所述互连导线，将所述芯片结构与所述基板电隔离，并继续检测所述封装结构是否仍然存在电性故障，若所述封装结构仍存在电性故障，则判定所述基板存在电性故障，否则，判定所述芯片结构存在电性故障包括如下步骤S330至S340。

S330：打断一所述互连导线，继续检测所述封装结构是否仍然存在电性故障，若电性故障消除，则判定与打断的所述互连导线相连接的所述芯片结构存在电性故障。

S340：否则，重复上述步骤，直至所有所述互连导线均被打断，继续检测所述封装结构是否仍然存在电性故障，若所述封装结构仍存在电性故障，则判定所述基板存在电性故障，否则，判定与最后打断的所述互连导线相连接的所述芯片结构存在电性故障。

以图2所示的封装结构为例，对判定芯片结构100或基板200是否存在电性故障的判断过程进行说明，该封装结构内包括两个叠置的芯片，分别是第一芯片101和第二芯片102，分别是第一芯片101和第二芯片102均经由互连导线300与基板200电连接。首先，使用ASAP铣削系统将第一芯片101与基板200连接的互连导线300打断，以对第一芯片101进行电隔离。在将第一芯片101隔离开来后，对该封装结构是否仍然存在电性故障进行检测。若该封装结构的电性故障消失，则表明电性故障存在于第一芯片101上，第二芯片102和基板是正常的；若该封装结构仍然存在电性故障，则表明电性故障并不存在于第二芯片102上，第二芯片102是正常的。

当判断第二芯片102正常时，则需要对第二芯片102进行隔离后再进一步对电性故障的发生位置进行判断。使用ASAP铣削系统进一步向下钻削，将第二芯片102与基板200连接的互连导线300打断，以对第二芯片102进行电隔离。在将第二芯片102隔离开来后，对该封装结构是否仍然存在电性故障进行检测。若该封装结构的电性故障消失，则表明电性故障存在于第二芯片102上，第二芯片102和基板是正常的；若该封装结构仍然存在电性故障，则表明电性故障存在于基板上，第一芯片101和第二芯片102是正常的。

通过将封装结构内的各元件逐一进行电隔离，每当完成一次电隔离后，即对封装结构是否仍然存在电性故障进行检测。若不存在，则表明该被隔离开的元件上存在电性故障；否则，表明电性故障在尚未被隔离的元件中。重复上述步骤，直至找到封装结构中存在电性故障的元件。在对各部件进行电隔离时，需要保证在打开封装结构露出所需要隔离的元件的同时，还需要保持封装结构的功能性，确保封装结构内的芯片结构、基板等元件还是可以正常工作的。

使用本发明提供的故障隔离分析方法对封装结构进行电性失效分析时，不管该封装结构有多复杂，也不管封装结构中有多少元件可能导致电性故障，都能够正确地找到故障所在位置，判断封装结构中的哪一个元件上发生了电性故障。

在其中一个实施例中，所述芯片结构包括存储器芯片结构。

在其中一个实施例中，所述芯片结构包括动态随机存取存储器芯片结构。

图10为本发明其中一实施例的使用热点分析方法对故障分析结果进行验证的方法流程图，在其中一个实施例中，当所述互连导线存在电性故障时，所述故障隔离分析方法还包括如下步骤S400至S500。

S400：使用热点分析方法对所述封装结构的故障分析结果进行验证。

S500：根据所述热点分析方法的分析结果，判断是否要继续对所述封装结构内的所述芯片结构及所述基板进行隔离检测。

半导体器件出现电性失效时，在绝大部分的情况下都是单一失效，同时有两个元件出现电性失效的概率很小，但是仍然存在多种失效的可能。因此，在经过上述实施例中的步骤完成对封装结构的故障分析后，可以借助热点分析方法来对故障分析结果进行进一步的验证，防止故障分析结果存在遗漏，以提高故障隔离分析方法的检测准确率。若热点分析方法的分析结果与上述故障分析结果相匹配，则表明上述电性失效分析过程所得到的故障分析结果是准确的，不需要继续对封装结构内的芯片结构100及基板200进行隔离检测；若热点分析方法的分析结果与上述故障分析结果不匹配，则表明故障分析结果存在遗漏的情况，需要继续对封装结构内的芯片结构100及基板200进行隔离检测。

图11为本发明其中一实施例的判断是否对芯片结构进行隔离检测的方法流程图，在其中一个实施例中，所述根据所述热点分析方法的分析结果，判断是否要继续对所述封装结构内的所述芯片结构及所述基板进行隔离检测包括如下步骤S510至S520。

S510：若根据热点分析方法判定所述封装结构的电性故障非所述互连导线导致，则判定所述封装结构存在多处故障，需打断所述互连导线，将所述芯片结构与所述基板电隔离；并继续检测所述封装结构是否仍然存在电性故障。

S520：若根据热点分析方法判定所述封装结构的电性故障由所述互连导线导致，则判定所述封装结构存在单一故障，分析结束。

当使用热点分析方法对封装器件进行电性失效分析时，所得的分析结果上显示热点并不是出现在互连导线300附近，而根据X射线获取的分布图像却判断互连导线300存在短路问题，那就证明了该封装器件中存在多种失效原因，需要进一步对封装器件中的芯片结构100和基板200进行隔离，以对芯片结构100和/或基板200上是否存在电性故障进行判断。反之，若使用热点分析方法所得的分析结果上显示热点出现在互连导线300附近，且根据X射线获取的分布图像也判断互连导线300存在问题，则证明该封装器件是单一失效，且故障分析结果是准确的，完成了对该封装器件的电性失效分析过程。

同样地，当故障分析结果判断电性故障出现在芯片结构100/基板200上，而使用热点分析方法对封装器件进行电性失效分析时，所得分析结果上显示热点并不是出现在芯片结构100/基板200附近，也表明了该封装器件中存在多种失效原因，还需要进一步对该封装器件中各部件进行电隔离，并再次进行电性失效分析，防止故障分析结果存在遗漏。反之，若故障分析结果判断电性故障出现在芯片结构100/基板200上，且使用热点分析方法的分析结果上显示热点也出现在芯片结构100/基板200上，则表明上述故障分析结果是正确的。

在其中一个实施例中，还使用探针量测平台对所述短路的引脚位(Pin)进行分析，以验证所述故障隔离分析方法的分析结果是否正确。使用探针量测平台获取引脚位处的电流-电压(I-V)曲线图文件，根据电流-电压(I-V)曲线图文件判断该引脚位处是否存在短路/漏断故障。若根据电流-电压(I-V)曲线图文件所得的分析结果与本方法的故障分析结果相匹配，则表明上述故障分析结果是正确的。在本实施例中，使用探针量测平台可以实现对所述短路的电性故障的验证。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种故障隔离分析方法，其特征在于，包括：

提供存在电性故障的封装结构，所述封装结构包括基板、芯片结构及互连导线；其中，所述芯片结构键合于所述基板上，所述互连导线将所述芯片结构与所述基板电连接；

检测所述封装结构内的所述互连导线是否存在电性故障，若所述互连导线存在电性故障，则判定所述封装结构的电性故障由所述互连导线导致；

否则，打断所述互连导线，将所述芯片结构与所述基板电隔离；并继续检测所述封装结构是否仍然存在电性故障；若所述封装结构仍存在电性故障，则判定所述基板存在电性故障；否则，判定所述芯片结构存在电性故障；

当所述互连导线存在电性故障时，所述故障隔离分析方法还包括：

使用热点分析方法对所述封装结构的故障分析结果进行验证；

根据所述热点分析方法的分析结果，判断是否要继续对所述封装结构内的所述芯片结构及所述基板进行隔离检测；

所述根据所述热点分析方法的分析结果，判断是否要继续对所述封装结构内的所述芯片结构及所述基板进行隔离检测包括：

若根据热点分析方法判定所述封装结构的电性故障非所述互连导线导致，则判定所述封装结构存在多处故障，需打断所述互连导线，将所述芯片结构与所述基板电隔离；并继续检测所述封装结构是否仍然存在电性故障；

若根据热点分析方法判定所述封装结构的电性故障由所述互连导线导致，则判定所述封装结构存在单一故障，分析结束。

2.根据权利要求1所述的故障隔离分析方法，其特征在于，所述电性故障包括短路和/或漏电。

3.根据权利要求1所述的故障隔离分析方法，其特征在于，所述检测所封装结构内的所述互连导线是否存在电性故障包括：

获取所述封装结构内部的所述互连导线的分布图像；

根据所述互连导线的分布图像判断所述互连导线是否存在电性故障。

4.根据权利要求3所述的故障隔离分析方法，其特征在于，使用X射线照射所述封装结构，以获取所述封装结构内部的所述互连导线的分布图像。

5.根据权利要求4所述的故障隔离分析方法，其特征在于，使用X射线至少从第一方向和第二方向照射所述封装结构，以获取所述封装结构内部至少在第一方向和第二方向的所述互连导线的分布图像。

6.根据权利要求5所述的故障隔离分析方法，其特征在于，所述第一方向与所述封装结构水平放置方向平行，所述第二方向与所述封装结构水平放置方向垂直。

7.根据权利要求1所述的故障隔离分析方法，其特征在于，所述互连导线包括金线。

8.根据权利要求3所述的故障隔离分析方法，其特征在于，所述根据所述互连导线的分布图像判断所述互连导线是否存在电性故障包括：

当所述互连导线的分布图像中的所述互连导线存在断裂和/或交叉的情况，则判断所述互连导线存在电性故障；

否则，判断所述互连导线正常。

9.根据权利要求1所述的故障隔离分析方法，其特征在于，使用研磨机打断所述互连导线。

10.根据权利要求9所述的故障隔离分析方法，其特征在于，所述封装结构还包括塑封层，所述塑封层位于所述基板的表面，且将所述芯片结构及所述互连导线塑封；所述使用研磨机打断所述互连导线包括：

使用所述研磨机于所述塑封层内形成开口，所述开口暴露出需要打断的所述互连导线；

基于所述开口使用所述研磨机将暴露出的所述互连导线打断。

11.根据权利要求1所述的故障隔离分析方法，其特征在于，所述封装结构内包括多个叠置的所述芯片结构，各所述芯片结构均经由所述互连导线与所述基板电连接；所述打断所述互连导线，将所述芯片结构与所述基板电隔离，并继续检测所述封装结构是否仍然存在电性故障，若所述封装结构仍存在电性故障，则判定所述基板存在电性故障，否则，判定所述芯片结构存在电性故障包括：

打断一所述互连导线，继续检测所述封装结构是否仍然存在电性故障，若电性故障消除，则判定与打断的所述互连导线相连接的所述芯片结构存在电性故障；

否则，重复上述步骤，直至所有所述互连导线均被打断，继续检测所述封装结构是否仍然存在电性故障，若所述封装结构仍存在电性故障，则判定所述基板存在电性故障，否则，判定与最后打断的所述互连导线相连接的所述芯片结构存在电性故障。

12.根据权利要求1所述的故障隔离分析方法，其特征在于，所述芯片结构包括存储器芯片结构。

13.根据权利要求12所述的故障隔离分析方法，其特征在于，所述芯片结构包括动态随机存取存储器芯片结构。

Images