CN102122625A - 半导体元件的分析方法 - Google Patents

半导体元件的分析方法 Download PDF

Info

Publication number
CN102122625A
CN102122625A CN201010002083XA CN201010002083A CN102122625A CN 102122625 A CN102122625 A CN 102122625A CN 201010002083X A CN201010002083X A CN 201010002083XA CN 201010002083 A CN201010002083 A CN 201010002083A CN 102122625 A CN102122625 A CN 102122625A
Authority
CN
China
Prior art keywords
semiconductor element
abnormal area
ion beam
focused ion
analytical method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010002083XA
Other languages
English (en)
Inventor
张志忠
林建璋
吴文生
张清林
蔡智仰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201010002083XA priority Critical patent/CN102122625A/zh
Publication of CN102122625A publication Critical patent/CN102122625A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种半导体元件的分析方法,此方法包括提供半导体元件,且半导体元件上具有异常区域。接着,对异常区域进行聚焦式离子束显微镜分析程序,其中聚焦式离子束分析程序的结果显示异常区域具有缺陷。在聚焦式离子束分析程序之后,对异常区域进行电性检测步骤,以判断异常区域中的缺陷是否为元件真正失效缺陷。

Description

半导体元件的分析方法
技术领域
本发明是涉及一种分析方法,且特别是涉及一种具有异常区域的半导体元件的分析方法。
背景技术
半导体集成电路(IC)芯片的工艺大致分为前段工艺及后段工艺,其中前段工艺的目的是在晶片(wafer)上制作出集成电路,而后段工艺则是将集成电路已制作完成的晶片进行封装(package)。在前段工艺及后段工艺的过程中,不断地进行许多结构测试及电性测试,以确保芯片的可靠度及良率。倘若测试结果为晶片异常,为了找晶片制作上的缺陷,一般来说,常用的观测设备例如是扫描式电子显微镜(Scanning Electron Microscope,简称SEM)、穿透式电子显微镜(Transmitting Electron Microscope,简称TEM)及聚焦式离子束显微镜(Focused Ion Beam Microscope,简称FIB)等等。
一般来说,对于高密度的半导体元件,穿透式电子显微镜已经广泛地利用来进行元件失效分析(Failure Analysis)与工艺评估(Process Evaluation),以解决产量与元件可靠度问题。通常在进行穿透式电子显微镜分析之前,都会先进行聚焦式离子束显微镜分析程序。聚焦式离子束显微镜分析程序一方面可提供初步的分析结果。另一方面,聚焦式离子束可以薄化半导体元件,以提供穿透式电子显微镜的电子穿透所需透明度,如此才可得到清晰的影像。
然而,传统使用聚焦式离子束显微镜以及穿透式电子显微镜来进行元件失效分析往往存在一个问题,即无法推断所观测出的异常区域或缺陷处是否为真正导致元件失效的缺陷。
发明内容
本发明提供一种半导体元件的分析方法,其可以解决传统分析方法无法推断半导体元件上的异常区域是否具有真正导致元件失效的缺陷的问题。
本发明提出一种半导体元件的分析方法,此方法包括提供半导体元件,且半导体元件上具有异常区域。接着,对异常区域进行聚焦式离子束显微镜分析程序,其中聚焦式离子束分析程序的结果显示异常区域具有缺陷。在聚焦式离子束分析程序之后,对异常区域进行电性检测步骤,以判断异常区域内的缺陷是否为元件真正失效缺陷。
在本发明的实施例中,在上述的电性检测步骤之后,还包括进行选择性穿透式电子显微镜分析程序。
在本发明的实施例中,上述的电性检测步骤包括纳米探针检测程序或是接触式原子力显微镜检测程序。
在本发明的实施例中,上述的纳米探针检测程序或接触式原子力显微镜检测程序还包括产生电流-电压曲线,由此判断所述异常区域内的缺陷是否为元件真正失效缺陷。
在本发明的实施例中,上述的聚焦式离子束显微镜分析程序包括利用聚焦式离子束切开半导体元件的异常区域,以在异常区域中形成开口。
在本发明的实施例中,上述利用聚焦式离子束切开半导体元件的异常区域的步骤包括使用离子束来切开半导体元件的异常区域并且使用电子束进行监控程序。
在本发明的实施例中,上述在利用聚焦式离子束切开半导体元件的该异常区域的步骤之前,还包括在半导体元件的表面上形成保护层。
在本发明的实施例中,上述的半导体元件具有金属氧化物半导体元件层以及位于金属氧化物半导体元件层上方的内连线层。
在本发明的实施例中,上述在进行电性检测步骤之前,还包括在开口内填入涂布层;以及进行研磨程序,直到异常区域的内连线层暴露出来。
在本发明的实施例中,上述的异常区域位于金属氧化物半导体元件层或内连线层。
本发明另提供一种半导体元件的分析方法,此方法包括提供半导体元件,且半导体元件上具有异常区域。对所述异常区域进行聚焦式离子束显微镜分析程序,其中聚焦式离子束分析程序的结果显示此异常区域具有第一缺陷。在聚焦式离子束显微镜分析程序之后,对异常区域进行电性检测步骤,其中电性检测步骤的结果显示第一缺陷并非元件真正失效缺陷。在电性检测步骤之后,对异常区域再次进行聚焦式离子束显微镜分析程序,其中聚焦式离子束显微镜分析程序的结果显示异常区域具有第二缺陷,且第二缺陷为元件真正失效缺陷。
在本发明的实施例中,上述的电性检测步骤包括纳米探针检测程序或是接触式原子力显微镜检测程序。
在本发明的实施例中,上述的纳米探针检测程序或接触式原子力显微镜检测程序还包括产生电流-电压曲线,由此显示电性检测步骤的结果为第一缺陷并非元件真正失效缺陷。
在本发明的实施例中,上述的聚焦式离子束显微镜分析程序包括利用聚焦式离子束切开半导体元件的异常区域,以在异常区域中形成开口,其中开口暴露出异常区域。
在本发明的实施例中,上述利用聚焦式离子束切开半导体元件的异常区域的步骤包括使用离子束来切开半导体元件的异常区域并且使用电子束进行监控程序。
在本发明的实施例中,上述在利用聚焦式离子束切开半导体元件的异常区域的步骤之前,还包括在半导体元件的表面上形成保护层。
在本发明的实施例中,上述的半导体元件具有金属氧化物半导体元件层以及位于金属氧化物半导体元件层上方的内连线层。
在本发明的实施例中,上述于进行电性检测步骤之前,还包括在开口内填入涂布层;以及进行研磨程序,直到异常区域的内连线层暴露出来。
在本发明的实施例中,上述的异常区域位于金属氧化物半导体元件层或内连线层。
基于上述,由于本发明在进行聚焦式离子束显微镜分析程序之后,对半导体元件的异常区域进行电性检测步骤,以判断此异常区域内的缺陷是否为元件真正失效缺陷。因此,本发明相较于传统分析方法可以更精确的分析出在半导体元件中真正导致元件失效的瑕疵为何。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1为根据本发明实施例的半导体元件的分析方法流程图。
图2A至图2E为根据本发明实施例的半导体元件的分析方法的元件剖面流程示意图。
图3至图5为根据本发明的实例1所进行的分析方法的相关附图。
图6至图8为根据本发明的实例2所进行的分析方法的相关附图。
图9至图12为根据本发明的实例3所进行的分析方法的相关附图。
附图标记说明
102、104、106、108、110、112:步骤:
200:半导体元件
201:基底
202a,202b:金属氧化物半导体元件
204、206、208、212、214、216、218:介电层
207、213、217:内连线结构
207a、213a、217a:金属导电结构
207b、213b、217b:阻障层
210:金属氧化物半导体层
220:内连线层
230:保护层
240:异常区域
250:聚焦式离子束
250a:电子束
250b:离子束
252:开口
254:涂布层
260:电子检测步骤
300、302、304、306、400、402、404、408、500、502、504、510:区域或位置
302a、304a、306a、506、508:曲线
具体实施方式
图1为根据本发明实施例的半导体元件的分析方法的流程图。图2A至图2E为根据本发明实施例的半导体元件的分析方法的元件剖面流程示意图。请先参照图1,此分析方法首先进行步骤102,也就是提供半导体元件,且半导体元件上具有异常区域。
在步骤102中,所述的半导体元件如图2A所示,半导体元件200包括基底201、形成在基底201上的金属氧化物半导体元件层210以及形成于金属氧化物半导体元件层210上的内连线层220。基底201例如为硅基底或是其他的半导体基底。金属氧化物半导体元件层210包括多个金属氧化物半导体元件202a,202b。金属氧化物半导体元件202a包括栅极G、栅绝缘层GI、间隙壁S以及金属硅化物层MS1、MS2等等。金属氧化物半导体元件202b包括栅极G、栅绝缘层GI以及间隙壁S等等。这些金属氧化物半导体元件202a、202b可为晶体管(transistor)、电阻器(resistor)、融丝(fuse)或是其他元件。另外,位于金属氧化物半导体元件层210上的内连线层220包括介电层204、206、208、212、214、216、218以及内连线结构207、213、217。内连线结构207主要用来电性连接内连线结构213与金属氧化物半导体元件202a,内连线结构207例如是由金属导电结构207a与包覆于金属导电结构207a周围的阻障层207b构成。内连线结构213主要用来电性连接内连线结构207与上层内连线结构217,内连线结构213例如是由金属导电结构213a与包覆于金属导电结构213a周围的阻障层213b构成。内连线结构217主要用来电性连接下层内连线结构213与位于内连线结构217之上的上层内连线结构(图未示),内连线结构217例如是由金属导电结构217a与包覆于金属导电结构217a周围的阻障层217b构成。上述的内连线结构207、213、217可为接触插塞、镶嵌结构、双重镶嵌结构或其他的内连线结构。值得一提的是,在本实施例以及其附图中所绘示的元件仅用来说明本发明,以使此领域技术人员可以了解本发明,但并非用以限定本发明。
一般来说,在进行半导体元件的制造过程中,可能因为沉积、光刻、蚀刻或是其他工艺而造成某些元件产生缺陷。倘若所产生的缺陷对元件的效能造成影响,将使得元件无法正常运作。因此,接下来将详细说明对上述半导体元件进行分析的详细流程。在本实施例中,是以在半导体元件200的金属氧化物半导体元件层210有异常区域为例来说明,但其并非用以限定本发明。如图2A所示,通过一些测试程序,已发现半导体元件200的金属氧化物半导体元件层210有异常区域240。上述的测试程序包括异常区域确认步骤、异常区域定位步骤等等常用且已知的测试程序。
接下来,进行图1的步骤104,也就是进行聚焦离子束显微镜分析程序。此聚焦离子束显微镜分析程序的如图2A至2B所述。首先,如图2A所示,在半导体元件200的表面上形成保护层230,保护层230可以保护半导体元件200上的异常区域240以外的部分不受到聚焦离子束显微镜分析程序的离子束的伤害。保护层230可为铂(Pt)膜或钨(W)膜。接着,如图2B所示,利用聚焦式离子束250切开半导体元件200的异常区域240,以在对应异常区域240中形成开口252,且所形成的开口252暴露出异常区域240。根据本发明的优选实施例,上述的聚焦式离子束250为双束聚焦式离子束(DualBeam FIB),其包括使用电子束250a进行监控程序200的异常区域240并且使用离子束250b来切开半导体元件。
在上述的聚焦离子束显微镜分析程序(步骤104)中,因异常区域240处已经被切开来,因此透过显微镜便可以观看到此异常区域240的切面。在本实施例中,如图2B所示,通过聚焦离子束显微镜分析程序发现在异常区域240中的内连线结构207与金属氧化物半导体元件202a的金属硅化物层MS1之间有部分错位(partial missing)的情况。
为了进一步了解上述聚焦离子束显微镜分析程序(步骤104)的结果,即内连线结构与金属硅化物层之间的部分错位,是否为真正导致元件失效的缺陷,因此接下来继续进行图1的步骤106,也就是进行电性量测步骤。
根据本发明的实施例,在进行步骤106所述的电性量测步骤之前,先请参照图2C,在图2B所示的开口252内填入涂布层254。此涂布层254除了填满开口252之外,还覆盖整个半导体元件200以及保护层230。而形成涂布层254的方法包括使用涂布程序,例如旋转涂布法。涂布层254的材料例如是绝缘材料,其可以是有机或无机材料。常用的有机绝缘材料例如是环氧树脂(epoxy)。
接着,对图2C所示的结构进行研磨程序,直到半导体元件200的内连线层220暴露出来,如图2D所示。上述的研磨程序例如是化学机械抛光法。
在完成图2C及图2D的步骤之后,便可以进行图1所述的电性测试步骤(步骤106)。如图2E所示,此电性测试步骤包括纳米探针检测程序或接触式原子力显微镜检测程序。更详细来说,可采用纳米探针260或接触式原子力显微镜260来对异常区域240作电性检测。在上述的纳米探针检测程序或接触式原子力显微镜检测程序中,会同时产生电流-电压曲线,由此判断异常区域240中的缺陷是否为真正导致元件失效的缺陷。
在完成电性测试步骤之后,接着进行图1的步骤108,也就是判断异常区域240中的缺陷是否为真正导致元件失效的缺陷。倘若电性测试步骤的结果显示异常区域240中的缺陷确实为真正导致元件失效的缺陷,那么可以进一步进行步骤110,也就是进行穿透式电子显微镜分析程序。通过穿透式电子显微镜分析程序,可以更进一步且清楚的观测到异常区域240的缺陷。当然,倘若在电性测试步骤的结果显示异常区域240确实为真正导致元件失效的缺陷,也可以不作穿透式电子显微镜分析程序,而直接结束此分析流程(步骤112)。
然而,倘若在图1的步骤108中电性测试步骤的结果显示在异常区域240中的缺陷并非真正导致元件失效的缺陷。那么将回到步骤104,也就是聚焦离子束显微镜分析程序。通过聚焦离子束显微镜分析程序,可以更进一步寻找真正导致元件失效的缺陷。最后,才结束此分析流程(步骤112)。
基于以上所述,经过上述的分析方法,可以有效地判断异常区域中的缺陷是否为真正导致元件失效的缺陷。因此,本发明的分析方法相较于传统分析方法可以更准确的分析出在半导体元件中真正导致元件失效的瑕疵为何。
值得一提的是,上述图2A至图2E的实施例是以异常区域是位于金属氧化物半导体元件层210为例来说明。但根据其他的实施例,上述的分析方法也可以应用于内连线层220。倘若异常区域是发生在内连线层,那么在步骤104的聚焦式离子束显微镜分析程序中,聚焦式离子束可以选择仅切到异常区域所在的内连线层即可。另外,在进行步骤106之前的研磨程序仅需研磨至异常区域所在的内连线层即可。由于异常区域发生在内连线层的分析方法与异常区域发生在金属氧化物半导体元件层的分析方法相似,因此,此领域技术人员通过图2A至图2E所披露的内容便可以清楚的了解异常区域发生在内连线层的分析方法的实际运作方式。
以下将列举三个实例以说明本发明的分析方法。
实例1
实例1的分析方法是根据图1的流程图来进行。首先提供半导体元件,且半导体元件上具有异常区域(步骤102)。
之后,进行聚焦离子束显微镜分析程序(步骤104)。在此步骤104中,所观测到的显微镜影像如图3所示。在图3所标示的异常区域300中,可观测到位线接触结构(Bit Line Contact)与金属硅化物层之间有部分错位。然此时,尚无法确定位线接触结构与金属硅化物层之间的部分错位是否为真正导致元件失效的缺陷。
接着,继续图1的流程,也就是进行电性量测步骤(步骤106)。当然,在进行电性量测步骤106之前,已经对此半导体元件进行如图2C及图2D所示的涂布程序以及研磨程序。在此实例1中,所述电性量测步骤是采用纳米探针检测程序。使用纳米探针检测程序可以观测到如图4所示的影像。图4的区域302即对应图3的异常区域300处,在区域302中,位线接触结构与金属硅化物层之间有部分错位。区域304邻近区域302,且在区域304中接触结构与金属硅化物层之间没有错位的情况,其中区域304与区域302同样是位于聚焦式离子束所切开的切面处。另外,在区域306中,接触结构与金属硅化物层之间没有错位的情况,且区域306并非位于聚焦式离子束所切开的切面处。在图4中,大致可以观测出位于区域302、304的接触结构的接触面积小于位于区域306的接触结构的接触面积。因而研判区域302、304的接触结构的接触面积小,因此区域302、304内的接触结构的阻值较高且结电流较低。
在此纳米探针检测程序中,除了可以观测到图4所示的显微镜影像之外,更可以产生电流-电压曲线,由此进一步判断在区域302中接触结构与金属硅化物层之间的错位是否为真正导致元件失效的缺陷。请参照图5,图5的X轴表示电压,Y轴表示电流,曲线302a、304a、306a分别为对应区域302、304、306所量测出的电流-电压曲线。由图5可知,同样是位于聚焦式离子束所切开的切面处对应曲线302a相较于曲线304a来说,其结电流明显较低。由此可知,位于区域302的接触结构的结电流确实过小,因而可以研判位于区域302内接触结构与金属硅化物层之间的错位,确实为真正导致元件失效的缺陷;然而接触结构与金属硅化物层之间没有错位的情况的对应曲线304a相较于曲线306a来说,因对应区域304位于聚焦式离子束所切开的切面处,以至于接触结构的接触面积小,阻值较高且结电流较低。上述的步骤即图1所述的步骤108。在进行图1的步骤108之后,便可直接进行步骤112,即结束此分析程序。
实例2
实例2的分析方法是根据图1的流程图来进行。首先提供半导体元件,且半导体元件上具有异常区域(步骤102)。
之后,进行聚焦离子束显微镜分析程序(步骤104)。在此步骤104中,所观测到的显微镜影像如图6所示。在图6所标示的区域400中,可观测到与漏极接触结构(Drain Contact)接触的金属硅化物层有遗失(Loss)的情况。然此时,尚无法确定金属硅化物层的遗失是否为真正导致元件失效的缺陷。
接着,继续图1的流程,也就是进行电性量测步骤(步骤106)。当然,在进行电性量测步骤106之前,已经对此半导体元件进行如图2C及图2D所示的涂布程序以及研磨程序。在此实例2中,所述电性量测步骤是采用接触式原子力显微镜检测程序。使用接触式原子力显微镜检测程序可以观测到如图7所示的影像以及电流-电压曲线。区域402为对应图6的区域400,在区域402中与漏极接触结构接触的金属硅化物层有遗失的情况。区域404为邻近区域402,且在区域404中与漏极接触结构接触的金属硅化物层并未有遗失的情况。
在图7中,大致可以观测出区域402中所显现出的颜色较淡,而区域404中所显现出的颜色较深。因而研判因区域402中确实有金属硅化物层遗失的情况。在此同时,因接触式原子力显微镜检测程序同时可以产生电流-电压曲线,由此进一步判断区域402中的金属硅化物层遗失是否为真正导致元件失效的缺陷。在图7中,X轴表示电压,Y轴表示电流。由图7可知,对应区域402的曲线相较于对应区域404的曲线来说,区域402处的结电流确实过低。由此可以研判区域402所存在金属硅化物层遗失确实为导致元件失效的缺陷。上述的步骤即图1所述的步骤108。
在进行图1所述的步骤108,也就是判断异常区域是否为元件真正失效缺陷之后。接着,可以进一步进行图1的步骤110,也就是进行穿透式电子显微镜分析程序。在此步骤110中,可以观测到的显微镜影像如图8所示,其可以更清楚的观看到在区域408(其也就是图7的区域402)确实有明显的金属硅化物层遗失情况。最后,才进行图1的步骤112,也就是结束此分析流程。
实例3
实例3的分析方法是根据图1的流程图来进行。首先提供半导体元件,且半导体元件上具有异常区域(步骤102)。
之后,进行聚焦离子束显微镜分析程序(步骤104)。在此步骤104中,所观测到的显微镜影像如图9所示。在图9的区域502中,可观测到金属硅化物层有迁移(migration)到多晶硅层以及基底的现象。然此时,尚无法确定金属硅化物层的迁移是否为真正导致元件失效的缺陷。
接着,继续图1的流程,也就是进行电性量测步骤(步骤106)。当然,在进行电性量测步骤106之前,已经对此半导体元件进行如图2C及图2D所示的涂布程序以及研磨程序。在此实例3中,所述电性量测步骤是采用纳米探针检测程序。使用纳米探针检测程序可以观测到如图10所示的影像。区域504即为对应图9的区域502多晶硅层连接至接触结构位置,且在区域504中有金属硅化物层迁移的情况。
在此纳米探针检测程序中,除了可以观测到图10所示的显微镜影像之外,还可以产生电流-电压曲线,由此进一步判断区域504中的金属硅化物层迁移是否为真正导致元件失效的缺陷。请参照图11,图11的X轴表示电压,Y轴表示电流。由图11可知,曲线506为正常栅极的多晶硅层的电流-电压曲线,曲线508为有金属硅化物层迁移到栅极的多晶硅层的电流-电压曲线,也就是对应上述区域504(区域502)的电流-电压曲线。一般来说,由于此异常区域在先前的步骤中已经被聚焦式离子束切开,且若异常区域中有导致元件真正失效缺陷存在的话,一般来说应该会有漏电流的情况。但是曲线508却显示没有任何电流信号。
由上述电流-电压曲线可知,曲线508的分布表示在区域504(区域502)中造成元件无法运作的缺陷应并非金属硅化物层迁移所造成。换言之,金属硅化物层迁移并非导致元件失效的缺陷。
在进行图1所述的步骤108,也就是判断异常区域是否为元件真正失效缺陷之后。接着,回到图1的步骤104,也就是再次进行聚焦离子束显微镜分析程序。在此步骤104的再次分析后,可以观测到的显微镜影像如图12所示,其可以更清楚的观看到在区域510中导致元件无法运作的缺陷并非金属硅化物层迁移,而是栅极的多晶硅层已经完全被烧毁(burned-out)。因此,此时可以确定上述的异常区域中导致元件失效的缺陷的原因并非金属硅化物层迁移,而是栅极的多晶硅层被烧毁。最后,才进行图1的步骤112,也就是结束此分析流程。
由上述实例1~实例3可知,通过本发明的分析方法,也就是进行聚焦式离子束显微镜分析程序之后,更进一步对半导体元件的异常区域进行电性检测步骤,以判断此异常区域内的缺陷是否为元件真正失效缺陷。此种方式相较于传统分析方法可以更精确的分析出在半导体元件中真正导致元件失效的瑕疵为何。
虽然本发明已以实施例披露如上,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视所附的权利要求所界定为准。

Claims (19)

1.一种半导体元件的分析方法,包括:
提供半导体元件,该半导体元件上具有异常区域;
对该异常区域进行聚焦式离子束显微镜分析程序,其中该聚焦式离子束分析程序的结果显示该异常区域具有缺陷;以及
在该聚焦式离子束显微镜分析程序之后,对该异常区域进行电性检测步骤,以判断该异常区域中的缺陷是否为元件真正失效缺陷。
2.如权利要求1所述的半导体元件的分析方法,其中在该电性检测步骤之后,还包括进行选择性穿透式电子显微镜分析程序。
3.如权利要求1所述的半导体元件的分析方法,其中该电性检测步骤包括纳米探针检测程序或接触式原子力显微镜检测程序。
4.如权利要求3所述的半导体元件的分析方法,其中该纳米探针检测程序或该接触式原子力显微镜检测程序还包括产生电流-电压曲线,由此判断该异常区域内的该缺陷是否为该元件真正失效缺陷。
5.如权利要求1所述的半导体元件的分析方法,其中该聚焦式离子束显微镜分析程序包括利用聚焦式离子束切开该半导体元件的该异常区域,以在该异常区域中形成开口。
6.如权利要求5所述的半导体元件的分析方法,其中在利用该聚焦式离子束切开该半导体元件的该异常区域的步骤中,包括使用离子束来切开该半导体元件的该异常区域并且使用电子束进行监控程序。
7.如权利要求5所述的半导体元件的分析方法,其中在利用该聚焦式离子束切开该半导体元件的该异常区域的步骤之前,还包括在该半导体元件的表面上形成保护层。
8.如权利要求5所述的半导体元件的分析方法,其中该半导体元件具有金属氧化物半导体元件层以及位于该金属氧化物半导体元件层上方的内连线层。
9.如权利要求8所述的半导体元件的分析方法,其中在进行该电性检测步骤之前,还包括:
在该开口内填入涂布层;以及
进行研磨程序,直到该异常区域的该内连线层暴露出来。
10.如权利要求8所述的半导体元件的分析方法,其中该异常区域位于金属氧化物半导体元件层或是该内连线层。
11.一种半导体元件的分析方法,包括:
提供半导体元件,该半导体元件上具有异常区域;
对该异常区域进行聚焦式离子束显微镜分析程序,其中该聚焦式离子束分析程序的结果显示该异常区域具有第一缺陷;以及
在该聚焦式离子束显微镜分析程序之后,对该异常区域进行电性检测步骤,其中该电性检测步骤的结果显示该第一缺陷并非元件真正失效缺陷;以及
在该电性检测步骤之后,对该异常区域再次进行该聚焦式离子束显微镜分析程序,其中该聚焦式离子束显微镜分析程序的结果显示该异常区域具有第二缺陷,且该第二缺陷为该元件真正失效缺陷。
12.如权利要求11所述的半导体元件的分析方法,其中该电性检测步骤包括纳米探针检测程序或接触式原子力显微镜检测程序。
13.如权利要求12所述的半导体元件的分析方法,其中该纳米探针检测程序或该接触式原子力显微镜检测程序还包括产生电流-电压曲线,且该电流-电压曲线显示该第一缺陷并非该元件真正失效缺陷。
14.如权利要求11所述的半导体元件的分析方法,其中该聚焦式离子束显微镜分析程序包括利用聚焦式离子束切开该半导体元件的该异常区域,以在该异常区域中形成开口。
15.如权利要求14所述的半导体元件的分析方法,其中在利用该聚焦式离子束切开该半导体元件的该异常区域的步骤中,包括使用离子束来切开该半导体元件的该异常区域并且使用电子束进行监控程序。
16.如权利要求14所述的半导体元件的分析方法,其中在利用该聚焦式离子束切开该半导体元件的该异常区域的步骤之前,还包括在该半导体元件的表面上形成保护层。
17.如权利要求14所述的半导体元件的分析方法,其中该半导体元件具有金属氧化物半导体元件层以及位于该金属氧化物半导体元件层上方的内连线层。
18.如权利要求17所述的半导体元件的分析方法,其中在进行该电性检测步骤之前,还包括:
在该开口内填入涂布层;以及
进行研磨程序,直到该异常区域的该内连线层暴露出来。
19.如权利要求17所述的半导体元件的分析方法,其中该异常区域位于金属氧化物半导体元件层或该内连线层。
CN201010002083XA 2010-01-07 2010-01-07 半导体元件的分析方法 Pending CN102122625A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010002083XA CN102122625A (zh) 2010-01-07 2010-01-07 半导体元件的分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010002083XA CN102122625A (zh) 2010-01-07 2010-01-07 半导体元件的分析方法

Publications (1)

Publication Number Publication Date
CN102122625A true CN102122625A (zh) 2011-07-13

Family

ID=44251143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010002083XA Pending CN102122625A (zh) 2010-01-07 2010-01-07 半导体元件的分析方法

Country Status (1)

Country Link
CN (1) CN102122625A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097583A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(北京)有限公司 一种半导体结构失效分析方法
CN109935271A (zh) * 2019-03-29 2019-06-25 武汉新芯集成电路制造有限公司 存储器及其获取方法、失效定位方法
CN109994397A (zh) * 2019-04-12 2019-07-09 英特尔产品(成都)有限公司 半导体器件内部焊点表面异物层的解析方法及系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097583A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(北京)有限公司 一种半导体结构失效分析方法
CN105097583B (zh) * 2014-05-09 2018-02-13 中芯国际集成电路制造(北京)有限公司 一种半导体结构失效分析方法
CN109935271A (zh) * 2019-03-29 2019-06-25 武汉新芯集成电路制造有限公司 存储器及其获取方法、失效定位方法
CN109935271B (zh) * 2019-03-29 2021-03-23 武汉新芯集成电路制造有限公司 存储器及其获取方法、失效定位方法
CN109994397A (zh) * 2019-04-12 2019-07-09 英特尔产品(成都)有限公司 半导体器件内部焊点表面异物层的解析方法及系统

Similar Documents

Publication Publication Date Title
US7851793B2 (en) Test structure with TDDB test pattern
US8093074B2 (en) Analysis method for semiconductor device
US8164091B2 (en) Multi-purpose poly edge test structure
JP2002217258A (ja) 半導体装置およびその測定方法、ならびに半導体装置の製造方法
US5214283A (en) Method of determining the cause of open-via failures in an integrated circuit
KR20130055504A (ko) 퓨즈 소자를 이용한 집적회로장치의 테스트 방법
CN112289795B (zh) 三维存储器的漏电分析方法及三维存储器
CN112864131B (zh) 电迁移测试结构及电迁移测试方法
CN102122625A (zh) 半导体元件的分析方法
US8106476B2 (en) Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
US6825119B1 (en) Method of piping defect detection
CN111477262A (zh) 半导体器件的失效分析方法
US9881844B2 (en) Integrated circuits with copper hillock-detecting structures and methods for detecting copper hillocks using the same
TWI498985B (zh) 半導體元件的分析方法
KR20180079157A (ko) 반도체 소자의 제조 방법
Lamy et al. How effective are failure analysis methods for the 65nm CMOS technology node?
CN112466772A (zh) 一种测试组件及测试方法
TWI817572B (zh) 半導體元件的監測方法
JP5107627B2 (ja) 半導体ウェーハ、および、それを用いた半導体装置の製造方法
CN101667550B (zh) 栅结构上金属层的监控方法
JP4087289B2 (ja) 半導体装置およびその検査方法
CN113345509B (zh) 地址线的测试样品及其测试方法
CN113644053B (zh) 一种导电薄膜连续性的测试结构及方法
TW563220B (en) Method for picking defected dielectric in semiconductor device
Ni et al. Combined methods for analyzing the nonvisual failures of a MCU

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110713