CN101667550B - 栅结构上金属层的监控方法 - Google Patents
栅结构上金属层的监控方法 Download PDFInfo
- Publication number
- CN101667550B CN101667550B CN2008100425881A CN200810042588A CN101667550B CN 101667550 B CN101667550 B CN 101667550B CN 2008100425881 A CN2008100425881 A CN 2008100425881A CN 200810042588 A CN200810042588 A CN 200810042588A CN 101667550 B CN101667550 B CN 101667550B
- Authority
- CN
- China
- Prior art keywords
- grid
- ion implanted
- type ion
- implanted region
- electrical parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种栅结构上金属层的方法,它包括以下步骤:提供一种测试元件,所述测试元件包括N型离子注入区、P型离子注入区和横跨所述N型离子注入区和P型离子注入区的栅结构,其中栅结构表面覆盖有金属层;测试覆盖有金属层的栅结构电性参数;监控测试的栅结构电性参数是否符合标准栅结构电性参数,其中标准栅结构电性参数为覆盖的金属层完整时所测出的栅结构电性参数。本发明通过制作应用于WAT测试的栅结构测试元件,测试该种栅结构测试元件电性参数实现此种栅结构表面金属层的监控。该方法可在晶圆制作早期WAT测试阶段发现缺陷金属层,从而节约后段制程中的资源和制作成本。
Description
技术领域
本发明涉及半导体晶圆验收测试(Wafer acceptance test:WAT)领域,尤其涉及在晶圆验收测试中对栅结构上金属层的监控方法。
背景技术
WAT是测试晶圆上制作好的基本元件(例如,NMOS管、PMOS、双极晶体管等有源元件)是否拥有正常工作能力的一项测试,它的测试对象是单一的基本元件,通常在基本元件制造完成后进行,在WAT测试之后通常还存在进一步的金属互连工序、芯片问题(chip problem:CP)测试、切片、封装等工序。通常,晶圆的切割道上也制作有基本元件,切割道上的基本元件称作测试元件(Test key)或测试结构(Test structure)。而WAT所测试的基本元件通常就是切割道(Scribe line)上面的元件,这样不但可以有效利用晶圆上切割道的空间,还可以经由测试切割道上的测试元件推测测试元件附近芯片元件的电性是否合格。
栅结构是位于晶圆离子掺杂区,即N型离子注入区、P型离子注入区上,由栅氧层和栅极层组成的堆栈结构。请参阅图1所示一种栅结构横跨N型离子注入区和P型离子注入区的版图示意图。在实际的制作工艺中,首先是在晶圆上制作图1所示的栅结构1;若要进行N型离子注入形成晶圆上N型离子注入区,需将图1右边预形成或已形成的P型离子注入区用阻挡层覆盖上,以栅结构为掩模进行N型离子注入;同理,若要进行P型离子注入形成晶圆上P型离子注入区,需将图1左边预形成或已形成的N型离子注入区用阻挡层覆盖上,以栅结构为掩模进行P型离子注入。
目前,阻挡层通常是采用光阻,以晶圆上未形成离子注入区的情况为例,当形成N型离子注入区时,在预形成P型离子注入区表面覆盖光阻,之后以所述光阻为掩膜进行N型离子注入,N型离子注入完毕后,去除覆盖在预形成P型离子注入区表面的光阻;然后,在已形成的N型离子注入区表面覆盖光阻,并进行P型离子的注入,P型离子注入完毕后,去除覆盖在N型离子注入区表面的光阻。在N型离子注入区和P型离子注入区制作完成后,会在栅结构表面形成用于制作金属硅化物的金属层(图中未示出)。P型离子注入区和N型离子注入区交界处2在反复涂敷和去除光阻的过程中易出现光阻残余的现象,该光阻的残余,会导致后续在栅结构上形成金属层时,交界处的栅结构表面难形成金属层,使得制作在栅结构表面的金属层出现缺口的问题。
如图2透射电子显微(TEM)图中圈出的部分所示,N型离子注入区与P型离子注入区交界处栅结构表面未形成金属层,出现了断开现象。金属层的断开现象会引起后期制作的金属硅化物存在缺陷,导致栅结构方块电阻不符合要求,降低制作的器件的良率。
目前WAT测试阶段中所包括的栅结构测试元件中栅结构并非横跨N型离子注入区和P型离子注入区的栅结构,通常是在单一的掺杂区,N型离子注入区或P型离子注入区。由于传统WAT不存在该类型的栅结构测试元件,因此无法在WAT阶段对该类型栅结构表面金属层进行监控。在保证整个生产工艺产能条件下,该栅结构表面金属层存在的缺陷通常只会在后期整个晶圆上芯片制作完成后或封装后的测试中才被检测出,例如CP/封装测试检测出。由于栅结构表面金属层早期不能检测出,这也会导致整个后期制作过程资源的浪费,增加了晶圆上芯片的制作成本。
发明内容
本发明要解决的问题是:在WAT测试阶段,横跨N型离子注入区和P型离子注入区的栅结构表面金属层质量无法监控。
为达到上述目的,本发明提供了一种栅结构上金属层的监控方法,它包括以下步骤:
提供一种测试元件,所述测试元件包括N型离子注入区、P型离子注入区和横跨所述N型离子注入区和P型离子注入区的栅结构,其中栅结构表面覆盖有金属层。该测试元件制作在晶圆的切割道上。
测试覆盖有金属层的栅结构电性参数。
监控测试的栅结构电性参数是否符合标准栅结构电性参数,其中标准栅结构电性参数为覆盖的金属层完整时所测出的栅结构电性参数。
本发明提供的监控方法,通过在晶圆切割道上制作横跨N型离子注入区和P型离子注入区的栅结构测试元件,并在WAT测试时,通过测试该栅结构测试元件的电性参数,检测待检测栅结构表面的金属层是否完整,从而在WAT测试阶段就可检测出横跨两类离子注入区的栅结构表面金属层是否存在缺陷,避免有缺陷的晶圆进入后期制作过程,节约了后期制作过程中资源和制作成本。
附图说明
以下结合附图和具体实施例对本发明栅结构上金属层的监控方法作进一步详细的说明。
图1是横跨两类离子注入区栅结构示意图。
图2是横跨两类离子注入区栅结构表面金属层缺陷的TEM图。
图3是本发明实施例监控方法的流程示意图。
图4~图6是本发明实施例中制作的测试元件示意图。
具体实施方式
如背景技术中所述,若芯片的内部存在横跨N型离子注入区和P型离子注入区的栅结构,就需要在WAT测试阶段能对芯片内部这样栅结构表面的金属层进行监控,以避免金属层的缺陷在芯片制作完成后或封装后的测试才被检测出,导致后期制作过程资源浪费的问题,节约制作成本。
本发明实施例提供一种在WAT测试阶段对栅结构上金属层的监控方法。该方法包括以下步骤,请参阅图3。
步骤S1,提供一种测试元件,该测试元件包括N型离子注入区和P型离子注入区,以及横跨N型离子注入区和P型离子注入区的栅结构。以下将该测试元件称作栅结构测试元件。该栅结构测试元件中栅结构由栅氧化层和栅极层组成的堆栈结构,栅极层覆盖栅氧化层,金属层覆盖在栅极层表面。栅极层常用多晶硅导体材料制作。而栅结构表面,即栅极层表面,导体金属层缺陷的存在会影响栅结构的电性参数。步骤S1制作的测试结构在栅结构两端分别制作一金属焊盘。该金属焊盘位于栅结构两端的金属层上。
在晶圆切割道上制作其他用于WAT的测试元件同时可完成步骤S1提供的栅结构测试元件的制作。在实际制作中,在预投影在晶圆上光罩上的图案中增加本发明实施例提供的测试元件图案即可,无需增加其他的工艺步骤就可完成本发明实施例提供的栅结构测试元件的制作。
步骤S2,测试本发明实施例提供的覆盖有金属层的栅结构的电性参数。为监测测试元件栅结构上的金属层是否存在断开的缺陷,可通过测试测试元件栅结构的电性参数进行监测。
在两金属焊盘上加载测试信号,例如电压信号,对步骤S1测试结构中栅结构的电学参数进行测试。本发明实施例监控方法中提供测试的栅结构电性参数为栅结构的方块电阻。在两金属焊盘上加载电压测试信号,依据栅结构中电流就可测试出栅结构的方块电阻。若出现如图2所示的金属层断开缺陷,直接就会影响到测试元件栅结构的方块电阻值。因此,栅结构方块电阻这一电学参数可直接反应栅结构表面金属层是否出现断开缺陷,同时方块电阻这一电学参数测量起来相对其他电学参数的测量更为方便。
当然,测量栅结构方块电阻并非唯一监控栅结构表面金属层质量的电学参数,也可测量其他与方块电阻关联的电学参数进行监控,例如在栅结构上加载相同的电流,测量电压参数。类似于测量其他参数对栅结构表面金属层质量的监控,在这不再多进行例举。
步骤S3,监控测试的栅结构电性参数是否符合标准栅结构电性参数,其中标准栅结构电性参数为覆盖的金属层完整时所测出的栅结构电性参数。
若步骤S2测试出的电性参数符合金属层覆盖完整的栅结构测试出电性参数,则可判断测试元件栅结构表面金属层完整。据此,可推断测试元件周围晶圆芯片上横跨N型离子注入区和P型离子注入区的栅结构表面制作的金属层完整。
若步骤S2测试出的电性参数不符合金属层覆盖完整的栅结构测试出电性参数,则可判断测试元件栅结构表面金属层出现断开缺陷。据此,可推断测试元件周围晶圆芯片上横跨N型离子注入区和P型离子注入区的栅结构表面制作的金属层出现断开缺陷。本实施例中所测试的栅结构电性参数为栅结构的方块电阻。若栅结构表面金属层出现断开缺陷,所测试出的栅结构方块电阻阻值必定大于表面金属层完整的栅结构方块电阻。因此,当监测出步骤栅结构方块电阻大于标准栅结构方块电阻时,应挑选出该晶圆,避免其进入后期制作过程,节约后期制作过程中资源和制作成本。
栅结构金属层质量受栅结构横跨的N型离子注入区和P型离子注入区的交界处影响很大。如图4所示的测试元件,也可监测横跨N型离子注入区和P型离子注入区栅结构表面金属层质量。测试元件中栅结构1两端连接有两个金属焊盘31和32。但图4所示的栅结构1与两类离子注入区的交界处2仅相交一次,这样即使在交界处栅结构表面的金属层出现断开缺陷,也会由于金属层下栅极层是导体材料,而导致步骤S2测试出来栅结构电性参数值,相对金属层完整时所测试出的栅结构电性参数值偏差幅度小,不利于步骤S3进行监控。步骤S1若制作如图4所示的测试元件虽也能实现本发明的技术方案,但并非最优化的测试元件。
为提高步骤S2测试的栅结构电性参数对栅结构表面金属层的灵敏度,栅结构与两类离子注入区交界处相交的次数越多是越好的。本发明实施例步骤S1所制作的栅结构测试元件如图5所示。图5所示的栅结构测试元件中栅结构1′呈“方波”,以N型离子注入区和P型离子注入区两者界面2为栅结构方波的X轴,对称分布于N型离子注入区和P型离子注入区。从图5可看出该测试元件中,栅结构1′与两类离子注入区交界处相交多次,因此,检测制作在栅结构1′上金属层因交界处导致的缺陷更为显著。这样,在测试时,若在两类离子注入区交界处栅结构表面金属层存在断开缺陷,则图5所示的栅结构1′上金属层断开缺陷存在多处。在本实施例中,测试出的栅结构1′的方块电阻与标准栅结构方块电阻,即栅结构表面金属层完整时的方块电阻,相差幅度大,易于步骤S3依据测试的方块电阻值判断测试元件栅结构表面金属层是否存在缺陷。图5所示的栅结构1′可依据晶圆切割道的空间设计栅结构1′可制作的长度,即和两类离子注入区交界处相交的次数。
当然为提高步骤S2测试的栅结构电性参数对栅结构表面金属层的灵敏度,发明实施例步骤S1所制作的栅结构测试元件也可如图6所示。栅结构1″所横跨的两类离子注入区包括若干N型离子注入区5和若干P型离子注入区6。栅结构1″呈“方波”,以中间两离子注入的界面2′为栅结构1″方波的X轴,对称分布于N型离子注入区和P型离子注入区。图6所示的栅结构1″与两类离子注入区界面相交次数与图5所示的栅结构1′与两离子注入区界面相交的次数相比会更多。如上所述步骤S1若制作如图6所示的栅结构测试元件,那么步骤S2测试的栅结构电性参数对栅结构表面金属层的灵敏度会越高。然而在WAT测试时,图5所示的栅结构测试元件满足对栅结构表面金属层的监测灵敏度要求下,图5所示的栅结构测试元件相对图6所示的栅结构测试元件更为简单。在权衡WAT测试时测试元件具有的栅结构表面金属层监测灵敏度及栅结构测试元件的复杂程度之后,本实施例步骤S1制作图5所示的栅结构测试元件。
栅结构表面覆盖的金属层通常为钴、镍或钛,用于形成后期栅结构表面的金属硅化物。考虑制作成本及与持有的晶圆芯片制作工艺的兼容性,本实施例中栅结构表面覆盖的金属层选用钴制作钴金属层。同样,结合自有工艺的特点及制作设备也可选用镍或钛制作相应材料的金属层。对于横跨两类离子注入区栅结构表面金属层的监控采用本实施例提供的监控方法并不局限于金属层的材料。
Claims (6)
1.一种栅结构上金属层的监控方法,该监控方法包括以下步骤:
提供一种测试元件,所述测试元件包括N型离子注入区、P型离子注入区和横跨所述N型离子注入区和P型离子注入区的栅结构,其中栅结构表面覆盖有金属层;
测试覆盖有金属层的栅结构电性参数;
监控测试的栅结构电性参数是否符合标准栅结构电性参数,其中标准栅结构电性参数为覆盖的金属层完整时所测出的栅结构电性参数。
2.如权利要求1所述的监控方法,其特征在于,所述测试元件制作在晶圆的切割道上。
3.如权利要求1所述的监控方法,其特征在于,所述栅结构两端分别具有一用于测试栅结构电性参数的金属焊盘。
4.如权利要求1所述的监控方法,其特征在于,所述测试的栅结构电性参数为方块电阻。
5.如权利要求1所述的监控方法,其特征在于,所述制作的栅结构测试元件栅结构呈“方波”,以N型离子注入区和P型离子注入区界面为方波X轴,对称分布于N型离子注入区和P型离子注入区。
6.如权利要求1所述的监控方法,其特征在于,所述栅结构表面覆盖的金属层为钴、镍或钛。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100425881A CN101667550B (zh) | 2008-09-05 | 2008-09-05 | 栅结构上金属层的监控方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100425881A CN101667550B (zh) | 2008-09-05 | 2008-09-05 | 栅结构上金属层的监控方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101667550A CN101667550A (zh) | 2010-03-10 |
CN101667550B true CN101667550B (zh) | 2012-03-28 |
Family
ID=41804098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100425881A Expired - Fee Related CN101667550B (zh) | 2008-09-05 | 2008-09-05 | 栅结构上金属层的监控方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101667550B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104681459B (zh) * | 2013-11-28 | 2017-06-30 | 北大方正集团有限公司 | 一种金属刻蚀工艺检测方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1380692A (zh) * | 2001-04-12 | 2002-11-20 | 日本电气株式会社 | 具有测试元件组元件的半导体器件 |
CN1482659A (zh) * | 2002-09-11 | 2004-03-17 | 南亚科技股份有限公司 | 测试沟槽电容器中埋入层掺杂浓度是否异常的元件及方法 |
CN1635619A (zh) * | 2003-12-31 | 2005-07-06 | 中芯国际集成电路制造(上海)有限公司 | 晶片金属互连线可靠性在线测试方法 |
CN1705075A (zh) * | 2004-05-31 | 2005-12-07 | 台湾类比科技股份有限公司 | 具有测试电路之半导体晶圆及制造方法 |
CN1819199A (zh) * | 2005-01-21 | 2006-08-16 | 因芬尼昂技术股份公司 | 带有半导体衬底和测试结构的半导体产品及方法 |
CN101010804A (zh) * | 2004-07-30 | 2007-08-01 | 先进微装置公司 | 在半导体器件中评估区域电特性之方法 |
CN101211894A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | Teg图案及利用teg图案的半导体器件的测试方法 |
CN101226930A (zh) * | 2007-01-15 | 2008-07-23 | 中芯国际集成电路制造(上海)有限公司 | 具有层或结构识别标记的半导体结构及其制作方法和应用 |
-
2008
- 2008-09-05 CN CN2008100425881A patent/CN101667550B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1380692A (zh) * | 2001-04-12 | 2002-11-20 | 日本电气株式会社 | 具有测试元件组元件的半导体器件 |
CN1482659A (zh) * | 2002-09-11 | 2004-03-17 | 南亚科技股份有限公司 | 测试沟槽电容器中埋入层掺杂浓度是否异常的元件及方法 |
CN1635619A (zh) * | 2003-12-31 | 2005-07-06 | 中芯国际集成电路制造(上海)有限公司 | 晶片金属互连线可靠性在线测试方法 |
CN1705075A (zh) * | 2004-05-31 | 2005-12-07 | 台湾类比科技股份有限公司 | 具有测试电路之半导体晶圆及制造方法 |
CN101010804A (zh) * | 2004-07-30 | 2007-08-01 | 先进微装置公司 | 在半导体器件中评估区域电特性之方法 |
CN1819199A (zh) * | 2005-01-21 | 2006-08-16 | 因芬尼昂技术股份公司 | 带有半导体衬底和测试结构的半导体产品及方法 |
CN101211894A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | Teg图案及利用teg图案的半导体器件的测试方法 |
CN101226930A (zh) * | 2007-01-15 | 2008-07-23 | 中芯国际集成电路制造(上海)有限公司 | 具有层或结构识别标记的半导体结构及其制作方法和应用 |
Also Published As
Publication number | Publication date |
---|---|
CN101667550A (zh) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Donovan et al. | Early detection of electrical defects in deep trench capacitors using voltage contrast inspection | |
CN101197348B (zh) | 多用途多晶硅边缘测试结构 | |
CN102299139B (zh) | 半导体集成电路 | |
CN103163442B (zh) | 一种晶圆测试方法 | |
JP2008166691A (ja) | テグパターン及びそのパターンを利用した半導体素子の検査方法 | |
US20190346500A1 (en) | Structure and method for testing semiconductor device | |
CN101667550B (zh) | 栅结构上金属层的监控方法 | |
CN103943606B (zh) | 一种半导体器件中缺陷的检测结构及检测方法 | |
CN108344936A (zh) | 一种功率半导体器件的测试方法 | |
CN107579014A (zh) | 一种多晶硅上接触孔高阻值缺陷检测方法 | |
CN113871311A (zh) | 第一层金属与其下层栅极物理短接缺陷的检测方法及结构 | |
CN203026497U (zh) | 漏电测试结构 | |
CN101750563B (zh) | 半导体器件中通孔或接触孔短路检测结构 | |
CN206076226U (zh) | 监控ar工艺中套准偏移的wat测试结构 | |
CN102569116B (zh) | 适于源漏导通检测的检测结构及其检测方法 | |
CN102054809A (zh) | 一种重布线机构 | |
CN102122625A (zh) | 半导体元件的分析方法 | |
CN107507786A (zh) | 一种多晶硅上接触孔粘结层异常缺陷检测方法 | |
CN211350638U (zh) | 一种晶圆级封装检测结构 | |
Gao et al. | Rapid in-line process window characterization using voltage contrast test structures for advanced FinFET technology development | |
CN103871924A (zh) | 监控栅极漏电的测试结构和测试方法 | |
CN103531499B (zh) | 监控电子束扫描仪间匹配度的方法 | |
CN108037131B (zh) | 一种对插塞缺陷进行检测的方法 | |
CN112466772A (zh) | 一种测试组件及测试方法 | |
CN206282852U (zh) | 一种测试结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120328 Termination date: 20180905 |