CN113871311A - 第一层金属与其下层栅极物理短接缺陷的检测方法及结构 - Google Patents

第一层金属与其下层栅极物理短接缺陷的检测方法及结构 Download PDF

Info

Publication number
CN113871311A
CN113871311A CN202010611967.9A CN202010611967A CN113871311A CN 113871311 A CN113871311 A CN 113871311A CN 202010611967 A CN202010611967 A CN 202010611967A CN 113871311 A CN113871311 A CN 113871311A
Authority
CN
China
Prior art keywords
detection
contact hole
type active
grid
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010611967.9A
Other languages
English (en)
Inventor
雷淑华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010611967.9A priority Critical patent/CN113871311A/zh
Priority to US17/358,633 priority patent/US11764116B2/en
Publication of CN113871311A publication Critical patent/CN113871311A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及第一层金属与其下层栅极物理短接缺陷的检测方法，涉及缺陷检测技术，在晶圆的检测区域或者切割道区域设置并列设置的第一检测结构和第二检测结构，每一检测结构包括P型有源区、位于P型有源区上的检测栅极结构和接触孔、位于检测栅极结构的两端部的栅极接触孔、连接位于P型有源区上的接触孔的金属线以及连接栅极接触孔的金属线，并第一检测结构的检测栅极结构与位于其上的金属线至少部分重叠，第二检测结构的检测栅极结构与位于其上的金属线无重叠区域，可检测并锁定晶圆上第一层金属与下层栅极之间因物理接触而短接的缺陷，缩短缺陷发现的时间，第一检测结构和第二检测结构在半导体器件的形成过程中同步形成，工艺简单，成本低。

Description

第一层金属与其下层栅极物理短接缺陷的检测方法及结构
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种缺陷检测技术。
背景技术
在半导体芯片制造工艺中，缺陷检测在半导体芯片制造过程中是必不可少的，且为非常关键的步骤，通过缺陷检测发现缺陷，缩短缺陷发生到发现的时间，可提高半导体芯片的良率，降低生产成本。另，随着技术节点的下行，器件的成型要求越来越严格，缺陷检测变得日益重要。
在半导体芯片制造过程中，各步工艺过程中均有可能发生缺陷。现有技术中通常在每步工艺之后进行缺陷检测。然而，单步检测无法反应各步工艺之间相互影响导致的缺陷问题。如，对于第一层金属和下层栅极短接缺陷，现有技术中主要依靠单层的厚度量测进行监控，这种方法有很大的局限性，无法全面反映各层之间的相互影响导致的缺陷问题，如研磨工艺波动导致层间介质层过薄以及第一层金属过刻蚀深度较深，单层工艺虽然离群但均未超过规格，一般正常放线，但实际两者结合的结果却很可能会导致第一层金属和下层栅极物理接触而短接，即发生物理短接缺陷，而且这类上下层的缺陷也很难通过直接的缺陷对比扫描手段发现，一般要到最终的良率测试才能发现问题，还存在原因排查困难的问题，导致较多的良率损失，增加缺陷发现的时间。
半导体集成电路通常都形成于晶圆上，随着技术发展，晶圆的尺寸即直径从4英寸、6英寸、8英寸一直发展到12英寸。晶圆边缘为较易发生缺陷的区域，随着晶圆尺寸的增加，晶圆边缘更易发生缺陷，如晶圆边缘芯片的层间介质层厚度受研磨等工艺波动影响较大，因此对于晶圆边缘的缺陷检测尤其重要。
发明内容
本发明提供的第一层金属与其下层栅极物理短接缺陷的检测方法，包括：S1：提供一晶圆，晶圆内包括多个曝光单元，每一曝光单元内包括多个芯片单元，多个芯片单元由切割道隔开，在晶圆的检测区域或者切割道区域形成第一P型有源区和第二P型有源区，并第一P型有源区和第二P型有源区并列设置；S2：在第一P型有源区上形成第一检测栅极结构，在第二P型有源区上形成第二检测栅极结构，第一检测栅极结构的两端延伸至第一P型有源区之外，并第一检测栅极结构的延伸至第一P型有源区之外的部分构成第一检测栅极结构的连接区域；第二检测栅极结构的两端延伸至第二P型有源区之外，并第二检测栅极结构的延伸至第二P型有源区之外的部分构成第二检测栅极结构的连接区域；S3：形成层间介质层，并进行平坦化工艺；S4：在层间介质层内形成接触孔，接触孔包括位于第一P型有源区上的第一接触孔、位于第二P型有源区上的第二接触孔、位于第一检测栅极结构的连接区域的第一栅极接触孔以及位于第二检测栅极结构的连接区域的第二栅极接触孔，并第一接触孔与与其相邻的第一检测栅极结构之间的间距等于第二接触孔与与其相邻的第二检测栅极结构之间的间距；S5：在层间介质层上形成第一层金属，第一层金属包括连接第一接触孔的第一金属线、连接第二接触孔的第二金属线、连接第一栅极接触孔的第三金属线以及连接第二栅极接触孔的第四金属线，并进行平坦化工艺，其中第一金属线与其下层第一检测栅极结构至少部分重叠，第二金属线与其下层第二检测栅极结构无重叠区域，使第一P型有源区、第一检测栅极结构、第一接触孔、第一栅极接触孔、第一金属线以及第三金属线形成第一检测结构，使第二P型有源区、第二检测栅极结构、第二接触孔、第二栅极接触孔、第二金属线以及第四金属线形成第二检测结构，第一检测结构和第二检测结构并列设置形成检测结构；以及S6：采用扫描电子显微镜进行缺陷检测，调节扫描电子显微镜的电压衬度，将对应第一金属线和第二金属线的成像调节成亮衬度，并对检测结构成像，获得第一检测结构与第二检测结构中的第一层金属的电压衬度成像图，若仅第一检测结构中的与位于栅极结构的连接区域上的接触孔连接的金属线出现偏亮衬度，则判断第一检测结构中的第一层金属与其下层栅极之间出现物理短接缺陷。
更进一步的，在步骤S1中，在形成第一P型有源区和第二P型有源区的过程中，在芯片单元内形成用于形成半导体器件的第一有源区；在步骤S2中，在第一检测栅极结构和第二检测栅极结构的形成过程中，在第一有源区上形成半导体器件的栅极结构；在步骤S4中，层间介质层内的接触孔还包括形成于第一有源区上的接触孔；在步骤S5中，第一层金属还包括连接位于第一有源区上的接触孔的金属线，以形成位于芯片单元内的半导体器件。
更进一步的，第一检测栅极结构和第二检测栅极结构包括栅介质层和金属栅的叠加结构。
更进一步的，第一检测栅极结构包括并行排列的多个；第二检测栅极结构包括并行排列的多个。
更进一步的，第一P型有源区和第二P型有源区形成在n阱内。
更进一步的，所述检测结构设置在曝光单元的边角位置。
更进一步的，所述检测结构设置在晶圆的边缘的曝光单元内。
更进一步的，在位于晶圆的边缘的曝光单元以及靠近晶圆中心部分的曝光单元内均设置所述检测结构。
更进一步的，位于晶圆的边缘的设置有所述检测结构的曝光单元的个数大于靠近晶圆中心部分的设置有所述检测结构的曝光单元的个数。
本发明还提供一种第一层金属与其下层栅极物理短接缺陷的检测结构，包括：第一P型有源区和第二P型有源区，位于晶圆的检测区域或者切割道区域内的n阱内，第一P型有源区和第二P型有源区并列设置；第一检测栅极结构和第一接触孔，位于第一P型有源区上，第一检测栅极结构的两端延伸至第一P型有源区之外，并第一检测栅极结构的延伸至第一P型有源区之外的部分构成第一检测栅极结构的连接区域；第二检测栅极结构和第二接触孔，位于第二P型有源区上，第二检测栅极结构的两端延伸至第二P型有源区之外，并第二检测栅极结构的延伸至第二P型有源区之外的部分构成第二检测栅极结构的连接区域；第一栅极接触孔和第二栅极接触孔，第一栅极接触孔位于第一检测栅极结构的连接区域，第二栅极接触孔位于第二检测栅极结构的连接区域；层间介质层填充第一检测栅极结构、第二检测栅极结构、第一接触孔、第二接触孔、第一栅极接触孔和第二栅极接触孔之间的区域；第一金属线、第二金属线、第三金属线以及第四金属线，形成在层间介质层上，第一金属线连接第一接触孔，第二金属线连接第二接触孔，第三金属线连接第一栅极接触孔，第四金属线连接第二栅极接触孔，并第一金属线与第一检测栅极结构至少部分重叠，第二金属线与第二检测栅极结构无重叠区域，第一接触孔与与其相邻的第一检测栅极结构之间的间距等于第二接触孔与与其相邻的第二检测栅极结构之间的间距。
更进一步的，第一检测栅极结构和第二检测栅极结构包括栅介质层和金属栅的叠加结构。
更进一步的，所述检测结构设置在晶圆内的曝光单元的边角位置。
更进一步的，所述检测结构设置位于晶圆的边缘的曝光单元内。
更进一步的，在位于晶圆的边缘的曝光单元以及靠近晶圆中心部分的曝光单元内均设置所述检测结构。
更进一步的，位于晶圆的边缘的设置有检测结构的曝光单元的个数大于靠近晶圆中心部分的设置有检测结构的曝光单元的个数。
本发明一实施例的第一层金属与其下层栅极物理短接缺陷的检测方法及结构，在晶圆的检测区域或者切割道区域设置并列设置的第一检测结构和第二检测结构，每一检测结构包括P型有源区、位于P型有源区上的检测栅极结构和接触孔、位于检测栅极结构的两端部的栅极接触孔、连接位于P型有源区上的接触孔的金属线以及连接栅极接触孔的金属线，并第一检测结构的检测栅极结构与位于其上的金属线至少部分重叠，第二检测结构的检测栅极结构与位于其上的金属线无重叠区域，可检测并锁定晶圆上第一层金属与其下层栅极之间因物理接触而短接的缺陷，缩短缺陷发现的时间，第一检测结构和第二检测结构在半导体器件的形成过程中同步形成，工艺简单，成本低。
附图说明
图1为一实施例的晶圆示意图。
图2为图1中的一曝光单元的放大示意图。
图3为一实施例的晶圆上的一半导体器件的结构示意图。
图4为一实施例的晶圆上的检测结构的结构示意图。
图5为一实施例的晶圆上的检测结构的平面示意图。
图6为一实施例的第一层金属与其下层栅极之间出现物理短接缺陷的示意图。
图中主要组件附图标记说明如下：
100、晶圆；110、第一P型有源区；120、第二P型有源区；112、第一接触孔；114、第一金属线；111、第一检测栅极结构；122、第二接触孔；124、第二金属线；121、第二检测栅极结构；130、层间介质层、105、检测结构。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明一实施例中，在于提供一种第一层金属与其下层栅极物理短接缺陷的检测方法，包括：S1：提供一晶圆，晶圆内包括多个曝光单元，每一曝光单元内包括多个芯片单元，多个芯片单元由切割道隔开，在晶圆的检测区域或者切割道区域形成第一P型有源区和第二P型有源区，并第一P型有源区和第二P型有源区并列设置；S2：在第一P型有源区上形成第一检测栅极结构，在第二P型有源区上形成第二检测栅极结构，第一检测栅极结构的两端延伸至第一P型有源区之外，并第一检测栅极结构的延伸至第一P型有源区之外的部分构成第一检测栅极结构的连接区域；第二检测栅极结构的两端延伸至第二P型有源区之外，并第二检测栅极结构的延伸至第二P型有源区之外的部分构成第二检测栅极结构的连接区域；S3：形成层间介质层，并进行平坦化工艺；S4：在层间介质层内形成接触孔，接触孔包括位于第一P型有源区上的第一接触孔、位于第二P型有源区上的第二接触孔、位于第一检测栅极结构的连接区域的第一栅极接触孔以及位于第二检测栅极结构的连接区域的第二栅极接触孔，并第一接触孔与与其相邻的第一检测栅极结构之间的间距等于第二接触孔与与其相邻的第二检测栅极结构之间的间距；S5：在层间介质层上形成第一层金属，第一层金属包括连接第一接触孔的第一金属线、连接第二接触孔的第二金属线、连接第一栅极接触孔的第三金属线以及连接第二栅极接触孔的第四金属线，并进行平坦化工艺，其中第一金属线与其下层第一检测栅极结构至少部分重叠，第二金属线与其下层第二检测栅极结构无重叠区域，使第一P型有源区、第一检测栅极结构、第一接触孔、第一栅极接触孔、第一金属线以及第三金属线形成第一检测结构，使第二P型有源区、第二检测栅极结构、第二接触孔、第二栅极接触孔、第二金属线以及第四金属线形成第二检测结构，第一检测结构和第二检测结构并列设置形成检测结构；以及S6：采用扫描电子显微镜进行缺陷检测，调节扫描电子显微镜的电压衬度，将对应第一金属线和第二金属线的成像调节成亮衬度，并对检测结构成像，获得第一检测结构与第二检测结构中的第一层金属的电压衬度成像图，若仅第一检测结构中的与位于栅极结构的连接区域上的接触孔连接的金属线出现偏亮衬度，则判断第一检测结构中的第一层金属与其下层栅极之间出现物理短接缺陷。
具体的，请参阅图1至图5，图1为一实施例的晶圆示意图，图2为图1中的一曝光单元的放大示意图，图3为一实施例的晶圆上的一半导体器件的结构示意图，图4为一实施例的晶圆上的检测结构的结构示意图，图5为一实施例的晶圆上的检测结构的平面示意图，图4为沿图5中的虚线AA处的剖面图。第一层金属与其下层栅极物理短接缺陷的检测方法，包括：
步骤S1：提供一晶圆100，晶圆100内包括多个曝光单元101，每一曝光单元101内包括多个芯片单元(die)103，多个芯片单元(die)103由切割道104隔开，如图4所示，在晶圆100的检测区域或者切割道区域104形成第一P型有源区110和第二P型有源区120，并第一P型有源区110和第二P型有源区120并列设置；
在一实施例中，晶圆100为硅衬底的晶圆。如图1所示，晶圆100上包括多个曝光单元101，如图2所示，每个曝光单元101内包括多个芯片单元(die)103，芯片单元103为半导体器件的形成区域，芯片单元(die)103的交界区域及曝光单元101的四周边缘为切割道区域104，切割道区域104也可称为划片槽。
在一实施例中，第一P型有源区110和第二P型有源区120形成在n阱内。
步骤S2：如图4所示，在第一P型有源区110上形成第一检测栅极结构111，在第二P型有源区120上形成第二检测栅极结构121，如图5所示，第一检测栅极结构111的两端延伸至第一P型有源区110之外，并第一检测栅极结构111的延伸至第一P型有源区110之外的部分构成第一检测栅极结构111的连接区域1111；第二检测栅极结构121的两端延伸至第二P型有源区120之外，并第二检测栅极结构121的延伸至第二P型有源区120之外的部分构成第二检测栅极结构121的连接区域1211；
在一实施例中，第一检测栅极结构111和第二检测栅极结构121包括栅介质层和金属栅的叠加结构。
在一实施例中，第一检测栅极结构111的连接区域1111和第二检测栅极结构121的连接区域1211位于氧化硅区域。
如图4所示，在一实施例中，第一检测栅极结构111包括并行排列的多个；第二检测栅极结构121包括并行排列的多个。
步骤S3：形成层间介质层130，并进行平坦化工艺；
步骤S4：在层间介质层130内形成接触孔，接触孔包括位于第一P型有源区110上的第一接触孔112、位于第二P型有源区120上的第二接触孔122、位于第一检测栅极结构111的连接区域1111的第一栅极接触孔113以及位于第二检测栅极结构121的连接区域1211的第二栅极接触孔123，并第一接触孔112与与其相邻的第一检测栅极结构111之间的间距等于第二接触孔122与与其相邻的第二检测栅极结构121之间的间距；
当然上述的“等于”可有一定的偏差，在一实施例在中，所述偏差为20％；较优的，所述偏差为10％；更优的，所述偏差为5％。
步骤S5：在层间介质层130上形成第一层金属，第一层金属包括连接第一接触孔112的第一金属线114、连接第二接触孔122的第二金属线124、连接第一栅极接触孔113的第三金属线134以及连接第二栅极接触孔123的第四金属线144，并进行平坦化工艺，其中第一金属线114与其下层第一检测栅极结构111至少部分重叠，第二金属线124与其下层第二检测栅极结构121无重叠区域，使第一P型有源区110、第一检测栅极结构111、第一接触孔112、第一栅极接触孔113、第一金属线114以及第三金属线134形成第一检测结构210，使第二P型有源区120、第二检测栅极结构121、第二接触孔122、第二栅极接触孔123、第二金属线124以及第四金属线144形成第二检测结构220，第一检测结构210和第二检测结构220并列设置形成检测结构105；
步骤S6：采用扫描电子显微镜(SEM)进行缺陷检测，调节扫描电子显微镜的电压衬度，将对应第一金属线114和第二金属线124的成像调节成亮衬度，并对检测结构成像，获得第一检测结构与第二检测结构中的第一层金属的电压衬度成像图，若仅第一检测结构210中的与位于栅极结构的连接区域上的接触孔连接的金属线(即与位于第一检测栅极结构111的连接区域1111的第一栅极接触孔113连接的第三金属线134)出现偏亮衬度，则判断第一检测结构中的第一层金属与其下层栅极之间出现物理短接缺陷。
具体的，采用扫描电子显微镜(SEM)进行缺陷检测，调节扫描电子显微镜的电压衬度，在1kev低压下将对应第一金属线114和第二金属线124的成像调节成亮衬度，并对检测结构在1kev低压下成像，获得第一检测结构与第二检测结构中的第一层金属的电压衬度成像图。
其中，根据扫描电子显微镜(SEM)的工作原理，当扫描电子显微镜的具有一定能量的电子发射到半导体样品表面(如包括第一检测结构210和第二检测结构220的检测结构)时，样品表面会有二次电子散射出来，并且产生一定的电势，这个电势的大小依赖于二次电子产额A，A等于二次电子数目/入射电子数目。当A<1时，表面电势为负；当A>1时，表面电势为正。当表面电势为正时，由于P型有源区和n阱之间构成的PN结正偏导通，P型有源区上的接触孔上的电势被拉低，所以n阱里的大量的电子很容易就被吸引到样品表面上来，成为二次电子散射出去，大量二次电子被探测装置收集到，因此与P型有源区上的接触孔连接的第一金属线114和第二金属线124在扫描电子显微镜中的电压衬度图像就是明亮的。而栅极结构上的接触孔由于受到中间栅介质层的隔离，和半导体衬底是绝缘的，只有接触孔表面少量二次电子散射出去，因此与位于栅极结构的连接区域上的接触孔连接的第三金属线134和第四金属线144的电压衬度图像正常情况下应该很暗。
对于本发明，若第三金属线134出现偏亮衬度而第四金属线144为暗衬度，也即仅第一检测结构210中的与位于栅极结构的连接区域上的接触孔连接的金属线出现偏亮衬度，则说明第一检测结构中第一层金属与其下层栅极之间出现物理接触而短接的缺陷(也即物理短接缺陷)，而第二检测结构中第一层金属与其下层栅极之间没有出现短接缺陷，由于第二检测结构中第一层金属与其下层栅极结构之间无交叠区域，其之间不会因物理接触而短接，并栅极结构与位于第二P型有源区上的接触孔也没有因距离太近而短接，因第一接触孔112与与其相邻的第一检测栅极结构111之间的间距等于第二接触孔122与与其相邻的第二检测栅极结构121之间的间距，那么第一P型有源区上的栅极结构与位于第一P型有源区上的接触孔也不会因距离太近而短接，那么可以判断是因第一检测结构中的第一层金属与其下层栅极之间出现物理短接缺陷而导致的仅第一检测结构210中的与位于栅极结构的连接区域上的接触孔连接的金属线出现偏亮衬度，也即可以判断第一检测结构中的第一层金属与其下层栅极之间出现物理短接缺陷。请参阅图6，图6为一实施例的第一层金属与其下层栅极之间出现物理短接缺陷的示意图，如图6，在第一检测结构中，层间介质层130变薄结合第一层金属过刻蚀导致第一层金属与其下层栅极之间出现物理短接缺陷115；而同样的原因，在第二检测结构中，第一层金属与下层栅极之间不会出现物理短接缺陷。
若第三金属线134和第四金属线144均出现偏亮衬度，则可以判断第二检测结构中的栅极结构与位于第二P型有源区上的接触孔因距离太近而短接，因第一接触孔112与与其相邻的第一检测栅极结构111之间的间距等于第二接触孔122与与其相邻的第二检测栅极结构121之间的间距，那么第一P型有源区上的栅极结构与位于第一P型有源区上的接触孔也因距离太近而短接，而导致第三金属线134和第四金属线144均出现偏亮衬度。
若第三金属线134和第四金属线144均为暗衬度，则第二检测结构中无栅极结构与位于第二P型有源区上的接触孔因距离太近而短接的缺陷，同样的，第一P型有源区上的栅极结构与位于第一P型有源区上的接触孔也无因距离太近而短接的缺陷，并第一检测结构中的第一层金属与下层栅极之间无物理短接缺陷。
在一实施例中，在步骤S1中，在形成第一P型有源区110和第二P型有源区120的过程中，如图3所示，在芯片单元103内形成用于形成半导体器件的第一有源区(如图3中的有源区150和160)；在步骤S2中，在第一检测栅极结构111和第二检测栅极结构121的形成过程中，在第一有源区(如图3中的有源区150和160)上形成半导体器件的栅极结构(如图3中的栅极结构151和161)；在步骤S4中，层间介质层130内的接触孔还包括形成于第一有源区(如图3中的有源区150和160)上的接触孔(如图3中的接触孔152和162)；在步骤S5中，第一层金属还包括连接位于第一有源区(如图3中的有源区150和160)上的接触孔(如图3中的接触孔152和162)的金属线(如图3中的金属线154和164)，以形成位于芯片单元103内的半导体器件。在一实施例中，半导体器件的栅极结构(如图3中的栅极结构151和161)包括栅介质层和金属栅的叠加结构。在一实施例中，第一检测结构210的第一P型有源区110、第一检测栅极结构111、第一接触孔112、第一栅极接触孔113、第一金属线114以及第三金属线134，第二检测结构220的第二P型有源区120、第二检测栅极结构121、第二接触孔122、第二栅极接触孔123、第二金属线124以及第四金属线144通过在形成位于芯片单元103内的半导体器件的对应结构的光罩中增加对应图形形成。因此工艺简单，且成本低。
在一实施例中，检测结构105设置在曝光单元101的边角位置(corner)。如图2中，检测结构105位于曝光单元101的边角位置(corner)，如此易于检测晶边状况。
在一实施例中，检测结构105设置在晶圆的边缘的曝光单元101内，如此易于检测晶圆边缘的状况。如图1中，将检测结构105设置在位于晶圆的边缘的曝光单元101内。较佳的，在位于晶圆的边缘的曝光单元101以及靠近晶圆中心部分的曝光单元101内均设置检测结构105，以同时检测晶圆边缘以及晶圆中心部分的状况。因晶圆边缘易发生缺陷，较佳的，位于晶圆的边缘的设置有检测结构105的曝光单元101的个数大于靠近晶圆中心部分的设置有检测结构105的曝光单元101的个数，以增加对晶圆边缘的检测力度。如图1所示，位于晶圆的边缘的设置有检测结构105的曝光单元101的个数为8，靠近晶圆中心部分的设置有检测结构105的曝光单元101的个数为1。选择此9点作为检测点，边缘8点，中间1点，通过电压衬度调节，在1kev低压下将P型有源区上的接触孔连接的第一层金属线调节成亮衬度，此时栅极上接触孔连接的第一层金属正常情况是暗黑衬度，通过对测试结构在1kev低压下成像，获得9张第一层金属的电压衬度成像图，以同时检测晶圆边缘以及晶圆中心部分的第一层金属与其下层栅极物理短接缺陷的状况，并增加对晶圆边缘的检测力度。
如上，在第一层金属形成之后，增加扫描电子显微镜缺陷检测步骤，能锁定第一层金属与其下层栅极是否发生物理短接缺陷，降低缺陷原因排查的困难，减少缺陷原因排查的时间，且第一层金属与其下层栅极是否发生物理短接缺陷在半导体产品制造过程中即能发现，无需等到最终的良率测试才发现问题，因此也很大程度上减少了该物理短接缺陷从发生到发现的时间间隔。
在本发明一实施例中，还提供一种第一层金属与其下层栅极物理短接缺陷的检测结构，如图1至图5所示，其包括：第一P型有源区110和第二P型有源区120，位于晶圆的检测区域或者切割道区域104内的n阱内，第一P型有源区110和第二P型有源区120并列设置；第一检测栅极结构111和第一接触孔112，位于第一P型有源区110上，第一检测栅极结构111的两端延伸至第一P型有源区110之外，并第一检测栅极结构111的延伸至第一P型有源区110之外的部分构成第一检测栅极结构111的连接区域1111；第二检测栅极结构121和第二接触孔122，位于第二P型有源区120上，第二检测栅极结构121的两端延伸至第二P型有源区120之外，并第二检测栅极结构121的延伸至第二P型有源区120之外的部分构成第二检测栅极结构121的连接区域1211；第一栅极接触孔113和第二栅极接触孔123，第一栅极接触孔113位于第一检测栅极结构111的连接区域1111，第二栅极接触孔123位于第二检测栅极结构121的连接区域1211；层间介质层130填充第一检测栅极结构111、第二检测栅极结构121、第一接触孔112、第二接触孔122、第一栅极接触孔113和第二栅极接触孔123之间的区域；第一金属线114、第二金属线124、第三金属线134以及第四金属线144，形成在层间介质层130上，第一金属线114连接第一接触孔112，第二金属线124连接第二接触孔122，第三金属线134连接第一栅极接触孔113，第四金属线144连接第二栅极接触孔123，并第一金属线114与第一检测栅极结构111至少部分重叠，第二金属线124与第二检测栅极结构121无重叠区域，第一接触孔112与与其相邻的第一检测栅极结构111之间的间距等于第二接触孔122与与其相邻的第二检测栅极结构121之间的间距。
当然上述的“等于”可有一定的偏差，在一实施例在中，所述偏差为20％；较优的，所述偏差为10％；更优的，所述偏差为5％。
在一实施例中，第一检测栅极结构111和第二检测栅极结构121包括栅介质层和金属栅的叠加结构。
在一实施例中，第一检测栅极结构111包括并行排列的多个；第二检测栅极结构121包括并行排列的多个。
在一实施例中，所述检测结构105设置在晶圆内的曝光单元101的边角位置(corner)。如图2中，检测结构105位于曝光单元101的边角位置(corner)，如此易于检测晶边状况。
在一实施例中，所述检测结构105设置在位于晶圆的边缘的曝光单元101内，如此易于检测晶圆边缘的状况。如图1中，将检测结构105设置在位于晶圆的边缘的曝光单元101内。较佳的，在位于晶圆的边缘的曝光单元101以及靠近晶圆中心部分的曝光单元101内均设置所述检测结构105，以同时检测晶圆边缘以及晶圆中心部分的状况。因晶圆边缘易发生缺陷，较佳的，位于晶圆的边缘的设置有检测结构105的曝光单元101的个数大于靠近晶圆中心部分的设置有检测结构105的曝光单元101的个数，以增加对晶圆边缘的检测力度。
所述并列设置为沿晶圆100的X轴方向并列设置，或沿晶圆100的Y轴方向并列设置。
如上所述，在晶圆的检测区域或者切割道区域设置并列设置的第一检测结构和第二检测结构，每一检测结构包括P型有源区、位于P型有源区上的检测栅极结构和接触孔、位于检测栅极结构的两端部的栅极接触孔、连接位于P型有源区上的接触孔的金属线以及连接栅极接触孔的金属线，并第一检测结构的检测栅极结构与位于其上的金属线至少部分重叠，第二检测结构的检测栅极结构与位于其上的金属线无重叠区域，可检测并锁定晶圆上第一层金属与其下层栅极之间因物理接触而短接的缺陷，缩短缺陷发现的时间，第一检测结构和第二检测结构在半导体器件的形成过程中同步形成，工艺简单，成本低。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种第一层金属与其下层栅极物理短接缺陷的检测方法，其特征在于，包括：
S1：提供一晶圆，晶圆内包括多个曝光单元，每一曝光单元内包括多个芯片单元，多个芯片单元由切割道隔开，在晶圆的检测区域或者切割道区域形成第一P型有源区和第二P型有源区，并第一P型有源区和第二P型有源区并列设置；
S2：在第一P型有源区上形成第一检测栅极结构，在第二P型有源区上形成第二检测栅极结构，第一检测栅极结构的两端延伸至第一P型有源区之外，并第一检测栅极结构的延伸至第一P型有源区之外的部分构成第一检测栅极结构的连接区域；第二检测栅极结构的两端延伸至第二P型有源区之外，并第二检测栅极结构的延伸至第二P型有源区之外的部分构成第二检测栅极结构的连接区域；
S3：形成层间介质层，并进行平坦化工艺；
S4：在层间介质层内形成接触孔，接触孔包括位于第一P型有源区上的第一接触孔、位于第二P型有源区上的第二接触孔、位于第一检测栅极结构的连接区域的第一栅极接触孔以及位于第二检测栅极结构的连接区域的第二栅极接触孔，并第一接触孔与与其相邻的第一检测栅极结构之间的间距等于第二接触孔与与其相邻的第二检测栅极结构之间的间距；
S5：在层间介质层上形成第一层金属，第一层金属包括连接第一接触孔的第一金属线、连接第二接触孔的第二金属线、连接第一栅极接触孔的第三金属线以及连接第二栅极接触孔的第四金属线，并进行平坦化工艺，其中第一金属线与其下层第一检测栅极结构至少部分重叠，第二金属线与其下层第二检测栅极结构无重叠区域，使第一P型有源区、第一检测栅极结构、第一接触孔、第一栅极接触孔、第一金属线以及第三金属线形成第一检测结构，使第二P型有源区、第二检测栅极结构、第二接触孔、第二栅极接触孔、第二金属线以及第四金属线形成第二检测结构，第一检测结构和第二检测结构并列设置形成检测结构；以及
S6：采用扫描电子显微镜进行缺陷检测，调节扫描电子显微镜的电压衬度，将对应第一金属线和第二金属线的成像调节成亮衬度，并对检测结构成像，获得第一检测结构与第二检测结构中的第一层金属的电压衬度成像图，若仅第一检测结构中的与位于栅极结构的连接区域上的接触孔连接的金属线出现偏亮衬度，则判断第一检测结构中的第一层金属与其下层栅极之间出现物理短接缺陷。
2.根据权利要求1所述的第一层金属与其下层栅极物理短接缺陷的检测方法，其特征在于，在步骤S1中，在形成第一P型有源区和第二P型有源区的过程中，在芯片单元内形成用于形成半导体器件的第一有源区；在步骤S2中，在第一检测栅极结构和第二检测栅极结构的形成过程中，在第一有源区上形成半导体器件的栅极结构；在步骤S4中，层间介质层内的接触孔还包括形成于第一有源区上的接触孔；在步骤S5中，第一层金属还包括连接位于第一有源区上的接触孔的金属线，以形成位于芯片单元内的半导体器件。
3.根据权利要求1所述的第一层金属与其下层栅极物理短接缺陷的检测方法，其特征在于，第一检测栅极结构和第二检测栅极结构包括栅介质层和金属栅的叠加结构。
4.根据权利要求1所述的第一层金属与其下层栅极物理短接缺陷的检测方法，其特征在于，第一检测栅极结构包括并行排列的多个；第二检测栅极结构包括并行排列的多个。
5.根据权利要求1所述的第一层金属与其下层栅极物理短接缺陷的检测方法，其特征在于，第一P型有源区和第二P型有源区形成在n阱内。
6.根据权利要求1所述的第一层金属与其下层栅极物理短接缺陷的检测方法，其特征在于，所述检测结构设置在曝光单元的边角位置。
7.根据权利要求1所述的第一层金属与其下层栅极物理短接缺陷的检测方法，其特征在于，所述检测结构设置在晶圆的边缘的曝光单元内。
8.根据权利要求7所述的第一层金属与其下层栅极物理短接缺陷的检测方法，其特征在于，在位于晶圆的边缘的曝光单元以及靠近晶圆中心部分的曝光单元内均设置所述检测结构。
9.根据权利要求8所述的第一层金属与其下层栅极物理短接缺陷的检测方法，其特征在于，位于晶圆的边缘的设置有所述检测结构的曝光单元的个数大于靠近晶圆中心部分的设置有所述检测结构的曝光单元的个数。
10.一种第一层金属与其下层栅极物理短接缺陷的检测结构，其特征在于，包括：
第一P型有源区和第二P型有源区，位于晶圆的检测区域或者切割道区域内的n阱内，第一P型有源区和第二P型有源区并列设置；
第一检测栅极结构和第一接触孔，位于第一P型有源区上，第一检测栅极结构的两端延伸至第一P型有源区之外，并第一检测栅极结构的延伸至第一P型有源区之外的部分构成第一检测栅极结构的连接区域；
第二检测栅极结构和第二接触孔，位于第二P型有源区上，第二检测栅极结构的两端延伸至第二P型有源区之外，并第二检测栅极结构的延伸至第二P型有源区之外的部分构成第二检测栅极结构的连接区域；
第一栅极接触孔和第二栅极接触孔，第一栅极接触孔位于第一检测栅极结构的连接区域，第二栅极接触孔位于第二检测栅极结构的连接区域；
层间介质层填充第一检测栅极结构、第二检测栅极结构、第一接触孔、第二接触孔、第一栅极接触孔和第二栅极接触孔之间的区域；
第一金属线、第二金属线、第三金属线以及第四金属线，形成在层间介质层上，第一金属线连接第一接触孔，第二金属线连接第二接触孔，第三金属线连接第一栅极接触孔，第四金属线连接第二栅极接触孔，并第一金属线与第一检测栅极结构至少部分重叠，第二金属线与第二检测栅极结构无重叠区域，第一接触孔与与其相邻的第一检测栅极结构之间的间距等于第二接触孔与与其相邻的第二检测栅极结构之间的间距。
11.根据权利要求10所述的第一层金属与其下层栅极物理短接缺陷的检测结构，其特征在于，第一检测栅极结构和第二检测栅极结构包括栅介质层和金属栅的叠加结构。
12.根据权利要求10所述的第一层金属与其下层栅极物理短接缺陷的检测结构，其特征在于，所述检测结构设置在晶圆内的曝光单元的边角位置。
13.根据权利要求10所述的第一层金属与其下层栅极物理短接缺陷的检测结构，其特征在于，所述检测结构设置位于晶圆的边缘的曝光单元内。
14.根据权利要求13所述的第一层金属与其下层栅极物理短接缺陷的检测结构，其特征在于，在位于晶圆的边缘的曝光单元以及靠近晶圆中心部分的曝光单元内均设置所述检测结构。
15.根据权利要求14所述的第一层金属与其下层栅极物理短接缺陷的检测结构，其特征在于，位于晶圆的边缘的设置有检测结构的曝光单元的个数大于靠近晶圆中心部分的设置有检测结构的曝光单元的个数。
CN202010611967.9A 2020-06-30 2020-06-30 第一层金属与其下层栅极物理短接缺陷的检测方法及结构 Pending CN113871311A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010611967.9A CN113871311A (zh) 2020-06-30 2020-06-30 第一层金属与其下层栅极物理短接缺陷的检测方法及结构
US17/358,633 US11764116B2 (en) 2020-06-30 2021-06-25 Method and structure for detecting physical short-circuit defect between first metal layer and gate below

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010611967.9A CN113871311A (zh) 2020-06-30 2020-06-30 第一层金属与其下层栅极物理短接缺陷的检测方法及结构

Publications (1)

Publication Number Publication Date
CN113871311A true CN113871311A (zh) 2021-12-31

Family

ID=78981195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010611967.9A Pending CN113871311A (zh) 2020-06-30 2020-06-30 第一层金属与其下层栅极物理短接缺陷的检测方法及结构

Country Status (2)

Country Link
US (1) US11764116B2 (zh)
CN (1) CN113871311A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115954343B (zh) * 2023-03-09 2023-06-09 合肥晶合集成电路股份有限公司 栅氧化层测试结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576923B2 (en) * 2000-04-18 2003-06-10 Kla-Tencor Corporation Inspectable buried test structures and methods for inspecting the same
JP2001305194A (ja) * 2000-04-27 2001-10-31 Nec Corp 半導体装置およびそのショート欠陥箇所の検出方法
US8692214B2 (en) * 2009-08-12 2014-04-08 Hermes Microvision, Inc. Charged particle beam inspection method
US10818595B2 (en) * 2016-11-29 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure, testing and fabricating methods thereof
KR20200122673A (ko) * 2019-04-18 2020-10-28 삼성전자주식회사 패턴 디자인 및 상기 패턴 디자인을 검사하기 위한 방법

Also Published As

Publication number Publication date
US11764116B2 (en) 2023-09-19
US20210407871A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
US7939348B2 (en) E-beam inspection structure for leakage analysis
US8865482B2 (en) Method of detecting the circular uniformity of the semiconductor circular contact holes
US8952497B2 (en) Scribe lines in wafers
TWI754151B (zh) 晶圓級測試方法及其測試結構
US20090152595A1 (en) Semiconductor devices and method of testing same
KR100909530B1 (ko) 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법
CN101930905A (zh) 检测结构与线上晶片监测方法
JP3356056B2 (ja) 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法
CN113871311A (zh) 第一层金属与其下层栅极物理短接缺陷的检测方法及结构
KR101949503B1 (ko) 적층형 반도체 장치, 그 제조 방법 및 테스트 방법
CN107591339A (zh) 测试结构以及测试方法
US7132354B2 (en) Inspection methods for a semiconductor device
JP3904418B2 (ja) 電子デバイスの製造方法および電子デバイス用ウエハ
JP2001305194A (ja) 半導体装置およびそのショート欠陥箇所の検出方法
JP3496523B2 (ja) 半導体装置及びその評価方法と半導体素子の製造方法
CN113161322A (zh) 电性测试结构
TWI662678B (zh) 測試鍵結構
JP4087289B2 (ja) 半導体装置およびその検査方法
JP3248506B2 (ja) 半導体装置及びそのコンタクト抵抗検査方法
JP5107627B2 (ja) 半導体ウェーハ、および、それを用いた半導体装置の製造方法
CN103531499B (zh) 监控电子束扫描仪间匹配度的方法
US7538345B2 (en) Inspection method of contact failure of semiconductor device and semiconductor device to which inspection method is applied
JP2003051521A (ja) 接続孔モニタ及び半導体装置
CN114823401A (zh) 半导体晶圆和其制造方法
JP2008177282A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination