CN211350638U - 一种晶圆级封装检测结构 - Google Patents
一种晶圆级封装检测结构 Download PDFInfo
- Publication number
- CN211350638U CN211350638U CN201922382827.4U CN201922382827U CN211350638U CN 211350638 U CN211350638 U CN 211350638U CN 201922382827 U CN201922382827 U CN 201922382827U CN 211350638 U CN211350638 U CN 211350638U
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- wafer level
- level package
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型涉及封装检测技术领域，涉及一种晶圆级封装检测结构。通过在封装芯片上的设置测试焊垫，在通过测试机台检测与测试焊垫连接的独立背金块，可快速检测封装过程中TSV孔内的背金金属与焊垫的连接是否充分，如果发生批量异常，可以及时停止生产，避免批量异常发生，起到品质监控作用。
Description
技术领域
本实用新型涉及封装检测技术领域，涉及一种晶圆级封装检测结构。
背景技术
现有晶圆的所有接地焊垫在集成电路制造时，一般是相互连接导通的，后续封装加工也是将所有接地焊垫连接在一起的，当有部分接地焊垫存在不连接的情况，一般无法通过成品测试和外观检查识别出来，将在无预知的情况下生产许多瑕疵产品。
实用新型内容
本实用新型要解决的技术问题是提供一种可快速检测封装过程中TSV孔内的背金金属与焊垫的连接是否充分，避免批量异常发生，起到品质监控作用的晶圆级封装检测结构。
为了解决上述技术问题，本实用新型解决其技术问题所采用的技术方案是：
一种晶圆级封装检测结构，包括检测部件、测试电路以及封装芯片，所述测试电路设置在所述封装芯片上，所述检测部件与集成电路连接用以检测封装芯片导通情况；
所述测试电路包括至少2个测试焊垫以及内部电路，且每两个测试焊垫之间通过内部电路连接，所述检测部件与两测试焊垫连接。
优选的，所述测试电路至少设置在封装芯片上的一颗芯片上或者相邻两颗芯片之间的划片道上。
优选的，所述封装芯片上设置有TSV孔，所述TSV孔底部局部或者全部漏出测试焊垫，所述TSV孔内壁以及边缘上设置有独立背金块，所述独立背金块与所述测试焊垫连接。
优选的，所述TSV孔呈梯形结构，其上开口宽度大于下开口宽度，其上开口形状可以为圆形、方形或者多边形。
优选的，所述检测部件包括测试机台以及两探针，所述两探针与所述测试机台连接，所述探针与所述独立背金块抵接。
优选的，独立背金块的形状可以为圆形、方形或是多边形。
优选的，一颗芯片上至少设置有一个测试电路。
优选的，一颗芯片上设置有两个测试电路，两测试电路对称设置在芯片上。
本实用新型的有益效果：
通过在封装芯片上的设置测试焊垫，在通过测试机台检测与测试焊垫连接的独立背金块，可快速检测封装过程中TSV孔内的背金金属与焊垫的连接是否充分，如果发生批量异常，可以及时停止生产，避免批量异常发生，起到品质监控作用。
附图说明
图1-图6是本实用新型的一种晶圆级封装检测流程示意图。
图7是本实用新型的一种晶圆级封装检测结构示意图。
图中标号说明：100、芯片；101、测试焊垫；102、划片槽；103、内部电路；201、TSV孔；202、独立背金块；203、芯片背金块；301、测试机台；302、探针；
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步说明，以使本领域的技术人员可以更好地理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。
参照图1-7所示，一种晶圆级封装检测结构，具体步骤包括：
S1：在封装芯片上设置至少2个测试焊垫101，且每两个测试焊垫101通过内部电路103相互导通；
S2：在封装芯片的硅基底上开设TSV孔201，使得TSV孔201底部局部或者全部漏出测试焊垫101
S3：TSV孔201上设置独立背金层作为探针302接触点，且独立背金层不与芯片表面的芯片背金块203连接；
S4：通过与测试机台301连接的两个探针302分别接触探针302接触点，通过两测试焊垫101之间的导通状况实现封装芯片的检测。
通过在封装芯片上的设置测试焊垫101，在通过测试机台301检测与测试焊垫101连接的独立背金块202，可快速检测封装过程中TSV孔201内的背金金属与焊垫的连接是否充分，如果发生批量异常，可以及时停止生产，避免批量异常发生，起到品质监控作用。
步骤S1中，测试焊垫101与封装芯片内的集成电路同步设置，测试焊垫101不与集成电路连接。
封装芯包括多颗芯片100，设置在封装芯片上的测试焊垫101的数量不得少于2个，以使得两个测试焊垫101通过内部电路103相互导通；测试焊垫101与封装芯片内的集成电路同步实现，无需增加额外的工序。
步骤S2中，去除测试焊垫101上方的硅基底以形成TSV孔201，使得TSV孔201底部局部或者全部漏出测试焊垫101，TSV孔201呈现梯形状，其上开口宽度大于下开口宽度。
步骤S3中，独立背金块202设置在TSV孔201的内壁以及边缘上，独立背金块202的形成可以为圆形、方形或是多边形。
独立背金块202设置在TSV孔201的内壁以及边缘上，本实施例较优选的方案为所述独立背金块202的直径大于50um，这样可使得独立背金块202尺寸大小要求比TSV孔201上开口大，保证独立背金块202能够被探针302接触到以完成检测，由于TSV孔201结构和独立背金块202是正常做TSV和背金工艺时同时实现，无需增加额外的工序。
步骤S4中，两测试焊垫101通过内部线路相互导通，当测试机台301的两探针302分别接触两测试焊垫101上的独立背金块202时，测试机台301、与测试焊垫101之间形成测试回路，通过测试回路的导通状况实现封装芯片的检测。
测试机台301通过检测电压来获得测试回路中的电流值，然后将电流转换成电阻值，通过对电阻值的监控，从而实现对连接导通状况进行监测。当电阻值超过设定阈值，则可快速得出该颗芯片或该颗芯片相近的芯片存在异常，在后续单颗芯片使用前，可以对检测异常的芯片进行及时剔除
由于晶圆级加工工艺，一片晶圆在加工过程中，都是在同一环境里(比如同一个腔室，同一槽药水等等)，正常情况下晶圆上各个地方分布的芯片都具有均质均匀的特性，当某颗芯片发生异常，该异常芯片的相近位置的芯片也大概率存在同样异常问题。
测试焊垫101至少设置在一颗芯片100上或相邻两颗芯片100之间的划片道里。
测试焊垫101与内部电路103形成的测试电路，可以在每颗芯片上设置测试电路，也可以在一个集成电路加工光刻视窗里的封装芯片里一到多颗芯片里设置测试电路，本实用新型还可将测试电路设置在相邻两颗芯片之间的划片道里。
参照图7所示，本实用新型还包括一种晶圆级封装检测结构，包括检测部件、测试电路以及封装芯片，所述测试电路设置在所述封装芯片上，所述检测部件与集成电路连接用以检测封装芯片导通情况；
所述测试电路包括至少2个测试焊垫101以及内部电路103，且每两个测试焊垫101之间通过内部电路103连接，所述检测部件与两测试焊垫101连接。
所述测试电路至少设置在封装芯片上的一颗芯片上或者相邻两颗芯片之间的划片道上。
所述封装芯片上设置有TSV孔201，所述TSV孔201底部局部或者全部漏出测试焊垫101，所述TSV孔201内壁以及边缘上设置有独立背金块202，所述独立背金块202与所述测试焊垫101连接。
这样可使得独立背金块202尺寸大小要求比TSV孔201上开口大，保证独立背金块202能够被探针302接触到以完成检测，由于TSV孔201结构和独立背金块202是正常做TSV和背金工艺时同时实现，无需增加额外的工序。
所述TSV孔201呈梯形结构，其上开口宽度大于下开口宽度，其上开口形状可以为圆形、方形或者多边形，有利于TSV孔底和孔侧壁的金属沉积。
所述检测部件包括测试机台301以及两探针302，所述两探针302与所述测试机台301连接，所述探针302与所述独立背金块202抵接。
独立背金块的形状可以为圆形、方形或是多边形。
一颗芯片上至少设置有一个测试电路；一颗芯片上设置有两个测试电路，两测试电路对称设置在芯片上。
以上所述实施例仅是为充分说明本实用新型而所举的较佳的实施例，本实用新型的保护范围不限于此。本技术领域的技术人员在本实用新型基础上所作的等同替代或变换，均在本实用新型的保护范围之内。本实用新型的保护范围以权利要求书为准。
Claims (8)
1.一种晶圆级封装检测结构，其特征在于，包括检测部件、测试电路以及封装芯片，所述测试电路设置在所述封装芯片上，所述检测部件与集成电路连接用以检测封装芯片导通情况；
所述测试电路包括至少2个测试焊垫以及内部电路，且每两个测试焊垫之间通过内部电路连接，所述检测部件与两测试焊垫连接。
2.如权利要求1所述的晶圆级封装检测结构，其特征在于，所述测试电路至少设置在封装芯片上的一颗芯片上或者相邻两颗芯片之间的划片道上。
3.如权利要求1所述的晶圆级封装检测结构，其特征在于，所述封装芯片上设置有TSV孔，所述TSV孔底部局部或者全部漏出测试焊垫，所述TSV孔内壁以及边缘上设置有独立背金块，所述独立背金块与所述测试焊垫连接。
4.如权利要求3所述的晶圆级封装检测结构，其特征在于，所述TSV孔呈梯形结构，其上开口宽度大于下开口宽度，其上开口形状可以为圆形、方形或者多边形。
5.如权利要求3所述的晶圆级封装检测结构，其特征在于，所述检测部件包括测试机台以及两探针，所述两探针与所述测试机台连接，所述探针与所述独立背金块抵接。
6.如权利要求3所述的晶圆级封装检测结构，其特征在于，独立背金块的形状可以为圆形、方形或是多边形。
7.如权利要求2所述的晶圆级封装检测结构，其特征在于，一颗芯片上至少设置有一个测试电路。
8.如权利要求7所述的晶圆级封装检测结构，其特征在于，一颗芯片上设置有两个测试电路，两测试电路对称设置在芯片上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922382827.4U CN211350638U (zh) | 2019-12-26 | 2019-12-26 | 一种晶圆级封装检测结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922382827.4U CN211350638U (zh) | 2019-12-26 | 2019-12-26 | 一种晶圆级封装检测结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211350638U true CN211350638U (zh) | 2020-08-25 |
Family
ID=72103476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922382827.4U Active CN211350638U (zh) | 2019-12-26 | 2019-12-26 | 一种晶圆级封装检测结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211350638U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911301A (zh) * | 2019-12-26 | 2020-03-24 | 苏州科阳光电科技有限公司 | 一种晶圆级封装检测结构及方法 |
-
2019
- 2019-12-26 CN CN201922382827.4U patent/CN211350638U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911301A (zh) * | 2019-12-26 | 2020-03-24 | 苏州科阳光电科技有限公司 | 一种晶圆级封装检测结构及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9557376B2 (en) | Apparatuses and methods for die seal crack detection | |
| US9741667B2 (en) | Integrated circuit with die edge assurance structure | |
| US7223616B2 (en) | Test structures in unused areas of semiconductor integrated circuits and methods for designing the same | |
| US20090321734A1 (en) | Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss | |
| CN102299139A (zh) | 半导体集成电路 | |
| US8994397B2 (en) | Thermal pad shorts test for wire bonded strip testing | |
| CN211350638U (zh) | 一种晶圆级封装检测结构 | |
| CN110911301A (zh) | 一种晶圆级封装检测结构及方法 | |
| CN209896029U (zh) | 封装产品印字位置快速检测装置 | |
| CN101614784A (zh) | 半导体元件的测试装置 | |
| CN202929164U (zh) | 测试装置及其探针构造 | |
| CN111146106A (zh) | 一种快速筛选芯片失效风险的方法 | |
| CN112394202B (zh) | 硅转接板的互连测试夹具及互连测试方法 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| CN101750563A (zh) | 半导体器件中通孔或接触孔短路检测结构 | |
| CN103630825A (zh) | 芯片测试电路及其形成方法 | |
| US9134366B2 (en) | Method for forming a packaged semiconductor device | |
| Chao et al. | Measurement Process Optimization in Using Lock-in Thermography for Fault Localization of CoWos Packages | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| TWI662678B (zh) | 測試鍵結構 | |
| KR100378093B1 (ko) | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 | |
| TWI707144B (zh) | 積體電路測試裝置的清潔方法 | |
| Tan et al. | Copper wire bonding—elimination of pad peel | |
| CN101667550B (zh) | 栅结构上金属层的监控方法 | |
| CN210604689U (zh) | 基于探针台的载片防滑装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215143 Fangqiao Road, Caohu Industrial Park, Xiangcheng District, Suzhou City, Jiangsu Province, 568 Patentee after: Suzhou Keyang Semiconductor Co.,Ltd. Address before: 215143 Fangqiao Road, Caohu Industrial Park, Xiangcheng District, Suzhou City, Jiangsu Province, 568 Patentee before: SUZHOU KEYANG PHOTOELECTRIC SCIENCE & TECHNOLOGY Co.,Ltd. |