TWI707144B - 積體電路測試裝置的清潔方法 - Google Patents
積體電路測試裝置的清潔方法 Download PDFInfo
- Publication number
- TWI707144B TWI707144B TW108145641A TW108145641A TWI707144B TW I707144 B TWI707144 B TW I707144B TW 108145641 A TW108145641 A TW 108145641A TW 108145641 A TW108145641 A TW 108145641A TW I707144 B TWI707144 B TW I707144B
- Authority
- TW
- Taiwan
- Prior art keywords
- chip structure
- integrated circuit
- contact
- dummy chip
- dummy
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一種適用於積體電路測試設備的積體電路測試裝置的清潔方法，其包括以下步驟：將多個待測晶片結構、至少一第一虛設晶片結構以及至少一第二虛設晶片結構放置於所述積體電路測試設備中；以及使用測試裝置對所述多個待測晶片結構、所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構進行積體電路測試。在所述積體電路測試期間，所述測試裝置的接點輪流接觸所述多個待測晶片結構、所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構的接點。所述至少一第一虛設晶片結構的接點的硬度大於所述測試裝置的接點的硬度。所述至少一第二虛設晶片結構的接點的硬度小於所述測試裝置的接點的硬度。
Description
本發明是有關於一種積體電路測試裝置的清潔方法。
一般來說，當半導體晶片完成封裝之後，形成半導體晶片結構，且會使用積體電路測試設備對半導體晶片結構進行測試。舉例來說，可利用分類機（handler）對多個半導體晶片結構進行積體電路測試並進行分類。在測試過程中，利用分類機中的測試裝置的接點接觸半導體晶片結構的接點來量測電訊號，以測試半導體晶片結構的電性能並評估半導體晶片結構是否異常。
然而，當測試裝置的接點與半導體晶片結構的接點多次接觸之後，半導體晶片結構的接點上因與外界環境接觸而產生的金屬氧化物或其他雜質會逐漸堆積在測試裝置的接點上而產生汙染，導致測試結果不精確，因而對測試裝置的測試穩定性造成影響。此外，當汙染問題嚴重時，甚至必須更換整個積體電路測試設備的零件。為了解決上述問題，目前大多採用人工的方式將積體電路測試設備拆解以進行清潔。如此一來，除了清潔時需要消耗大量的時間與人力之外，還必須將測試停止，且當再次進行測試時需要重新進行參數設定，因而影響產出效率。此外，採用人工的方式來進行清潔仍無法有效地確保清潔程度。
本發明提供一種積體電路測試裝置的清潔方法，其不需將測試過程停止即可達到清潔測試裝置的目的。
本發明的積體電路測試裝置的清潔方法適用於積體電路測試設備，其包括以下步驟：將多個待測晶片結構、至少一第一虛設晶片結構以及至少一第二虛設晶片結構放置於所述積體電路測試設備中；以及使用測試裝置對所述多個待測晶片結構、所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構進行積體電路測試。在所述積體電路測試期間，所述測試裝置的接點輪流接觸所述多個待測晶片結構、所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構的接點。所述至少一第一虛設晶片結構的接點的硬度大於所述測試裝置的接點的硬度。所述至少一第二虛設晶片結構的接點的硬度小於所述測試裝置的接點的硬度。
在本發明的積體電路測試裝置的清潔方法的實施例中，所述至少一第一虛設晶片結構的接點是接地的。
在本發明的積體電路測試裝置的清潔方法的實施例中，所述至少一第二虛設晶片結構的接點是接地的。
在本發明的積體電路測試裝置的清潔方法的實施例中，所述至少一第一虛設晶片結構的接點的材料例如為工業用鑽石、氮化硼或磨石子。
在本發明的積體電路測試裝置的清潔方法的實施例中，所述至少一第二虛設晶片結構的接點的材料例如為金、銀或銅。
在本發明的積體電路測試裝置的清潔方法的實施例中，所述多個待測晶片結構的接點的材料例如為合金。
在本發明的積體電路測試裝置的清潔方法的實施例中，所述多個待測晶片結構、所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構的外形是相同的。
在本發明的積體電路測試裝置的清潔方法的實施例中，所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構的封膠與所述多個待測晶片結構的封膠在外觀上不同。
在本發明的積體電路測試裝置的清潔方法的實施例中，所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構的封膠的顏色與所述多個待測晶片結構的封膠的顏色不同。
在本發明的積體電路測試裝置的清潔方法的實施例中，所述積體電路測試設備例如為晶片結構分類機。
基於上述，在本發明中，在對晶片結構進行積體電路測試期間，使用虛設晶片結構的接點來對測試裝置的接點進行清潔。因此，可在不將積體電路測試設備停止且不利用人工方式的情況下清潔測試裝置的接點，因而可節省大量的時間以及人力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為依據本發明實施例所繪示的積體電路測試裝置的清潔方法的流程圖。圖2A至圖2D為依據本發明實施例所繪示的積體電路測試裝置的清潔方法的流程剖面示意圖。請同時參照圖1與圖2A，在步驟100中，將待測晶片結構200、第一虛設晶片結構202以及第二虛設晶片結構204放置於積體電路測試設備中。在本實施例中，將多個待測晶片結構200、一個第一虛設晶片結構202以及一個第二虛設晶片結構204放置於分類機中的晶片結構承載裝置206上。這些晶片結構的排列方式取決於實際需求以及設備的設計。舉例來說，在本實施例中，將第一虛設晶片結構202以及第二虛設晶片結構204安插於一列的待測晶片結構200中，且第一虛設晶片結構202與第二虛設晶片結構204之間存在多個個待測晶片結構200，但本發明不限於此。在其他實施例中，第一虛設晶片結構202與第二虛設晶片結構204亦可連續地設置。此外，本發明不對第一虛設晶片結構202與第二虛設晶片結構204的排列順序作限制。另外，本發明亦不對待測晶片結構200、第一虛設晶片結構202以及第二虛設晶片結構204的數量作限制。
待測晶片結構可為各種類型的半導體晶片結構，其包括基板、晶片、導線、接點、封膠等熟知的元件，本發明不對此作特別限定。在本實施例中，待測晶片結構200具有四方扁平封裝（quad flat package，QFP）結構，其包括封膠200a、接點200b以及其他未繪示的熟知元件（例如晶片、導線、導線架等）。這些待測晶片結構200放置於積體電路測試設備（分類機）中之後，可藉由測試裝置來對其進行電性測試，以評估經測試的待測晶片結構200為正常或異常。
第一虛設晶片結構202與第二虛設晶片結構204具有與待測晶片結構200相同的外形，以利於將這些晶片結構放置於晶片結構承載裝置206上，且可使用相同的裝置對這些晶片結構進行操作（例如夾取）。此外，第一虛設晶片結構202與第二虛設晶片結構204不具有電特性。詳細地說，第一虛設晶片結構202與第二虛設晶片結構204具有與待測晶片結構200相同的外形，因此第一虛設晶片結構202可包括封膠202a與接點202b，且第二虛設晶片結構204可包括封膠204a與接點204b，但第一虛設晶片結構202與第二虛設晶片結構204不具有電特性。因此，在本實施例中，第一虛設晶片結構202與第二虛設晶片結構204可僅包括封膠與接點而不需具有晶片、導線、導線架等元件，但本發明不限於此。
此外，為了便於分辨待測晶片結構200、第一虛設晶片結構202以及第二虛設晶片結構204，第一虛設晶片結構202以及第二虛設晶片結構204的封膠與待測晶片結構200的封膠在外觀上不同。舉例來說，第一虛設晶片結構202的封膠202a以及第二虛設晶片結構204的封膠204a與待測晶片結構200的封膠200a可具有不同的顏色。如此一來，可在後續的處理中輕易地將第一虛設晶片結構202以及第二虛設晶片結構204移除。在本實施例中，第一虛設晶片結構202的封膠202a、第二虛設晶片結構204的封膠204a以及待測晶片結構200的封膠200a彼此具有不同的顏色，但本發明不限於此。在其他實施例中，第一虛設晶片結構202的封膠202a與第二虛設晶片結構204的封膠204a可具有相同的顏色，但與待測晶片結構200的封膠200a的顏色不同。此外，在其他實施例中，這些晶片結構的封膠上可具有不同的記號，只要能夠以肉眼輕易辨識出差異即可。
第一虛設晶片結構202的接點202b的材料例如為具有高硬度與高粗糙度的材料，例如工業用鑽石、氮化硼或磨石子，以使其硬度大於後續進行測試時測試裝置的接點的硬度。第二虛設晶片結構204的接點204b的材料例如為具有導電性的金屬，例如金、銀或銅，以使其硬度小於上述測試裝置的接點的硬度。關於接點202b與接點204b的功能將在後續作說明。
請同時參照圖1與圖2B，使用分類機中的測試裝置300對待這些晶片結構進行積體電路測試。測試裝置300例如是探針或其他用以量測電訊號的裝置。在積體電路測試期間，測試裝置300的接點302逐一與這些晶片結構的接點接觸，並將量測到的電訊號傳送至接收裝置（未繪示）。測試裝置300的接點302的材料例如為合金，其具有良好的導電性以及適當的硬度。在圖2B所示的步驟中，測試裝置300的接點302逐一接觸每一個待測晶片結構200的接點200b，以對這些待測晶片結構200進行測試。由於待測晶片結構200的接點200b暴露於外界環境時其表面上容易產生金屬氧化物或雜質，因此當測試進行一段時間之後，測試裝置300的接點302上往往會堆積來自待測晶片結構200的接點200b的金屬氧化物或雜質，使得測試裝置300的接點302的電性受到影響。此時，需要對測試裝置300的接點302進行清潔處理，以避免後續的測試結果受到金屬氧化物或雜質的影響。
請同時參照圖1與圖2C，在對待測晶片結構200進行測試經過特定時間之後，測試裝置300的接點302接觸到第一虛設晶片結構202的接點202b。上述的特定時間取決於實際需求，可藉由改變待測晶片結構200的測試數量來進行調整。此時，測試裝置300的接點302上已堆積有來自許多待測晶片結構200的接點200b的金屬氧化物或雜質。當測試裝置300的接點302接觸到第一虛設晶片結構202的接點202b時，接點302與接點202b之間會產生摩擦。在本實施例中，由於第一虛設晶片結構202的接點202b具有高硬度與高粗糙度且接點202b的硬度高於接點302的硬度，因此藉由接點302與接點202b之間的摩擦可有效地移除接點302上的金屬氧化物或雜質。如此一來，可使接點302恢復原本的導電性而能夠對接續在第一虛設晶片結構202之後的待測晶片結構200進行測試。
然而，當測試裝置300持續對待測晶片結構200進行測試之後，測試裝置300的接點302本身的材料耗損也會降低其導電能力。
請同時參照圖1與圖2D，在對待測晶片結構200進行測試經過特定時間之後，測試裝置300的接點302接觸到第二虛設晶片結構204的接點204b。上述的特定時間取決於實際需求，可藉由改變待測晶片結構200的測試數量來進行調整。此時，測試裝置300的接點302已與待測晶片結構200的接點202b多次摩擦或其本身的材料已損耗而導致其導電能力降低。當測試裝置300的接點302接觸到第二虛設晶片結構204的接點204b時，接點302與接點204b之間會產生摩擦。在本實施例中，由於第二虛設晶片結構204的接點204b具有良好的導電性且接點204b的硬度小於接點302的硬度，因此藉由接點302與接點204b之間的摩擦可使得接點302的表面上能夠吸附接點204b的材料。如此一來，可使接點302上附著有具有良好導電性的材料，因而恢復甚至提高原本的導電能力，進而能夠對接續在第二虛設晶片結構204之後的待測晶片結構200進行測試。
由上述可知，在本實施例中，在不將積體電路測試設備停止的情況下，可不利用人工的方式對測試裝置300的接點302進行清潔以及提升其導電能力，因此節省了大量的時間以及人力。
在本實施例中，測試裝置300的接點302先接觸到第一虛設晶片結構202的接點202b，再接觸到第二虛設晶片結構204的接點204b，但本發明不限於此。在其他實施例中，測試裝置300的接點302也可以先接觸到第二虛設晶片結構204的接點204b，再接觸到第一虛設晶片結構202的接點202b。此外，在其他實施例中，第一虛設晶片結構202與第二虛設晶片結構204可以接續地設置。也就是說，在本發明中，第一虛設晶片結構202與第二虛設晶片結構204可視實際需求與設計而安插於一列的待測晶片結構200中的任何位置。
此外，由於測試裝置300的接點302與這些待測晶片結構200的接點200b多次接觸之後會累積靜電於其上，而靜電也會對測試結果造成影響。因此，在其他實施例中，第一虛設晶片結構202的接點202b及/或第二虛設晶片結構204的接點204b可以設置為接地。如此一來，當測試裝置300的接點302與接點202b及/或接點204b接觸時，可經由接點202b及/或接點204b來移除累積於測試裝置300的接點302上的靜電。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、102:步驟
200:待測晶片結構
200a、202a、204a:封膠
200b、202b、204b、302:接點
202:第一虛設晶片結構
204:第二虛設晶片結構
206:晶片結構承載裝置
300:測試裝置
圖1為依據本發明實施例所繪示的積體電路測試裝置的清潔方法的流程圖。
圖2A至圖2D為依據本發明實施例所繪示的積體電路測試裝置的清潔方法的流程剖面示意圖。
100、102:步驟
Claims (10)
- 一種積體電路測試裝置的清潔方法，適用於積體電路測試設備，所述積體電路測試裝置的清潔方法包括： 將多個待測晶片結構、至少一第一虛設晶片結構以及至少一第二虛設晶片結構放置於所述積體電路測試設備中；以及 使用測試裝置對所述多個待測晶片結構、所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構進行積體電路測試， 其中在所述積體電路測試期間，所述測試裝置的接點輪流接觸所述多個待測晶片結構、所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構的接點， 其中所述至少一第一虛設晶片結構的接點的硬度大於所述測試裝置的接點的硬度，且 其中所述至少一第二虛設晶片結構的接點的硬度小於所述測試裝置的接點的硬度。
- 如申請專利範圍第1項所述的積體電路測試裝置的清潔方法，其中所述至少一第一虛設晶片結構的接點是接地的。
- 如申請專利範圍第1項所述的積體電路測試裝置的清潔方法，其中所述至少一第二虛設晶片結構的接點是接地的。
- 如申請專利範圍第1項所述的積體電路測試裝置的清潔方法，其中所述至少一第一虛設晶片結構的接點的材料包括工業用鑽石、氮化硼或磨石子。
- 如申請專利範圍第1項所述的積體電路測試裝置的清潔方法，其中所述至少一第二虛設晶片結構的接點的材料包括金、銀或銅。
- 如申請專利範圍第1項所述的積體電路測試裝置的清潔方法，其中所述多個待測晶片結構的接點的材料包括合金。
- 如申請專利範圍第1項所述的積體電路測試裝置的清潔方法，其中所述多個待測晶片結構、所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構的外形是相同的。
- 如申請專利範圍第1項所述的積體電路測試裝置的清潔方法，其中所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構的封膠與所述多個待測晶片結構的封膠在外觀上不同。
- 如申請專利範圍第8項所述的積體電路測試裝置的清潔方法，其中所述至少一第一虛設晶片結構以及所述至少一第二虛設晶片結構的封膠的顏色與所述多個待測晶片結構的封膠的顏色不同。
- 如申請專利範圍第1項所述的積體電路測試裝置的清潔方法，其中所述積體電路測試設備包括晶片結構分類機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108145641A TWI707144B (zh) | 2019-12-13 | 2019-12-13 | 積體電路測試裝置的清潔方法 |
| CN202010685598.8A CN112986793B (zh) | 2019-12-13 | 2020-07-16 | 集成电路测试装置的清洁方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108145641A TWI707144B (zh) | 2019-12-13 | 2019-12-13 | 積體電路測試裝置的清潔方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI707144B true TWI707144B (zh) | 2020-10-11 |
| TW202122803A TW202122803A (zh) | 2021-06-16 |
Family
ID=74091720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108145641A TWI707144B (zh) | 2019-12-13 | 2019-12-13 | 積體電路測試裝置的清潔方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112986793B (zh) |
| TW (1) | TWI707144B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087877A (en) * | 1991-02-25 | 1992-02-11 | Motorola Inc. | Test contact fixture using flexible circuit tape |
| TW436635B (en) * | 1998-07-24 | 2001-05-28 | Makoto Matsumura | Polishing plate |
| US6238487B1 (en) * | 1997-09-16 | 2001-05-29 | Nalco Chemical Company | Method for improving the efficiency of semiconductor chip production |
| TWM361021U (en) * | 2009-01-16 | 2009-07-11 | Star Techn Inc | Probe fixture with cleaning modules for testing semiconductor devices |
| CN101773921A (zh) * | 2008-12-01 | 2010-07-14 | 捷创科技股份有限公司 | 测试单元控制器替代清洁装置及其方法 |
| CN102087333A (zh) * | 2009-12-03 | 2011-06-08 | 国际测试技术公司 | 清洁测试器接口接触元件和支持硬件的装置、器件和方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100553689B1 (ko) * | 2003-07-18 | 2006-02-24 | 삼성전자주식회사 | 집적회로 칩 검사장치 |
| CN106291316B (zh) * | 2016-07-29 | 2019-05-03 | 健鼎（湖北）电子有限公司 | 一种集成电路测试装置及其测试方法 |
-
2019
- 2019-12-13 TW TW108145641A patent/TWI707144B/zh active
-
2020
- 2020-07-16 CN CN202010685598.8A patent/CN112986793B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087877A (en) * | 1991-02-25 | 1992-02-11 | Motorola Inc. | Test contact fixture using flexible circuit tape |
| US6238487B1 (en) * | 1997-09-16 | 2001-05-29 | Nalco Chemical Company | Method for improving the efficiency of semiconductor chip production |
| TW436635B (en) * | 1998-07-24 | 2001-05-28 | Makoto Matsumura | Polishing plate |
| CN101773921A (zh) * | 2008-12-01 | 2010-07-14 | 捷创科技股份有限公司 | 测试单元控制器替代清洁装置及其方法 |
| TWM361021U (en) * | 2009-01-16 | 2009-07-11 | Star Techn Inc | Probe fixture with cleaning modules for testing semiconductor devices |
| CN102087333A (zh) * | 2009-12-03 | 2011-06-08 | 国际测试技术公司 | 清洁测试器接口接触元件和支持硬件的装置、器件和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112986793A (zh) | 2021-06-18 |
| TW202122803A (zh) | 2021-06-16 |
| CN112986793B (zh) | 2023-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104937705B (zh) | 半导体晶片的金属污染评价方法和半导体晶片的制造方法 | |
| JP2005277337A (ja) | 半導体装置及びその製造方法 | |
| TWI707144B (zh) | 積體電路測試裝置的清潔方法 | |
| CN111257715B (zh) | 一种晶圆测试方法及装置 | |
| CN101614784A (zh) | 半导体元件的测试装置 | |
| CN101764075B (zh) | 晶片背面缺陷的监测方法和系统 | |
| JP2010243314A (ja) | 半導体チップ素子試験治具及び自動試験装置 | |
| TWI850715B (zh) | 探針清潔裝置及探針清潔方法 | |
| CN216354197U (zh) | 一种半导体封装结构及测试系统 | |
| TWI847888B (zh) | 晶圓允收測試載板 | |
| CN210604689U (zh) | 基于探针台的载片防滑装置 | |
| TW202405432A (zh) | 探針清潔裝置及探針清潔方法 | |
| JP2014048102A (ja) | 半導体装置の製造方法及び半導体装置の製造システム | |
| JP3730106B2 (ja) | 半導体の選別方法 | |
| CN110911301A (zh) | 一种晶圆级封装检测结构及方法 | |
| JP2003273172A (ja) | マーキング方法 | |
| JP2024062542A (ja) | 半導体装置および半導体装置の検査方法 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JP2000040717A (ja) | Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法 | |
| JP2009043945A (ja) | ウェーハ裏面に形成されるゲッタリング層の良否の間接評価方法 | |
| CN111081621A (zh) | 装片用吸嘴的使用方法 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| US20050196900A1 (en) | Substrate protection system, device and method | |
| KR100934793B1 (ko) | 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법 | |
| JPH0282548A (ja) | 半導体ウェーハの検査方法 |