CN110911301A - 一种晶圆级封装检测结构及方法 - Google Patents
一种晶圆级封装检测结构及方法 Download PDFInfo
- Publication number
- CN110911301A CN110911301A CN201911367727.2A CN201911367727A CN110911301A CN 110911301 A CN110911301 A CN 110911301A CN 201911367727 A CN201911367727 A CN 201911367727A CN 110911301 A CN110911301 A CN 110911301A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- pads
- wafer level
- independent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 28
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000012360 testing method Methods 0.000 claims abstract description 100
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000010931 gold Substances 0.000 claims abstract description 35
- 229910052737 gold Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000000523 sample Substances 0.000 claims description 23
- 238000003466 welding Methods 0.000 claims description 21
- 238000007689 inspection Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000003908 quality control method Methods 0.000 abstract description 3
- 238000012031 short term test Methods 0.000 abstract description 3
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及封装检测技术领域，涉及一种晶圆级封装检测结构及方法。通过在封装芯片上的设置测试焊垫，在通过测试机台检测与测试焊垫连接的独立背金块，可快速检测封装过程中TSV孔内的背金金属与焊垫的连接是否充分，如果发生批量异常，可以及时停止生产，避免批量异常发生，起到品质监控作用。
Description
技术领域
本发明涉及封装检测技术领域，涉及一种晶圆级封装检测结构及方法。
背景技术
现有晶圆的所有接地焊垫在集成电路制造时，一般是相互连接导通的，后续封装加工也是将所有接地焊垫连接在一起的，当有部分接地焊垫存在不连接的情况，一般无法通过成品测试和外观检查识别出来，将在无预知的情况下生产许多瑕疵产品。
发明内容
本发明要解决的技术问题是提供一种可快速检测封装过程中TSV孔内的背金金属与焊垫的连接是否充分，避免批量异常发生，起到品质监控作用的晶圆级封装检测结构及方法。
为了解决上述技术问题，本发明解决其技术问题所采用的技术方案是：
一种晶圆级封装检测结构及方法，具体步骤包括：
S1：在封装芯片上设置至少2个测试焊垫，且每两个测试焊垫通过内部电路相互导通；
S2：在封装芯片的硅基底上开设TSV孔，使得TSV孔底部局部或者全部漏出测试焊垫
S3：TSV孔上设置独立背金层作为探针接触点，且独立背金层不与芯片表面的芯片背金块连接；
S4：通过与测试机台连接的两个探针分别接触探针接触点，通过两测试焊垫之间的导通状况实现封装芯片的检测。
优选的，步骤S1中，测试焊垫与封装芯片内的集成电路同步设置，测试焊垫不与集成电路连接。
优选的，步骤S2中，去除测试焊垫上方的硅基底以形成TSV孔，使得TSV孔底部局部或者全部漏出测试焊垫，TSV孔呈现梯形状，其上开口宽度大于下开口宽度。
优选的，步骤S3中，独立背金块设置在TSV孔的内壁以及边缘上，独立背金块的形成可以为圆形、方形或是多边形。
优选的，步骤S4中，两测试焊垫通过内部线路相互导通，当测试机台的两探针分别接触两测试焊垫上的独立背金块时，测试机台、与测试焊垫之间形成测试回路，通过测试回路的导通状况实现封装芯片的检测。
优选的，测试焊垫至少设置在一颗芯片上或相邻两颗芯片之间的划片道里。
本发明还包括一种晶圆级封装检测结构，包括检测部件、测试电路以及封装芯片，所述测试电路设置在所述封装芯片上，所述检测部件与集成电路连接用以检测封装芯片导通情况；
所述测试电路包括至少2个测试焊垫以及内部电路，且每两个测试焊垫之间通过内部电路连接，所述检测部件与两测试焊垫连接。
优选的，所述测试电路至少设置在封装芯片上的一颗芯片上或者相邻两颗芯片之间的划片道上。
优选的，所述封装芯片上设置有TSV孔，所述TSV孔底部局部或者全部漏出测试焊垫，所述TSV孔内壁以及边缘上设置有独立背金块，所述独立背金块与所述测试焊垫连接。
优选的，所述检测部件包括测试机台以及两探针，所述两探针与所述测试机台连接，所述探针与所述独立背金块抵接。
本发明的有益效果：
通过在封装芯片上的设置测试焊垫，在通过测试机台检测与测试焊垫连接的独立背金块，可快速检测封装过程中TSV孔内的背金金属与焊垫的连接是否充分，如果发生批量异常，可以及时停止生产，避免批量异常发生，起到品质监控作用。
附图说明
图1-图6是本发明的一种晶圆级封装检测方法流程示意图。
图7是本发明的一种晶圆级封装检测结构示意图。
图中标号说明：100、芯片；101、测试焊垫；102、划片槽；103、内部电路；201、TSV孔；202、独立背金块；203、芯片背金块；301、测试机台；302、探针；
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
参照图1-7所示，一种晶圆级封装检测结构及方法，具体步骤包括：
S1：在封装芯片上设置至少2个测试焊垫101，且每两个测试焊垫101通过内部电路103相互导通；
S2：在封装芯片的硅基底上开设TSV孔201，使得TSV孔201底部局部或者全部漏出测试焊垫101
S3：TSV孔201上设置独立背金层作为探针302接触点，且独立背金层不与芯片表面的芯片背金块203连接；
S4：通过与测试机台301连接的两个探针302分别接触探针302接触点，通过两测试焊垫101之间的导通状况实现封装芯片的检测。
通过在封装芯片上的设置测试焊垫101，在通过测试机台301检测与测试焊垫101连接的独立背金块202，可快速检测封装过程中TSV孔201内的背金金属与焊垫的连接是否充分，如果发生批量异常，可以及时停止生产，避免批量异常发生，起到品质监控作用。
步骤S1中，测试焊垫101与封装芯片内的集成电路同步设置，测试焊垫101不与集成电路连接。
封装芯包括多颗芯片100，设置在封装芯片上的测试焊垫101的数量不得少于2个，以使得两个测试焊垫101通过内部电路103相互导通；测试焊垫101与封装芯片内的集成电路同步实现，无需增加额外的工序。
步骤S2中，去除测试焊垫101上方的硅基底以形成TSV孔201，使得TSV孔201底部局部或者全部漏出测试焊垫101，TSV孔201呈现梯形状，其上开口宽度大于下开口宽度。
步骤S3中，独立背金块202设置在TSV孔201的内壁以及边缘上，独立背金块202的形成可以为圆形、方形或是多边形。
独立背金块202设置在TSV孔201的内壁以及边缘上，本实施例较优选的方案为所述独立背金块202的直径大于50um，这样可使得独立背金块202尺寸大小要求比TSV孔201上开口大，保证独立背金块202能够被探针302接触到以完成检测，由于TSV孔201结构和独立背金块202是正常做TSV和背金工艺时同时实现，无需增加额外的工序。
步骤S4中，两测试焊垫101通过内部线路相互导通，当测试机台301的两探针302分别接触两测试焊垫101上的独立背金块202时，测试机台301、与测试焊垫101之间形成测试回路，通过测试回路的导通状况实现封装芯片的检测。
测试机台301通过检测电压来获得测试回路中的电流值，然后将电流转换成电阻值，通过对电阻值的监控，从而实现对连接导通状况进行监测。当电阻值超过设定阈值，则可快速得出该颗芯片或该颗芯片相近的芯片存在异常，在后续单颗芯片使用前，可以对检测异常的芯片进行及时剔除
由于晶圆级加工工艺，一片晶圆在加工过程中，都是在同一环境里(比如同一个腔室，同一槽药水等等)，正常情况下晶圆上各个地方分布的芯片都具有均质均匀的特性，当某颗芯片发生异常，该异常芯片的相近位置的芯片也大概率存在同样异常问题。
测试焊垫101至少设置在一颗芯片100上或相邻两颗芯片100之间的划片道里。
测试焊垫101与内部电路103形成的测试电路，可以在每颗芯片上设置测试电路，也可以在一个集成电路加工光刻视窗里的封装芯片里一到多颗芯片里设置测试电路，本发明还可将测试电路设置在相邻两颗芯片之间的划片道里。
参照图7所示，本发明还包括一种晶圆级封装检测结构，包括检测部件、测试电路以及封装芯片，所述测试电路设置在所述封装芯片上，所述检测部件与集成电路连接用以检测封装芯片导通情况；
所述测试电路包括至少2个测试焊垫101以及内部电路103，且每两个测试焊垫101之间通过内部电路103连接，所述检测部件与两测试焊垫101连接。
所述测试电路至少设置在封装芯片上的一颗芯片上或者相邻两颗芯片之间的划片道上。
所述封装芯片上设置有TSV孔201，所述TSV孔201底部局部或者全部漏出测试焊垫101，所述TSV孔201内壁以及边缘上设置有独立背金块202，所述独立背金块202与所述测试焊垫101连接。
所述TSV孔201呈梯形结构，其上开口宽度大于下开口宽度，其上开口形状可以为圆形、方形或者多边形，有利于TSV孔底和孔侧壁的金属沉积。
所述检测部件包括测试机台301以及两探针302，所述两探针302与所述测试机台301连接，所述探针302与所述独立背金块202抵接。
独立背金块的形状可以为圆形、方形或是多边形。
一颗芯片上至少设置有一个测试电路；一颗芯片上设置有两个测试电路，两测试电路对称设置在芯片上。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
Claims (10)
1.一种晶圆级封装检测方法，其特征在于，具体步骤包括：
S1：在封装芯片上设置至少2个测试焊垫，且每两个测试焊垫通过内部电路相互导通；
S2：在封装芯片的硅基底上开设TSV孔，使得TSV孔底部局部或者全部漏出测试焊垫
S3：TSV孔上设置独立背金层作为探针接触点，且独立背金层不与芯片表面的芯片背金块连接；
S4：通过与测试机台连接的两个探针分别接触探针接触点，通过两测试焊垫之间的导通状况实现封装芯片的检测。
2.如权利要求1所述的晶圆级封装检测方法，其特征在于，步骤S1中，测试焊垫与封装芯片内的集成电路同步设置，测试焊垫不与集成电路连接。
3.如权利要求1所述的晶圆级封装检测方法，其特征在于，步骤S2中，去除测试焊垫上方的硅基底以形成TSV孔，使得TSV孔底部局部或者全部漏出测试焊垫，TSV孔呈现梯形状，其上开口宽度大于下开口宽度。
4.如权利要求1所述的晶圆级封装检测方法，其特征在于，步骤S3中，独立背金块设置在TSV孔的内壁以及边缘上，独立背金块的形成可以为圆形、方形或是多边形。
5.如权利要求1所述的晶圆级封装检测方法，其特征在于，步骤S4中，两测试焊垫通过内部线路相互导通，当测试机台的两探针分别接触两测试焊垫上的独立背金块时，测试机台、与测试焊垫之间形成测试回路，通过测试回路的导通状况实现封装芯片的检测。
6.如权利要求1所述的晶圆级封装检测方法，其特征在于，测试焊垫至少设置在一颗芯片上或相邻两颗芯片之间的划片道里。
7.一种晶圆级封装检测结构，其特征在于，包括检测部件、测试电路以及封装芯片，所述测试电路设置在所述封装芯片上，所述检测部件与集成电路连接用以检测封装芯片导通情况；
所述测试电路包括至少2个测试焊垫以及内部电路，且每两个测试焊垫之间通过内部电路连接，所述检测部件与两测试焊垫连接。
8.如权利要求7所述的晶圆级封装检测结构，其特征在于，所述测试电路至少设置在封装芯片上的一颗芯片上或者相邻两颗芯片之间的划片道上。
9.如权利要求7所述的晶圆级封装检测结构，其特征在于，所述封装芯片上设置有TSV孔，所述TSV孔底部局部或者全部漏出测试焊垫，所述TSV孔内壁以及边缘上设置有独立背金块，所述独立背金块与所述测试焊垫连接。
10.如权利要求9所述的晶圆级封装检测结构，其特征在于，所述检测部件包括测试机台以及两探针，所述两探针与所述测试机台连接，所述探针与所述独立背金块抵接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911367727.2A CN110911301A (zh) | 2019-12-26 | 2019-12-26 | 一种晶圆级封装检测结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911367727.2A CN110911301A (zh) | 2019-12-26 | 2019-12-26 | 一种晶圆级封装检测结构及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110911301A true CN110911301A (zh) | 2020-03-24 |
Family
ID=69827890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911367727.2A Pending CN110911301A (zh) | 2019-12-26 | 2019-12-26 | 一种晶圆级封装检测结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110911301A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766263A (ja) * | 1993-08-26 | 1995-03-10 | Sumitomo Metal Ind Ltd | 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ |
| KR19980017206A (ko) * | 1996-08-30 | 1998-06-05 | 배순훈 | 광로 조절 장치용 테스트 패턴 구조 |
| KR20030037647A (ko) * | 2001-11-07 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 및 그의 형성 방법 |
| CN1435872A (zh) * | 2003-03-14 | 2003-08-13 | 威盛电子股份有限公司 | 晶片级的测试及凸点工艺、以及具有测试垫的芯片结构 |
| CN1529352A (zh) * | 1999-08-19 | 2004-09-15 | 富士通株式会社 | 测试具有许多半导体器件的晶片的探针卡及其制作方法 |
| TW200743168A (en) * | 2006-05-04 | 2007-11-16 | Advanced Semiconductor Eng | Test component for bump process and test method thereof |
| US20070267631A1 (en) * | 2006-05-18 | 2007-11-22 | Intermolecular, Inc. | System and Method for Increasing Productivity of Combinatorial Screening |
| TW201001583A (en) * | 2008-05-16 | 2010-01-01 | Advantest Corp | Fabrication method and test wafer unit |
| CN104425305A (zh) * | 2013-09-11 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种测试结构失效分析方法 |
| CN109979842A (zh) * | 2019-03-29 | 2019-07-05 | 上海华力集成电路制造有限公司 | 芯片失效测试结构、包括其的芯片及应用其的测试方法 |
| CN211350638U (zh) * | 2019-12-26 | 2020-08-25 | 苏州科阳光电科技有限公司 | 一种晶圆级封装检测结构 |
-
2019
- 2019-12-26 CN CN201911367727.2A patent/CN110911301A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766263A (ja) * | 1993-08-26 | 1995-03-10 | Sumitomo Metal Ind Ltd | 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ |
| KR19980017206A (ko) * | 1996-08-30 | 1998-06-05 | 배순훈 | 광로 조절 장치용 테스트 패턴 구조 |
| CN1529352A (zh) * | 1999-08-19 | 2004-09-15 | 富士通株式会社 | 测试具有许多半导体器件的晶片的探针卡及其制作方法 |
| KR20030037647A (ko) * | 2001-11-07 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 및 그의 형성 방법 |
| CN1435872A (zh) * | 2003-03-14 | 2003-08-13 | 威盛电子股份有限公司 | 晶片级的测试及凸点工艺、以及具有测试垫的芯片结构 |
| TW200743168A (en) * | 2006-05-04 | 2007-11-16 | Advanced Semiconductor Eng | Test component for bump process and test method thereof |
| US20070267631A1 (en) * | 2006-05-18 | 2007-11-22 | Intermolecular, Inc. | System and Method for Increasing Productivity of Combinatorial Screening |
| TW201001583A (en) * | 2008-05-16 | 2010-01-01 | Advantest Corp | Fabrication method and test wafer unit |
| CN104425305A (zh) * | 2013-09-11 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种测试结构失效分析方法 |
| CN109979842A (zh) * | 2019-03-29 | 2019-07-05 | 上海华力集成电路制造有限公司 | 芯片失效测试结构、包括其的芯片及应用其的测试方法 |
| CN211350638U (zh) * | 2019-12-26 | 2020-08-25 | 苏州科阳光电科技有限公司 | 一种晶圆级封装检测结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9557376B2 (en) | Apparatuses and methods for die seal crack detection | |
| US9741667B2 (en) | Integrated circuit with die edge assurance structure | |
| US7888776B2 (en) | Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss | |
| US7223616B2 (en) | Test structures in unused areas of semiconductor integrated circuits and methods for designing the same | |
| CN102299139A (zh) | 半导体集成电路 | |
| US8040140B2 (en) | Method and apparatus for identifying broken pins in a test socket | |
| CN103336239A (zh) | 晶圆测试的方法 | |
| CN211350638U (zh) | 一种晶圆级封装检测结构 | |
| US8253420B2 (en) | Integrated electrical circuit and test to determine the integrity of a silicon die | |
| CN110911301A (zh) | 一种晶圆级封装检测结构及方法 | |
| CN111146106A (zh) | 一种快速筛选芯片失效风险的方法 | |
| CN108231619B (zh) | 用于功率半导体芯片的检测方法 | |
| CN206076226U (zh) | 监控ar工艺中套准偏移的wat测试结构 | |
| CN103887204B (zh) | 一种与激光退火工艺问题相关的排除硅片质量因素的方法 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| CN103630825A (zh) | 芯片测试电路及其形成方法 | |
| US9134366B2 (en) | Method for forming a packaged semiconductor device | |
| CN106898563A (zh) | 产品验收系统及产品验收方法 | |
| TWI662678B (zh) | 測試鍵結構 | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| US10546792B2 (en) | Method for manufacturing a semiconductor product wafer | |
| Chao et al. | Measurement Process Optimization in Using Lock-in Thermography for Fault Localization of CoWos Packages | |
| TWI707144B (zh) | 積體電路測試裝置的清潔方法 | |
| CN101667550B (zh) | 栅结构上金属层的监控方法 | |
| KR100572314B1 (ko) | 반도체 테스터의 수직결합형 퍼포먼스 보드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |