CN103871924A - 监控栅极漏电的测试结构和测试方法 - Google Patents

监控栅极漏电的测试结构和测试方法 Download PDF

Info

Publication number
CN103871924A
CN103871924A CN201410109815.3A CN201410109815A CN103871924A CN 103871924 A CN103871924 A CN 103871924A CN 201410109815 A CN201410109815 A CN 201410109815A CN 103871924 A CN103871924 A CN 103871924A
Authority
CN
China
Prior art keywords
grid
test
electric leakage
layer
autoregistration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410109815.3A
Other languages
English (en)
Inventor
陈强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410109815.3A priority Critical patent/CN103871924A/zh
Publication of CN103871924A publication Critical patent/CN103871924A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本发明提出了一种监控栅极漏电的测试结构和测试方法,形成梳状结构的栅极和梳状结构的自对准层，两者交错排列并相互隔离，在进行测试时，只需测试栅极和自对准层之间是否存在漏电流即可判断出栅极工艺是否存在问题，从而能够在形成栅极之后测试出栅极漏电情况，从而在早期快速地监控到具有较窄的栅极间距的区域的相关工艺异常的情况，或者可以发现相应的可靠性缺陷，极大地提高了产品的质量和可靠性，降低了成本。

Description

监控栅极漏电的测试结构和测试方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种监控栅极漏电的测试结构和测试方法。
背景技术
栅极漏电是在半导体集成电路设计制造过程中经常遇到的问题，大多数时候是由于工艺参数控制不佳而造成的问题，比如形成的栅氧化层的质量问题、金属硅化物工艺问题、前段工艺的外来颗粒等等。目前已经有一些测试结构比如GOI测试结构等用于常规的栅极漏电的监控。
对于目前的很多版图设计，栅极和形成在栅极之间的有源区（AA，ActiveArea）上的自对准层（Silicide）的宽度不是固定的，如果有通孔连线（CT），则两者之间的宽度会比较大，但如果没有通孔连线（CT），则两者之间的宽度会非常小。因此，在没有通孔连线时，由于栅极和自对准层之间的间距宽度十分狭窄，在对栅极进行光刻和刻蚀时，会导致栅极在狭窄的间距宽度中存在残留，残留的栅极甚至会与自对准层发生短路，从而导致栅极的漏电流增大，进而使形成的器件在后续的可靠性测试时造成漏电失效，降低了器件的良率。
目前并没有一种测试结构能够很好地监控以上描述的工艺缺陷，从而造成该类缺陷往往要到很晚的步骤如CP、FT等才能被发现，这样等发现时由于大量的产品已经被生产出来，就会造成很大的损失。
发明内容
本发明的目的在于提供一种监控栅极漏电的测试结构和测试方法，能够在形成栅极之后测试出栅极漏电情况，从而在早期快速地发现栅极工艺是否存在问题。
为了实现上述目的，本发明提出了一种监控栅极漏电的测试结构，用于监测栅极漏电现象，所述结构包括：梳状结构的栅极和梳状结构的自对准层，所述栅极和自对准层交错排列，且两者之间相互隔离。
进一步的，在所述的监控栅极漏电的测试结构中，所述结构还包括通孔连线，所述通孔连线分别形成于所述栅极和自对准层上。
进一步的，在所述的监控栅极漏电的测试结构中，所述结构还包括第一金属连线和第二金属连线，所述第一金属连线通过所述通孔连线与所述栅极相连，所述第二金属连线通过所述通孔连线与所述自对准层相连。
进一步的，在所述的监控栅极漏电的测试结构中，所述结构还包括第一测试盘和第二测试盘，所述第一测试盘与所述第一金属连线相连，所述第二测试盘与所述第二金属连线相连。
进一步的，在所述的监控栅极漏电的测试结构中，所述结构还包括介质层，所述介质层形成于所述栅极和自对准层之间。
进一步的，在所述的监控栅极漏电的测试结构中，所述栅极和自对准层之间保持的间距符合工艺规则下最小间距的要求。
进一步的，本发明还提出了一种监控栅极漏电的测试方法，采用如上文所述的任意一种测试结构，所述测试方法包括：
在所述栅极和自对准层之间逐渐增加电压，测试所述栅极和自对准层之间的电流值；
根据所述电流值判断所述栅极和自对准层之间是否存在漏电现象。
进一步的，本发明还提出了一种监控栅极漏电的测试方法，采用如上文所述的任意一种测试结构，所述测试方法包括：
在所述栅极和自对准层之间施加恒定电压，测试所述栅极和自对准层之间电流随时间的变化；
根据电流随时间判断的情况判断所述栅极和自对准层之间是否存在漏电现象。
与现有技术相比，本发明的有益效果主要体现在：形成梳状结构的栅极和梳状结构的自对准层，两者交错排列并相互隔离，在进行测试时，只需测试栅极和自对准层之间是否存在漏电流即可判断出栅极工艺是否存在问题，从而能够在形成栅极之后测试出栅极漏电情况，从而在早期快速地监控到具有较窄的栅极间距的区域的相关工艺异常的情况，或者可以发现相应的可靠性缺陷，极大地提高了产品的质量和可靠性，降低了成本。
附图说明
图1为本发明一实施例中监控栅极漏电的测试结构的结构示意图；
图2为本发明一实施例中监控栅极漏电的测试结构中栅极工艺存在缺陷的结构示意图。
具体实施方式
下面将结合示意图对本发明的监控栅极漏电的测试结构和测试方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，在本实施例中，提出了一种监控栅极漏电的测试结构，用于监测栅极漏电现象，所述结构包括：梳状结构的栅极10和梳状结构的自对准层20，所述栅极10和自对准层20交错排列，且两者之间相互隔离。
在本实施例中，所述结构还包括通孔连线30，所述通孔连线30分别形成于所述栅极10和自对准层20上。
在本实施例中，所述结构还包括第一金属连线41和第二金属连线42，所述第一金属连线41通过所述通孔连线30与所述栅极10相连，所述第二金属连线42通过所述通孔连线30与所述自对准层相连42。
在本实施例中，所述结构还包括第一测试盘和第二测试盘（图未示出），所述第一测试盘与所述第一金属连线41相连，所述第二测试盘与所述第二金属连线42相连。
在本实施例中，所述结构还包括介质层（图未示出），所述介质层形成于所述栅极10和自对准层20之间，用于隔离所述栅极10和自对准层20。
在本实施例中，所述栅极10的材质为多晶硅，所述栅极10和自对准层20的宽度可以根据不同工艺来选择，但是应该符合工艺规则下最小的尺寸，所述栅极10和自对准层20之间保持的间距符合工艺规则下最小间距的要求。
在本实施例中，还提出了一种监控栅极漏电的测试方法，采用如上文所述的测试结构，所述测试方法包括：
在所述栅极10和自对准层20之间逐渐增加电压，测试所述栅极10和自对准层20之间的电流值；
根据所述电流值判断所述栅极和自对准层之间是否存在漏电现象。
该种方法中电压是不断增加的，当电压增加到一定值时（位于正常工作电压范围内），若发现电流值出现突变，则说明存在漏电。
在本实施例中，还提出了另一种监控栅极漏电的测试方法，采用如上文所述的测试结构，所述测试方法包括：
在所述栅极10和自对准层20之间施加恒定电压，测试所述栅极10和自对准层20之间电流随时间的变化；
根据电流随时间判断的情况判断所述栅极和自对准层之间是否存在漏电现象。
该种方法中，施加的测试电压为恒定测试电压，若电流在一定时间内（正常的工作时间内）发生了突变，则说明存在漏电。
请参考图2，图2中的栅极10存在一定的残留（如图中虚线框所示），则会导致所述栅极10和自对准层20之间存在漏电，采用上述结构和方法均能够测试出该种短路造成的漏电，从而便于对工艺进行调整和优化。
综上，在本发明实施例提供的监控栅极漏电的测试结构和测试方法中，形成梳状结构的栅极和梳状结构的自对准层，两者交错排列并相互隔离，在进行测试时，只需测试栅极和自对准层之间是否存在漏电流即可判断出栅极工艺是否存在问题，从而能够在形成栅极之后测试出栅极漏电情况，从而在早期快速地监控到具有较窄的栅极间距的区域的相关工艺异常的情况，或者可以发现相应的可靠性缺陷，极大地提高了产品的质量和可靠性，降低了成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (8)

1.一种监控栅极漏电的测试结构，用于监测栅极漏电现象，所述结构包括：梳状结构的栅极和梳状结构的自对准层，所述栅极和自对准层交错排列，且两者之间相互隔离。
2.如权利要求1所述的监控栅极漏电的测试结构，其特征在于，所述结构还包括通孔连线，所述通孔连线分别形成于所述栅极和自对准层上。
3.如权利要求2所述的监控栅极漏电的测试结构，其特征在于，所述结构还包括第一金属连线和第二金属连线，所述第一金属连线通过所述通孔连线与所述栅极相连，所述第二金属连线通过所述通孔连线与所述自对准层相连。
4.如权利要求3所述的监控栅极漏电的测试结构，其特征在于，所述结构还包括第一测试盘和第二测试盘，所述第一测试盘与所述第一金属连线相连，所述第二测试盘与所述第二金属连线相连。
5.如权利要求1所述的监控栅极漏电的测试结构，其特征在于，所述结构还包括介质层，所述介质层形成于所述栅极和自对准层之间。
6.如权利要求1所述的监控栅极漏电的测试结构，其特征在于，所述栅极和自对准层之间保持的间距符合工艺规则下最小间距的要求。
7.一种监控栅极漏电的测试方法，采用如权利要求1至6中任意一种测试结构，所述测试方法包括：
在所述栅极和自对准层之间逐渐增加电压，测试所述栅极和自对准层之间的电流值；
根据所述电流值判断所述栅极和自对准层之间是否存在漏电现象。
8.一种监控栅极漏电的测试方法，采用如权利要求1至6中任意一种测试结构，所述测试方法包括：
在所述栅极和自对准层之间施加恒定电压，测试所述栅极和自对准层之间电流随时间的变化；
根据电流随时间判断的情况判断所述栅极和自对准层之间是否存在漏电现象。
CN201410109815.3A 2014-03-24 2014-03-24 监控栅极漏电的测试结构和测试方法 Pending CN103871924A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410109815.3A CN103871924A (zh) 2014-03-24 2014-03-24 监控栅极漏电的测试结构和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410109815.3A CN103871924A (zh) 2014-03-24 2014-03-24 监控栅极漏电的测试结构和测试方法

Publications (1)

Publication Number Publication Date
CN103871924A true CN103871924A (zh) 2014-06-18

Family

ID=50910331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410109815.3A Pending CN103871924A (zh) 2014-03-24 2014-03-24 监控栅极漏电的测试结构和测试方法

Country Status (1)

Country Link
CN (1) CN103871924A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105718646A (zh) * 2016-01-19 2016-06-29 深圳市同创国芯电子有限公司 一种版图绘制方法、装置、版图及设备
CN105810605A (zh) * 2016-03-24 2016-07-27 上海华力微电子有限公司 用于检查多晶硅栅极侧墙绝缘性能的测试结构
CN106531720A (zh) * 2015-09-15 2017-03-22 无锡华润上华半导体有限公司 漏电测试结构及晶圆结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052691A (ko) * 2000-12-26 2002-07-04 박종섭 반도체 소자의 테스트 패턴
CN1635619A (zh) * 2003-12-31 2005-07-06 中芯国际集成电路制造(上海)有限公司 晶片金属互连线可靠性在线测试方法
US20060148138A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Field transistor monitoring pattern for shallow trench isolation defects in semiconductor device
JP2008078572A (ja) * 2006-09-25 2008-04-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
CN102157496A (zh) * 2010-02-12 2011-08-17 中芯国际集成电路制造(上海)有限公司 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052691A (ko) * 2000-12-26 2002-07-04 박종섭 반도체 소자의 테스트 패턴
CN1635619A (zh) * 2003-12-31 2005-07-06 中芯国际集成电路制造(上海)有限公司 晶片金属互连线可靠性在线测试方法
US20060148138A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Field transistor monitoring pattern for shallow trench isolation defects in semiconductor device
JP2008078572A (ja) * 2006-09-25 2008-04-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
CN102157496A (zh) * 2010-02-12 2011-08-17 中芯国际集成电路制造(上海)有限公司 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531720A (zh) * 2015-09-15 2017-03-22 无锡华润上华半导体有限公司 漏电测试结构及晶圆结构
CN106531720B (zh) * 2015-09-15 2019-03-15 无锡华润上华科技有限公司 漏电测试结构及晶圆结构
CN105718646A (zh) * 2016-01-19 2016-06-29 深圳市同创国芯电子有限公司 一种版图绘制方法、装置、版图及设备
CN105810605A (zh) * 2016-03-24 2016-07-27 上海华力微电子有限公司 用于检查多晶硅栅极侧墙绝缘性能的测试结构

Similar Documents

Publication Publication Date Title
CN103871924A (zh) 监控栅极漏电的测试结构和测试方法
CN104020407A (zh) 一种集成电路静电防护性能的测试方法
CN103941171A (zh) 半导体测试结构及测试方法
CN103887283B (zh) 多晶硅残留监测结构
US20110279142A1 (en) Time dependent dielectric breakdown (tddb) test structure of semiconductor device and method of performing tddb test using the same
US20130294142A1 (en) Method for controlling the breakdown of an antifuse memory cell
CN104465620B (zh) 一种新的芯片测试结构
US10816589B2 (en) Structure and method for testing semiconductor device
US10629618B2 (en) Semiconductor device, operation method of semiconductor device, and manufacturing method of semiconductor device
CN107507786B (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
CN103545229A (zh) 监控电子束扫描仪缺陷检出率的方法
CN203631540U (zh) 测试结构
JP2014013164A (ja) 避雷装置の故障判定方法
US8667448B1 (en) Integrated circuit having local maximum operating voltage
CN104484525A (zh) 一种减弱硬件木马检测中工艺偏差影响的方法
CN204315570U (zh) Eeprom工艺中的多晶硅残留监测结构
CN203800037U (zh) 可靠性测试结构
CN204289434U (zh) Mim电容测试结构及mim电容参考测试结构
CN108037131B (zh) 一种对插塞缺陷进行检测的方法
CN103904000B (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN103531499B (zh) 监控电子束扫描仪间匹配度的方法
US8329480B2 (en) Test pattern for detecting piping in a memory array
CN203721716U (zh) 测试结构
CN203644758U (zh) 测试结构
CN101667550B (zh) 栅结构上金属层的监控方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140618