CN203800037U - 可靠性测试结构 - Google Patents
可靠性测试结构 Download PDFInfo
- Publication number
- CN203800037U CN203800037U CN201420147278.7U CN201420147278U CN203800037U CN 203800037 U CN203800037 U CN 203800037U CN 201420147278 U CN201420147278 U CN 201420147278U CN 203800037 U CN203800037 U CN 203800037U
- Authority
- CN
- China
- Prior art keywords
- reliability testing
- metal
- active area
- grid structure
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims description 73
- 238000004891 communication Methods 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型揭示了一种可靠性测试结构，该测试结构包括衬底，所述衬底中包括有源区结构；栅极结构，所述栅极结构位于所述衬底上，并横跨于所述有源区结构之上，所述栅极结构与所述有源区结构呈十字排列。本实用新型的测试结构能节约晶圆的面积，减少测试次数。
Description
技术领域
本实用新型涉及半导体制造业中的可靠性(Reliability)领域，特别是涉及一种可靠性测试结构。
背景技术
在半导体器件的制造过程中，为了对制造工艺进行监控，保证半导体器件的可靠性，通常的做法是在器件中形成测试结构(testkey)，用于一些关键参数的测试。在CMOS工艺中，栅介质(gate dielectric)是器件结构中的重要结构，栅介质应该是一个理想的介质层，其中没有影响其绝缘特性的缺陷，但是，在制造过程中如离子扩散侵入、俘获电荷等因素都会影响栅介质的质量。
栅介质完整性(gate dielectric integrity，简称GDI)测试是验证栅介质质量的测试过程。在半导体器件的制造过程中，一般都要形成专门的测试结构用于栅介质完整性测试，检测栅介质中是否存在缺陷，防止栅介质缺陷造成器件的可靠性下降。在现有技术中，栅介质完整性测试往往是通过两种测试结构进行测试的，以分别监测STI(浅槽隔离)边缘的栅介质完整性和栅极边缘的栅介质完整性。从而造成晶圆面积的浪费，并且测试次数多。
为了保证器件的可靠性，在现有技术中，还需要对层间介质层(Inter LayerDielectric，简称GDI)完整性进行测试。因此，现有技术还需要制备专门的测试结构来监控层间介质层完整性，从而进一步占用晶圆的面积，增加测试次数。
因此，如何提供一种可靠性测试结构，能够克服上述缺点，已成为本领域技术人员需要解决的问题。
实用新型内容
本实用新型的目的在于，提供一种可靠性测试结构，能够节约晶圆的面积，减少测试次数。
为解决上述技术问题，本实用新型提供一种可靠性测试结构，包括：
衬底，所述衬底中包括有源区结构；
栅极结构，所述栅极结构位于所述衬底上，并横跨于所述有源区结构之上，所述栅极结构与所述有源区结构呈十字排列。
进一步的，所述衬底中包括多个所述有源区结构，所述有源区结构为条形，所述有源区结构在第一方向排列。
进一步的，所述可靠性测试结构包括多个所述栅极结构，所述栅极结构为条形，所述栅极结构在第二方向排列，所述第一方向与第二方向相垂直。
进一步的，所述可靠性测试结构还包括：
测试金属结构，位于所述栅极结构上，并至少覆盖部分所述栅极结构；
介质层，所述栅极结构和第一金属结构通过所述介质层绝缘间隔。
进一步的，所述可靠性测试结构还包括第一连接金属，所述第一连接金属与测试金属结构相连，所述第一连接金属与一测试金属垫片导电连通。
进一步的，所述第一金属结构为条形。
进一步的，所述第一金属结构垂直于所述栅极结构。
进一步的，所述第一金属结构平行于所述栅极结构。
进一步的，所述第一金属结构完全覆盖所述栅极结构。
进一步的，所述第一金属结构与所述栅极结构的宽度相等。
进一步的，所述衬底结构还包括连接有源区，所述连接有源区分别与所述栅极结构和所述有源区结构绝缘间隔，所述连接有源区与一衬底垫片导电连通。
进一步的，所述可靠性测试结构还包括第二连接金属，所述第二连接金属与所述栅极结构相连，所述第二连接金属与一栅极垫片导电连通。
进一步的，所述栅极结构为多晶硅栅极结构或金属栅极结构。
与现有技术相比，本实用新型提供的可靠性测试结构具有以下优点：
在本实用新型提供的可靠性测试结构中，该测试结构的所述栅极结构位于所述衬底上，并横跨于所述有源区结构之上，所述栅极结构与所述有源区结构呈十字排列，与现有技术相比，该测试结构同时监测将STI边缘的栅介质完整性和栅极边缘的栅介质完整性，能够节约晶圆的面积，减少测试次数。
进一步的，所述可靠性测试结构还包括测试金属结构，所述测试金属结构位于所述栅极结构上，并至少覆盖部分所述栅极结构，从而使得所述可靠性测试结构还可以检测层间介质层的完整性，进一步节约晶圆的面积，减少测试次数。
附图说明
图1为本实用新型一实施例中可靠性测试结构的俯视图；
图2为图1沿剖开线A-A’的剖面图；
图3为本实用新型另一实施例中可靠性测试结构的俯视图；
图4为图3沿剖开线B-B’的剖面图。
具体实施方式
下面将结合示意图对本实用新型的可靠性测试结构进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
本实用新型的核心思想在于，提供一种可靠性测试结构，包括：衬底，所述衬底中包括有源区结构；栅极结构，所述栅极结构位于所述衬底上，并横跨于所述有源区结构之上，所述栅极结构与所述有源区结构呈十字排列。该测试结构同时监测将STI边缘的栅介质完整性和栅极边缘的栅介质完整性，能够节约晶圆的面积，减少测试次数。
以下列举所述集成电路中可靠性测试结构的几个实施例，以清楚说明本实用新型的内容，应当明确的是，本实用新型的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本实用新型的思想范围之内。
【第一实施例】
本第一实施例中，所述第一金属结构平行于所述栅极结构。以下请参考图1-图2，其中，图1为本实用新型一实施例中可靠性测试结构的俯视图；图2为图1沿剖开线A-A’的剖面图。
如图1所示，可靠性测试结构1包括衬底100和栅极结构120。其中，所述衬底100包括有源区结构110。较佳的，在本实施例中，所述衬底100中包括多个所述有源区结构110，所述有源区结构110的数量越多，越有利于提高测试的可靠性。其中，所述有源区结构110的数量并不做具体的限制，可以为1个、2个、4个、8个、10个或等多。较佳的，所述有源区结构110为条形，条形方便制作，并且有利于多个所述有源区结构110的分布。但是，所述有源区结构110并不限于为条形，所述有源区结构110还可以为回形的结构，亦可以使得所述栅极结构120与所述有源区结构110呈十字排列，从而同时监测将STI边缘的栅介质完整性和栅极边缘的栅介质完整性，亦在本实用新型的思想范围之内。在本实施例中，多个条形的所述有源区结构110在第一方向X排列。多条所述有源区结构110之间通过隔离区隔离，所述隔离区可以为STI，此为本领域的公知常识，在此不作赘述。其中，所述栅极结构120可以为多晶硅栅极结构或金属栅极结构。
所述栅极结构120位于所述衬底100上，并横跨于所述有源区结构110之上，如图2所示，使得所述栅极结构120与所述有源区结构110呈十字排列，如图1所示，从而同时监测将STI边缘的栅介质完整性和栅极边缘的栅介质完整性。较佳的，在本实施例中，所述可靠性测试结构1包括多个所述栅极结构120，所述栅极结构120的数量越多，越有利于提高测试的可靠性。其中，所述栅极结构120的数量并不做具体的限制，可以为1个、2个、4个、8个、10个或等多。由于在本实施例中，所述可靠性测试结构1包括多个所述栅极结构120和多个所述有源区结构110，所以，较佳的，每个所述栅极结构120和所有的所述有源区结构110均呈十字排列，有利于提高所述可靠性测试结构1准确性与效率。较佳的，所述栅极结构120为条形，条形方便制作，并且有利于多个所述栅极结构120的分布。但是，所述栅极结构120并不限于为条形，所述栅极结构120还可以为回形的结构，亦可以使得所述栅极结构120与所述有源区结构110呈十字排列，从而同时监测将STI边缘的栅介质完整性和栅极边缘的栅介质完整性，亦在本实用新型的思想范围之内。在本实施例中，多个条形的所述栅极结构120在第二方向Y排列，所述第一方向X与第二方向Y相垂直，从而实现所述栅极结构120和所述有源区结构110均呈十字排列。
较佳的，在本实施例中，所述可靠性测试结构1还包括测试金属结构130与介质层140，如图1所示(为了清晰，图1中未具体示出介质层140)。所述测试金属结构130位于所述栅极结构120上，并至少覆盖部分所述栅极结构120，从而可以测试层间介质层(所述栅极结构120与所述测试金属结构130之间的介质层140)的完整性。所述栅极结构120和第一金属结构130通过所述介质层140绝缘间隔，如图2所示。
较佳的，在本实施例中，所述第一金属结构130为条形，条形方便制作，并且有利于所述第一金属结构130的分布。但是，所述第一金属结构130并不限于为条形，所述第一金属结构130还可以为方形等结构，亦可以使得所述测试金属结构130至少覆盖部分所述栅极结构120，亦在本实用新型的思想范围之内。
在本实施例中，所述第一金属结构130平行于所述栅极结构120，如图1所示，即所述第一金属结构130亦在第二方向Y排列。较佳的，所述第一金属结构130完全覆盖所述栅极结构120，可以提高测试的准确性。在本实施例中，所述第一金属结构130与所述栅极结构120的宽度相等，所述第一金属结构130正好位于所述栅极结构120之上。
较佳的，所述衬底结构1还包括连接有源区111，所述连接有源区111分别与所述栅极结构120和所述有源区结构110绝缘间隔，如图1所示，用于向衬底100施加电压。所述连接有源区111与一衬底垫片导电连通，通过所述衬底垫片施加电压，此为本领域的技术人员可以理解的，在图中未具体示出。
所述可靠性测试结构1还包括第一连接金属131，所述第一连接金属131与测试金属结构130相连，所述第一连接金属131与一测试金属垫片导电连通，用于向测试金属结构130施加电压。所述测试金属垫片为本领域的技术人员可以理解的，在图中未具体示出。
所述可靠性测试结构1还包括第二连接金属121，所述第二连接金属121与所述栅极结构120相连，所述第二连接金属121与一栅极垫片导电连通，用于向所述栅极结构120施加电压。所述栅极垫片为本领域的技术人员可以理解的，在图中未具体示出。
在本实施例中，对所述衬底垫片和栅极垫片施压时，检测的是栅介质完整性；对所述测试金属垫片和栅极垫片施压时，检测的是层间介质层的完整性。
在本实施例中，所述第一连接金属131与测试金属结构130位于同一互连层，所述第二连接金属121与所述栅极结构120位于同一互连层，但是，在本实用新型的其它实施例中，还可以所述第一连接金属131和所述第二连接金属121位移同一互连层，并位于所述测试金属结构130和所述栅极结构120的上层互连层，然后通过通孔或连接孔与所述测试金属结构130和所述栅极结构120进行导电连通，亦可以实现对所述测试金属结构130和所述栅极结构120施加电压，亦在本实用新型的思想范围之内。通过本实用新型的上述描述，此方案为本领域的普通技术人员可以理解的，在此不作赘述。
【第二实施例】
以下请参考图3-图4，图3为本实用新型另一实施例中可靠性测试结构的俯视图；图4为图3沿剖开线B-B’的剖面图。在图中，相同的参考标号表示等同于图1-图2中的标号。第二实施例在第一实施例的基础上，区别在于，所述第一金属结构230垂直于所述栅极结构120，亦可以使所述测试金属结构230覆盖部分所述栅极结构120，从而检测层间介质层的完整性。
所述可靠性测试结构2还包括第一连接金属231，所述第一连接金属231与测试金属结构230相连，所述第一连接金属231与一测试金属垫片导电连通，用于向测试金属结构230施加电压。所述测试金属垫片为本领域的技术人员可以理解的，在图中未具体示出。
在本实施例中，所述可靠性测试结构2亦可以检测栅介质完整性以及层间介质层的完整性，亦在本实用新型的思想范围之内。
综上所述，本实用新型提供一种可靠性测试结构，包括：衬底，所述衬底中包括有源区结构；栅极结构，所述栅极结构位于所述衬底上，并横跨于所述有源区结构之上，所述栅极结构与所述有源区结构呈十字排列。与现有技术相比，本实用新型提供的含有偏压温度不稳定性测试电路具有以下优点：
该测试结构同时监测将STI边缘的栅介质完整性和栅极边缘的栅介质完整性，能够节约晶圆的面积，减少测试次数。
进一步的，所述可靠性测试结构还包括测试金属结构，所述测试金属结构位于所述栅极结构上，并至少覆盖部分所述栅极结构，从而使得所述可靠性测试结构还可以检测层间介质层的完整性，进一步节约晶圆的面积，减少测试次数。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
Claims (13)
1.一种可靠性测试结构，其特征在于，包括：
衬底，所述衬底中包括有源区结构；
栅极结构，所述栅极结构位于所述衬底上，并横跨于所述有源区结构之上，所述栅极结构与所述有源区结构呈十字排列。
2.如权利要求1所述的可靠性测试结构，其特征在于，所述衬底中包括多个所述有源区结构，所述有源区结构为条形，所述有源区结构在第一方向排列。
3.如权利要求2所述的可靠性测试结构，其特征在于，所述可靠性测试结构包括多个所述栅极结构，所述栅极结构为条形，所述栅极结构在第二方向排列，所述第一方向与第二方向相垂直。
4.如权利要求1至3中任意一项所述的可靠性测试结构，其特征在于，所述可靠性测试结构还包括：
测试金属结构，位于所述栅极结构上，并至少覆盖部分所述栅极结构；
介质层，所述栅极结构和第一金属结构通过所述介质层绝缘间隔。
5.如权利要求4所述的可靠性测试结构，其特征在于，所述可靠性测试结构还包括第一连接金属，所述第一连接金属与测试金属结构相连，所述第一连接金属与一测试金属垫片导电连通。
6.如权利要求4所述的可靠性测试结构，其特征在于，所述第一金属结构为条形。
7.如权利要求6所述的可靠性测试结构，其特征在于，所述第一金属结构垂直于所述栅极结构。
8.如权利要求7所述的可靠性测试结构，其特征在于，所述第一金属结构平行于所述栅极结构。
9.如权利要求8所述的可靠性测试结构，其特征在于，所述第一金属结构完全覆盖所述栅极结构。
10.如权利要求9所述的可靠性测试结构，其特征在于，所述第一金属结构与所述栅极结构的宽度相等。
11.如权利要求1所述的可靠性测试结构，其特征在于，所述衬底结构还包括连接有源区，所述连接有源区分别与所述栅极结构和所述有源区结构绝缘间 隔，所述连接有源区与一衬底垫片导电连通。
12.如权利要求1所述的可靠性测试结构，其特征在于，所述可靠性测试结构还包括第二连接金属，所述第二连接金属与所述栅极结构相连，所述第二连接金属与一栅极垫片导电连通。
13.如权利要求1所述的可靠性测试结构，其特征在于，所述栅极结构为多晶硅栅极结构或金属栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420147278.7U CN203800037U (zh) | 2014-03-28 | 2014-03-28 | 可靠性测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420147278.7U CN203800037U (zh) | 2014-03-28 | 2014-03-28 | 可靠性测试结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203800037U true CN203800037U (zh) | 2014-08-27 |
Family
ID=51382231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420147278.7U Expired - Lifetime CN203800037U (zh) | 2014-03-28 | 2014-03-28 | 可靠性测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203800037U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107346752A (zh) * | 2016-05-05 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及其形成方法以及测试方法 |
| CN110120357A (zh) * | 2019-05-16 | 2019-08-13 | 芯盟科技有限公司 | 半导体晶圆测试结构及其形成方法 |
-
2014
- 2014-03-28 CN CN201420147278.7U patent/CN203800037U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107346752A (zh) * | 2016-05-05 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及其形成方法以及测试方法 |
| CN107346752B (zh) * | 2016-05-05 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及其形成方法以及测试方法 |
| CN110120357A (zh) * | 2019-05-16 | 2019-08-13 | 芯盟科技有限公司 | 半导体晶圆测试结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9653012B2 (en) | Array substrate, display device and mother board | |
| CN102944196B (zh) | 一种检测半导体圆形接触孔圆度的方法 | |
| CN103163442B (zh) | 一种晶圆测试方法 | |
| TW200617553A (en) | Array substrate and method of manufacturing the same | |
| CN104362156B (zh) | 一种显示基板、其测试方法及制备方法 | |
| CN104282594A (zh) | 监测介质层性能的测试结构 | |
| US9995770B2 (en) | Multidirectional semiconductor arrangement testing | |
| CN104201171A (zh) | 一种检测缺陷残留的测试结构 | |
| CN102306479A (zh) | 一种适用于psva与阵列的测试电路 | |
| US8680883B2 (en) | Time dependent dielectric breakdown (TDDB) test structure of semiconductor device and method of performing TDDB test using the same | |
| CN203800037U (zh) | 可靠性测试结构 | |
| CN104465617B (zh) | 半导体测试结构 | |
| CN103941171A (zh) | 半导体测试结构及测试方法 | |
| CN103887283B (zh) | 多晶硅残留监测结构 | |
| CN105336731B (zh) | 测试键结构与测试键群组 | |
| CN103346142A (zh) | 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法 | |
| CN106601645B (zh) | 一种测试结构及其布设方法 | |
| CN101750563B (zh) | 半导体器件中通孔或接触孔短路检测结构 | |
| CN102339816A (zh) | 晶圆测试键结构及晶圆测试方法 | |
| CN204315570U (zh) | Eeprom工艺中的多晶硅残留监测结构 | |
| CN104134619A (zh) | 通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法 | |
| CN103871924A (zh) | 监控栅极漏电的测试结构和测试方法 | |
| CN203800018U (zh) | 测试单元以及测试结构 | |
| CN204088304U (zh) | 半导体测试结构 | |
| CN103400824A (zh) | 检测件和晶圆 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |