CN103823149A - 芯片检测系统及检测方法 - Google Patents

芯片检测系统及检测方法 Download PDF

Info

Publication number
CN103823149A
CN103823149A CN201310643144.4A CN201310643144A CN103823149A CN 103823149 A CN103823149 A CN 103823149A CN 201310643144 A CN201310643144 A CN 201310643144A CN 103823149 A CN103823149 A CN 103823149A
Authority
CN
China
Prior art keywords
circuit board
pins
electrically connected
pad
pilot signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310643144.4A
Other languages
English (en)
Inventor
郭健强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201310643144.4A priority Critical patent/CN103823149A/zh
Publication of CN103823149A publication Critical patent/CN103823149A/zh
Priority to US14/559,050 priority patent/US9263410B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开一种芯片检测系统包括BGA芯片及电路板，所述BGA芯片包括至少两个功能引脚，所述至少两个功能引脚位于所述BGA芯片的边角处，所述至少两个功能引脚之间电连接，所述电路板设有至少两个焊盘和至少两个测试盘，所述至少两个功能引脚分别通过焊球电连接至所述至少两个焊盘，所述焊盘分别电连接至所述测试盘，所述至少两个测试盘用于电连接检测仪以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。本发明还公开了一种检测方法。本发明无需专用检测设备及专业技能，能够快速检测芯片对应边角是否受到应用冲击导致开路，且为非破坏性的检测。

Description

芯片检测系统及检测方法
技术领域
本发明涉及芯片检测技术领域，尤其涉及一种针对球栅阵列结构（Ball GridArray,BGA）封装器件出现应力损伤问题的芯片检测系统及检测方法。
背景技术
芯片的BGA封装器件受到应力损伤一般发生在BGA边角，BGA一般是正方形或长方形，在这些形状的四个角区域或离角比较近的区域最先受到应力损伤，出现应力开裂问题。现有技术中，芯片受应用开裂的一种检测方式为非破坏性的时域反射计（Time Domain reflectometry,TDR）技术进行分析检测，TDR技术需要具有专业的TDR分析设备，成本高，而且还需要专业的TDR分级技能人员。另一种现有技术的检测方式为破坏性分析，采用染色起拔或切片判断芯片是否存在开裂，采用此种检测方法检测需要有具有染色起拔或切片的专业技能，而且检测后的样品必须报废。
发明内容
本发明所要解决的技术问题在于，提供一种芯片检测系统及检测方法，成本低，无需专用检测设备及专业技能，可以快速检测，且为非破坏性的检测。
为了实现上述目的，本发明实施方式提供如下技术方案：
一方面，本发明提供了一种芯片检测系统，所述芯片检测系统包括BGA芯片及电路板，所述BGA芯片包括至少两个功能引脚，所述至少两个功能引脚位于所述BGA芯片的边角处，所述至少两个功能引脚之间电连接，所述电路板设有至少两个焊盘和至少两个测试盘，所述至少两个功能引脚分别通过焊球电连接至所述至少两个焊盘，所述焊盘分别电连接至所述测试盘，所述至少两个测试盘用于电连接检测仪以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
其中，所述至少两个功能引脚包括两个属性为空的空引脚，其中两个所述测试盘与所述两个空引脚电连接，通过所述检测仪测量其中两个所述测试盘之间的电阻值，以检测所述至少两个空引脚与所述电路板之间是否存在开裂。
其中，所述至少两个功能引脚为属性为空的空引脚，所述电路板还包括电源焊盘，所述电源焊盘与所述多个测试盘串连形成串连电路，通过所述检测仪测量所述串连电路的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
其中，所述至少两个功能引脚为属性为电源的电源引脚，所述BGA芯片还包括地引脚，所述电路板还包括接地焊盘和电源层，所述接地焊盘与所述地引脚电连接，所述至少两个焊盘均电连接至所述电源层，且每个所述焊盘与所述电源层之间均设置短路器，通过所述检测仪测量所述接地焊盘与基中一个所述测试盘之间的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
其中，所述至少两个功能引脚为属性为地的地引脚，所述BGA芯片还包括电源引脚，所述电路板还包括电源焊盘和接地层，所述电源焊盘与所述电源引脚电连接，所述至少两个焊盘均电连接至所述接地层，且每个所述焊盘与所述接地层之间均设置短路器，通过所述检测仪测量所述电源焊盘分别与其中一个所述测试盘之间的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
本发明还提供的一种芯片检测系统，所述芯片检测系统包括BGA芯片及电路板，所述BGA芯片包括至少两个监控信号输出引脚，所述至少两个监控信号输出引脚位于所述BGA芯片的边角处，所述至少两个监控信号输出引脚之间电连接，所述电路板设有至少两个焊盘，所述至少两个监控信号输出引脚分别通过焊球电连接至所述至少两个焊盘，所述至少两个焊盘之间相互电连接，所述BGA芯片还包括监控信号输入引脚，所述监控信号输入引脚与所述监控信号输出引脚及所述电路板上的所述焊盘共同形成监控信号输入输出闭环回路，且根据所述监控信号的通断判断所述至少两个监控信号输出引脚与所述电路板之间是否存在开裂。
其中，所述电路板包括多个过孔，通过所述过孔及电路板走线实现所述至少两个焊盘及所述监控信号输入引脚之间的电连接。
另一方面，本发明提供了一种检测方法，用于检测BGA芯片与电路板之间是否存在开裂，所述检测方法包括：在所述BGA芯片的边角处设置至少两个功能引脚，且使得所述至少两个功能引脚之间电连接；在所述电路板上设置至少两个焊盘和至少两个测试盘，所述焊盘分别电连接至所述测试盘；将所述BGA芯片安装至所述电路板，使得所述至少两个功能引脚通过焊球电连接至所述焊盘；利用检测仪与所述至少两个测试盘电连接，从而实现检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
其中，所述检测方法还包括将所述至少两个功能引脚设置为属性为空的空引脚，通过检测仪测量其中两个拨弦测试盘之间的电阻值，以检测所述至少两个空引脚与所述电路板之间是否存在开裂。
其中，所述检测方法还包括将所述至少两个功能引脚设置为属性为空的空引脚，在所述电路板上设置电源焊盘，且使得所述电源焊盘与所述多个测试盘串连形成串连回路，通过所述检测仪测量所述串连电路的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
其中，所述检测方法还包括将所述至少两个功能引脚设置为属性为电源的电源引脚，在所述BGA芯片上设置地引脚，在所述电路板上设置接地焊盘和电源层，将所述BGA芯片安装至所述电路板的过程中使得所述接地焊盘与所述地引脚电连接，使得所述至少两个焊盘电连接至所述电源层，且在焊盘与所述电源层之间均设置短路器，通过所述检测仪测量所述接地焊盘与基中一个所述测试盘之间的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
其中，所述检测方法还包括将所述至少两个功能引脚设置为属性为地的地引脚，在所述BGA芯片上设置电源引脚，在所述电路板上设置电源焊盘和接地层，将所述BGA芯片安装至所述电路板的过程中使得所述电源焊盘与所述电源引脚电连接，使得所述至少两个焊盘均电连接至所述接地层，且在焊盘与所述电源层之间均设置短路器，通过所述检测仪测量所述电源焊盘分别与其中一个所述测试盘之间的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
本发明还提供一种检测方法，用于检测BGA芯片与电路板之间是否存在开裂，其特征在于，所述检测方法包括：在所述BGA芯片的边角处设置至少两个监控信号输出引脚及监控信号输入引脚，且使得所述至少两个监控信号输出引脚之间电连接；在所述电路板上设置至少两个焊盘；将所述BGA芯片安装至所述电路板，使得所述监控信号输入引脚与所述监控信号输出引脚及所述电路板上的所述焊盘共同形成监控信号输入输出闭环回路；根据所述监控信号的通断判断所述至少两个监控信号输出引脚与所述电路板之间是否存在开裂。
其中，所述检测方法还包括在所述电路板上设置过孔，通过所述过孔及电路板走线实现所述至少两个焊盘及所述监控信号输入引脚之间的电连接。
本发明提供的芯片检测系统及芯片检测方法，通过在BGA芯片上设置功能引脚及在电路板上设置测试盘，利用试焊盘电连接检测仪以检测所述至少两个功能引脚与所述电路板之间是否存在开裂，无需专用检测设备及专业技能，能够快速检测芯片对应边角是否受到应用冲击导致开路，且为非破坏性的检测。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。
图1是本发明一种实施方式提供的芯片检测系统的示意图。
图2是本发明提供的芯片检测系统的功能引脚为空引脚时，芯片与电路板之间连接关系示意图。
图3是本发明一种实施方式提供的芯片检测系统中电路板上的测试盘与电源焊盘之间的连接关系示意图。
图4是本发明提供的芯片检测系统的功能引脚为电源引脚时，芯片与电路板之间连接关系示意图。
图5是本发明提供的芯片检测系统的功能引脚为接地引脚时，芯片与电路板之间连接关系示意图。
图6是本发明提供的芯片检测系统通过在监控信号输出引脚和监控信号输入引脚之间形成回路，以判断芯片是否开裂的示意图。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述。
请参阅图1，本发明提供了一种芯片检测系统100，用于检测BGA（Ball GridArray，球栅阵列结构）芯片是否受到应力开裂。无需专用检测设备及专业技能，能够快速检测芯片对应边角是否受到应用冲击导致开路，且为非破坏性的检测，也就是说检测的过程中BGA芯片无损伤。
一种实施方式中，所述芯片检测系统100包括BGA芯片10及电路板20，所述BGA芯片10包括至少两个功能引脚12，所述至少两个功能引脚12位于所述BGA芯片10的边角处，所述至少两个功能引脚12之间电连接，本实施方式中，通过铜片13实现功能引脚12之间的电连接。所述电路板20设有至少两个焊盘22和至少两个测试盘24，所述至少两个功能引脚12分别通过焊球30电连接至所述至少两个焊盘22，所述焊盘22分别电连接至所述测试盘24，本实施方式中，通过电路板引线25将焊盘22电连接至所述测试盘24。所述至少两个测试盘24用于电连接检测仪（未图示）以检测所述至少两个功能引脚12与所述电路板20之间是否存在开裂。所述检测仪采用万用表或其它简单便携的检测装置。所述至少两个功能引脚12与至少两个焊盘22及至少两个测试盘24之间为一一对应的关系。
具体而言，设计BGA芯片10时，先设计好所述至少两个功能引脚12的属性，所述至少两个功能引脚12专用于BGA芯片10的应力开裂检测，即使这些功能引脚12开路或短路，也不会影响BGA芯片10的正常工作。本实施方式中是针对BGA芯片10的一个边角进行检测，一个边角内的功能引脚12属于同一信号（如：电源信号引脚、地信号引脚、空引脚），当然也可以检测多个边角，不同边角的功能引脚12可以属于不同的信号，如，其中一个边角的功能引脚12属于地信号，另一个边角的功能引脚12属于电源信号，只要保证每个边角的功能引脚12属于同一信号即可。
一种实施方式中，请参阅图2，所述至少两个功能引脚12包括两个属性为空的空引脚122，其中两个所述测试盘24与所述两个空引脚122电连接，通过所述检测仪测量其中两个所述测试盘24之间的电阻值，以检测所述至少两个空引脚122与所述电路板20之间是否存在开裂。本实施方式中，采用万用表连接其中两个测试盘24以判断是否存在开路状况，如果有多个功能引用及多个测试盘24，则两个测试盘24为一组，进行多次测试，能够测出具体是哪两个功能引脚12出现了开裂的现象。
另一种实施方式中，所述至少两个功能引脚12为属性为空的空引脚122，所述电路板20还包括电源焊盘25，所述电源焊盘25与所述多个测试盘24串连形成串连电路，如图3所示，通过所述检测仪测量所述串连电路的通断状态，以检测所述至少两个功能引脚12与所述电路板20之间是否存在开裂。本实施方式，采用万用表测量串连电路，能够一次性测量BGA芯片10是否存在开裂现象，无需多次测量，但无法测出是具体的哪个功能引脚12发生的开裂。
请参阅图4，又一实施方式中，所述至少两个功能引脚12为属性为电源的电源引脚124，所述BGA芯片10还包括地引脚14，所述电路板20还包括接地焊盘26和电源层，所述接地焊盘26与所述地引脚14电连接，所述至少两个焊盘22均电连接至所述电源层，且每个所述焊盘22与所述电源层之间均设置短路器，通过所述检测仪测量所述接地焊盘26与基中一个所述测试盘24之间的通断状态，以检测所述至少两个功能引脚12与所述电路板20之间是否存在开裂。本实施方式中，将功能引脚12设计成电源引脚124，通过电源引脚124与地引脚14之间形成通路，利用万用表检测所述通路的通断状态。
请参阅图5，又一实施方式中，所述至少两个功能引脚12为属性为地的接地引脚126，所述BGA芯片10还包括电源引脚16，所述电路板20还包括电源焊盘28和接地层，所述电源焊盘28与所述电源引脚16电连接，所述至少两个焊盘22均电连接至所述接地层，且每个所述焊盘22与所述接地层之间均设置短路器，通过所述检测仪测量所述电源焊盘28分别与其中一个所述测试盘24之间的通断状态，以检测所述至少两个功能引脚12与所述电路板20之间是否存在开裂。本实施方式中，将功能引脚12设计成接地引脚126，通过电源引脚16与接地引脚124之间形成通路，利用万用表检测所述通路的通断状态。
本发明还提供的一种芯片检测系统100，通过在监控信号输出引脚和监控信号输入引脚之间形成回路，通过回路的通断判断BGA芯片10是否开裂。具体方案如下：所述芯片检测系统100包括BGA芯片10及电路板20，所述BGA芯片10包括至少两个监控信号输出引脚12，所述至少两个监控信号输出引脚12位于所述BGA芯片10的边角处，所述至少两个监控信号输出引脚12之间电连接，所述电路板20设有至少两个焊盘22，所述至少两个监控信号输出引脚12分别通过焊球30电连接至所述至少两个焊盘22，所述至少两个焊盘22之间相互电连接，所述BGA芯片10还包括监控信号输入引脚18，所述监控信号输入引脚18与所述监控信号输出引脚12及所述电路板20上的所述焊盘22共同形成监控信号输入输出闭环回路，且根据所述监控信号的通断判断所述至少两个监控信号输出引脚12与所述电路板20之间是否存在开裂。具体而言，所述电路板20包括多个过孔29，通过所述过孔29及电路板20走线实现所述至少两个焊盘22及所述监控信号输入引脚18之间的电连接。
另一方面，本发明提供了一种检测方法，用于检测BGA芯片10与电路板20之间是否存在开裂，所述检测方法包括：在所述BGA芯片10的边角处设置至少两个功能引脚12，且使得所述至少两个功能引脚12之间电连接；在所述电路板20上设置至少两个焊盘22和至少两个测试盘24，所述焊盘22分别电连接至所述测试盘24；将所述BGA芯片10安装至所述电路板20，使得所述至少两个功能引脚12通过焊球30电连接至所述焊盘22；利用检测仪与所述至少两个测试盘24电连接，从而实现检测所述至少两个功能引脚12与所述电路板20之间是否存在开裂。
一种实施方式中，所述检测方法还包括将所述至少两个功能引脚12设置为属性为空的空引脚122，通过检测仪测量其中两个拨弦测试盘24之间的电阻值，以检测所述至少两个空引脚122与所述电路板20之间是否存在开裂。
另一实施方式中，所述检测方法还包括将所述至少两个功能引脚12设置为属性为空的空引脚122，在所述电路板20上设置电源焊盘22，且使得所述电源焊盘22与所述多个测试盘24串连形成串连回路，通过所述检测仪测量所述串连电路的通断状态，以检测所述至少两个功能引脚12与所述电路板20之间是否存在开裂。
又一实施方式中，所述检测方法还包括将所述至少两个功能引脚12设置为属性为电源的电源引脚124，在所述BGA芯片10上设置地引脚14，在所述电路板20上设置接地焊盘26和电源层，将所述BGA芯片10安装至所述电路板20的过程中使得所述接地焊盘26与所述地引脚14电连接，使得所述至少两个焊盘22电连接至所述电源层，且在焊盘22与所述电源层之间均设置短路器，通过所述检测仪测量所述接地焊盘26与基中一个所述测试盘24之间的通断状态，以检测所述至少两个功能引脚12与所述电路板20之间是否存在开裂。
又一实施方式中，所述检测方法还包括将所述至少两个功能引脚12设置为属性为地的地引脚14，在所述BGA芯片10上设置电源引脚124，在所述电路板20上设置电源焊盘22和接地层，将所述BGA芯片10安装至所述电路板20的过程中使得所述电源焊盘22与所述电源引脚124电连接，使得所述至少两个焊盘22均电连接至所述接地层，且在焊盘22与所述电源层之间均设置短路器，通过所述检测仪测量所述电源焊盘22分别与其中一个所述测试盘24之间的通断状态，以检测所述至少两个功能引脚12与所述电路板20之间是否存在开裂。
本发明还提供一种检测方法，用于检测BGA芯片10与电路板20之间是否存在开裂，其特征在于，所述检测方法包括：在所述BGA芯片10的边角处设置至少两个监控信号输出引脚及监控信号输入引脚，且使得所述至少两个监控信号输出引脚之间电连接；在所述电路板20上设置至少两个焊盘22；将所述BGA芯片10安装至所述电路板20，使得所述监控信号输入引脚与所述监控信号输出引脚及所述电路板20上的所述焊盘22共同形成监控信号输入输出闭环回路；根据所述监控信号的通断判断所述至少两个功能引脚12与所述电路板20之间是否存在开裂。
具体而言，所述检测方法还包括在所述电路板20上设置过孔，通过所述过孔及电路板20走线实现所述至少两个焊盘22及所述监控信号输入引脚之间的电连接。
本发明提供的芯片检测系统100及芯片检测方法，通过在BGA芯片10上设置功能引脚12及在电路板20上设置测试盘24，利用测试盘24电连接检测仪以检测所述至少两个功能引脚12与所述电路板20之间是否存在开裂，无需专用检测设备及专业技能，能够快速检测芯片对应边角是否受到应用冲击导致开路，且为非破坏性的检测。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (14)

1.一种芯片检测系统，其特征在于，所述芯片检测系统包括BGA芯片及电路板，所述BGA芯片包括至少两个功能引脚，所述至少两个功能引脚位于所述BGA芯片的边角处，所述至少两个功能引脚之间电连接，所述电路板设有至少两个焊盘和至少两个测试盘，所述至少两个功能引脚分别通过焊球电连接至所述至少两个焊盘，所述焊盘分别电连接至所述测试盘，所述至少两个测试盘用于电连接检测仪以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
2.如权利要求1所述的芯片检测系统，其特征在于，所述至少两个功能引脚包括两个属性为空的空引脚，其中两个所述测试盘与所述两个空引脚电连接，通过所述检测仪测量其中两个所述测试盘之间的电阻值，以检测所述至少两个空引脚与所述电路板之间是否存在开裂。
3.如权利要求1所述的芯片检测系统，其特征在于，所述至少两个功能引脚为属性为空的空引脚，所述电路板还包括电源焊盘，所述电源焊盘与所述多个测试盘串连形成串连电路，通过所述检测仪测量所述串连电路的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
4.如权利要求1所述的芯片检测系统，其特征在于，所述至少两个功能引脚为属性为电源的电源引脚，所述BGA芯片还包括地引脚，所述电路板还包括接地焊盘和电源层，所述接地焊盘与所述地引脚电连接，所述至少两个焊盘均电连接至所述电源层，且每个所述焊盘与所述电源层之间均设置短路器，通过所述检测仪测量所述接地焊盘与基中一个所述测试盘之间的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
5.如权利要求1所述的芯片检测系统，其特征在于，所述至少两个功能引脚为属性为地的地引脚，所述BGA芯片还包括电源引脚，所述电路板还包括电源焊盘和接地层，所述电源焊盘与所述电源引脚电连接，所述至少两个焊盘均电连接至所述接地层，且每个所述焊盘与所述接地层之间均设置短路器，通过所述检测仪测量所述电源焊盘分别与其中一个所述测试盘之间的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
6.一种芯片检测系统，其特征在于，所述芯片检测系统包括BGA芯片及电路板，所述BGA芯片包括至少两个监控信号输出引脚，所述至少两个监控信号输出引脚位于所述BGA芯片的边角处，所述至少两个监控信号输出引脚之间电连接，所述电路板设有至少两个焊盘，所述至少两个监控信号输出引脚分别通过焊球电连接至所述至少两个焊盘，所述至少两个焊盘之间相互电连接，所述BGA芯片还包括监控信号输入引脚，所述监控信号输入引脚与所述监控信号输出引脚及所述电路板上的所述焊盘共同形成监控信号输入输出闭环回路，且根据所述监控信号的通断判断所述至少两个监控信号输出引脚与所述电路板之间是否存在开裂。
7.如权利要求6所述的芯片检测系统，其特征在于，所述电路板包括多个过孔，通过所述过孔及电路板走线实现所述至少两个焊盘及所述监控信号输入引脚之间的电连接。
8.一种检测方法，用于检测BGA芯片与电路板之间是否存在开裂，其特征在于，所述检测方法包括：
在所述BGA芯片的边角处设置至少两个功能引脚，且使得所述至少两个功能引脚之间电连接；
在所述电路板上设置至少两个焊盘和至少两个测试盘，所述焊盘分别电连接至所述测试盘；
将所述BGA芯片安装至所述电路板，使得所述至少两个功能引脚通过焊球电连接至所述焊盘；
利用检测仪与所述至少两个测试盘电连接，从而实现检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
9.如权利要求8所述的检测方法，其特征在于，还包括将所述至少两个功能引脚设置为属性为空的空引脚，通过检测仪测量其中两个拨弦测试盘之间的电阻值，以检测所述至少两个空引脚与所述电路板之间是否存在开裂。
10.如权利要求8所述的检测方法，其特征在于，还包括将所述至少两个功能引脚设置为属性为空的空引脚，在所述电路板上设置电源焊盘，且使得所述电源焊盘与所述多个测试盘串连形成串连回路，通过所述检测仪测量所述串连电路的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
11.如权利要求8所述的检测方法，其特征在于，还包括将所述至少两个功能引脚设置为属性为电源的电源引脚，在所述BGA芯片上设置地引脚，在所述电路板上设置接地焊盘和电源层，将所述BGA芯片安装至所述电路板的过程中使得所述接地焊盘与所述地引脚电连接，使得所述至少两个焊盘电连接至所述电源层，且在焊盘与所述电源层之间均设置短路器，通过所述检测仪测量所述接地焊盘与基中一个所述测试盘之间的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
12.如权利要求8所述的检测方法，其特征在于，还包括将所述至少两个功能引脚设置为属性为地的地引脚，在所述BGA芯片上设置电源引脚，在所述电路板上设置电源焊盘和接地层，将所述BGA芯片安装至所述电路板的过程中使得所述电源焊盘与所述电源引脚电连接，使得所述至少两个焊盘均电连接至所述接地层，且在焊盘与所述电源层之间均设置短路器，通过所述检测仪测量所述电源焊盘分别与其中一个所述测试盘之间的通断状态，以检测所述至少两个功能引脚与所述电路板之间是否存在开裂。
13.一种检测方法，用于检测BGA芯片与电路板之间是否存在开裂，其特征在于，所述检测方法包括：
在所述BGA芯片的边角处设置至少两个监控信号输出引脚及监控信号输入引脚，且使得所述至少两个监控信号输出引脚之间电连接；
在所述电路板上设置至少两个焊盘；
将所述BGA芯片安装至所述电路板，使得所述监控信号输入引脚与所述监控信号输出引脚及所述电路板上的所述焊盘共同形成监控信号输入输出闭环回路；
根据所述监控信号的通断判断所述至少两个监控信号输出引脚与所述电路板之间是否存在开裂。
14.如权利要求13所述的检测方法，其特征在于，还包括在所述电路板上设置过孔，通过所述过孔及电路板走线实现所述至少两个焊盘及所述监控信号输入引脚之间的电连接。
CN201310643144.4A 2013-12-03 2013-12-03 芯片检测系统及检测方法 Pending CN103823149A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310643144.4A CN103823149A (zh) 2013-12-03 2013-12-03 芯片检测系统及检测方法
US14/559,050 US9263410B2 (en) 2013-12-03 2014-12-03 Chip detecting system and detecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310643144.4A CN103823149A (zh) 2013-12-03 2013-12-03 芯片检测系统及检测方法

Publications (1)

Publication Number Publication Date
CN103823149A true CN103823149A (zh) 2014-05-28

Family

ID=50758305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310643144.4A Pending CN103823149A (zh) 2013-12-03 2013-12-03 芯片检测系统及检测方法

Country Status (2)

Country Link
US (1) US9263410B2 (zh)
CN (1) CN103823149A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104198911A (zh) * 2014-06-24 2014-12-10 航天科工深圳（集团）有限公司 一种dtu的芯片引脚测试方法及电路
CN105301516A (zh) * 2015-09-24 2016-02-03 浪潮电子信息产业股份有限公司 一种便于bga芯片电源测试治具和方法
CN106841893A (zh) * 2016-12-22 2017-06-13 海太半导体（无锡）有限公司 Dram短路分析方法
CN108490334A (zh) * 2018-03-09 2018-09-04 北京凌宇智控科技有限公司 芯片引脚焊接检测方法及检测装置
CN109192677A (zh) * 2018-09-11 2019-01-11 长江存储科技有限责任公司 封装体检测装置
CN112130052A (zh) * 2019-06-25 2020-12-25 华为技术有限公司 一种终端及其检测不良的方法
CN112992709A (zh) * 2021-02-07 2021-06-18 长鑫存储技术有限公司 故障隔离分析方法
WO2022156132A1 (zh) * 2021-01-22 2022-07-28 长鑫存储技术有限公司 芯片测试板及芯片测试方法
WO2023173418A1 (zh) * 2022-03-18 2023-09-21 华为技术有限公司 芯片系统和电子设备
CN117172202A (zh) * 2023-09-05 2023-12-05 苏州异格技术有限公司 一种芯粒自检及芯粒间通信恢复方法、装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9910085B2 (en) * 2016-01-04 2018-03-06 International Business Machines Corporation Laminate bond strength detection
US20180005972A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Interface structures for packaged circuitry and method of providing same
US10490493B2 (en) * 2016-12-30 2019-11-26 Innolux Corporation Package structure and manufacturing method thereof
KR102385105B1 (ko) * 2018-02-27 2022-04-08 삼성전자주식회사 크랙 검출용 칩 및 이를 이용한 크랙 검출 방법
CN108557457B (zh) * 2018-05-18 2024-01-02 湖北理工学院 一种废弃微处理器芯片质量检测与自动分拣装置
EP3611522B1 (en) 2018-08-14 2021-05-05 NXP USA, Inc. Embedded test circuitry and method therefor
US11336286B2 (en) * 2018-12-27 2022-05-17 Intel Corporation Scalable micro bumps indexing and redundancy scheme for homogeneous configurable integrated circuit dies
TWI694378B (zh) * 2019-02-13 2020-05-21 慧榮科技股份有限公司 記憶體介面的阻抗組態方法及電腦程式產品
US11513150B1 (en) 2021-08-17 2022-11-29 Dell Products L.P. In-situ solder joint crack detection
CN117174694A (zh) * 2022-05-25 2023-12-05 长鑫存储技术有限公司 封装基板、电源噪声测试装置及电源噪声测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337129A (ja) * 2000-05-30 2001-12-07 Nec Corp 半導体装置
CN101226224A (zh) * 2008-01-16 2008-07-23 深圳国人通信有限公司 一种电路板的测试系统及方法
CN201477114U (zh) * 2009-03-25 2010-05-19 亮发科技股份有限公司 电性测试模块
CN102414806A (zh) * 2009-04-30 2012-04-11 惠普开发有限公司 管芯连接监控系统及方法
US20120112540A1 (en) * 2010-11-04 2012-05-10 Elpida Memory, Inc. Semiconductor chip and semiconductor device including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
US20060131744A1 (en) 2004-12-20 2006-06-22 O'connor Shawn M Method and apparatus for providing a BGA connection having improved drop test performance
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
JP5092054B2 (ja) * 2009-09-25 2012-12-05 株式会社東芝 実装基板及び故障予測方法
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337129A (ja) * 2000-05-30 2001-12-07 Nec Corp 半導体装置
CN101226224A (zh) * 2008-01-16 2008-07-23 深圳国人通信有限公司 一种电路板的测试系统及方法
CN201477114U (zh) * 2009-03-25 2010-05-19 亮发科技股份有限公司 电性测试模块
CN102414806A (zh) * 2009-04-30 2012-04-11 惠普开发有限公司 管芯连接监控系统及方法
US20120112540A1 (en) * 2010-11-04 2012-05-10 Elpida Memory, Inc. Semiconductor chip and semiconductor device including the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104198911A (zh) * 2014-06-24 2014-12-10 航天科工深圳（集团）有限公司 一种dtu的芯片引脚测试方法及电路
CN104198911B (zh) * 2014-06-24 2017-04-05 深圳航天科创实业有限公司 一种dtu的芯片引脚测试方法及电路
CN105301516A (zh) * 2015-09-24 2016-02-03 浪潮电子信息产业股份有限公司 一种便于bga芯片电源测试治具和方法
CN106841893A (zh) * 2016-12-22 2017-06-13 海太半导体（无锡）有限公司 Dram短路分析方法
CN108490334A (zh) * 2018-03-09 2018-09-04 北京凌宇智控科技有限公司 芯片引脚焊接检测方法及检测装置
CN109192677A (zh) * 2018-09-11 2019-01-11 长江存储科技有限责任公司 封装体检测装置
CN112130052A (zh) * 2019-06-25 2020-12-25 华为技术有限公司 一种终端及其检测不良的方法
CN112130052B (zh) * 2019-06-25 2022-07-12 华为技术有限公司 一种终端及其检测不良的方法
WO2022156132A1 (zh) * 2021-01-22 2022-07-28 长鑫存储技术有限公司 芯片测试板及芯片测试方法
US11846670B2 (en) 2021-01-22 2023-12-19 Changxin Memory Technologies, Inc. Chip testing board and chip testing method
CN112992709A (zh) * 2021-02-07 2021-06-18 长鑫存储技术有限公司 故障隔离分析方法
WO2023173418A1 (zh) * 2022-03-18 2023-09-21 华为技术有限公司 芯片系统和电子设备
CN117172202A (zh) * 2023-09-05 2023-12-05 苏州异格技术有限公司 一种芯粒自检及芯粒间通信恢复方法、装置
CN117172202B (zh) * 2023-09-05 2024-05-07 苏州异格技术有限公司 一种芯粒自检及芯粒间通信恢复方法、装置

Also Published As

Publication number Publication date
US9263410B2 (en) 2016-02-16
US20150155213A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
CN103823149A (zh) 芯片检测系统及检测方法
US8482310B2 (en) Test method for passive device embedded printed circuit board
CN203423847U (zh) 能进行对准度检测的多层电路板
CN202166702U (zh) 自动测试系统
CN108037444A (zh) Gnss pcba自动化测试系统及其应用方法
CN103267940B (zh) 多模块平行测试系统
CN106646195A (zh) 基于电学法的键合丝瞬时触碰的检测方法、装置和平台
CN204289400U (zh) 一种测试晶元邦定通断的装置
CN208424379U (zh) 电子设备的天线的测试装置
CN106019127B (zh) 基于磁性开关的半成品触摸屏测试机
CN102175899B (zh) 一种卫星接口自动测试安全控制方法
CN105738734A (zh) 一种用于静电放电测试的耦合板组件及静电放电测试装置
CN205561751U (zh) 一种基于电容测试的多层pcb板介质层厚度检测装置
CN205946395U (zh) 印刷电路板
CN204102578U (zh) 嵌入式单板的ddr颗粒信号测试治具
CN105785228A (zh) 多功能通信电缆故障测试仪
CN208156154U (zh) 一种pcb板检测装置
CN206058866U (zh) 检测电路和驱动电路
CN102288858A (zh) 一种用于印制电路板的检测装置
CN104764909A (zh) 可用于极低温测量的便捷芯片测试座
CN203422442U (zh) 一种线缆检测仪
US20120242362A1 (en) Test apparatus
CN201319063Y (zh) 继电保护测试仪检测分析装置
CN206990698U (zh) 一种有源微波器件检测装置
CN207764365U (zh) 电感器断路位置检测装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140528

WD01 Invention patent application deemed withdrawn after publication