CN109192677A - 封装体检测装置 - Google Patents
封装体检测装置 Download PDFInfo
- Publication number
- CN109192677A CN109192677A CN201811056389.6A CN201811056389A CN109192677A CN 109192677 A CN109192677 A CN 109192677A CN 201811056389 A CN201811056389 A CN 201811056389A CN 109192677 A CN109192677 A CN 109192677A
- Authority
- CN
- China
- Prior art keywords
- packaging body
- soldered ball
- gold thread
- electrically connected
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 102
- 238000001514 detection method Methods 0.000 title claims abstract description 42
- 241000218202 Coptis Species 0.000 claims abstract description 65
- 235000002991 Coptis groenlandica Nutrition 0.000 claims abstract description 65
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 239000000523 sample Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 17
- 238000005538 encapsulation Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 238000004458 analytical method Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 15
- 230000015654 memory Effects 0.000 description 11
- 238000003860 storage Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及分析技术领域，尤其涉及一种封装体检测装置。所述封装体检测装置包括：承载部，具有用于与封装体焊球接触的承载面、与所述承载面相对的引出面、以及贯穿所述承载部的通孔；引出部，适于自所述引出面穿过所述通孔与所述承载面上的所述焊球电连接，以将所述焊球的触点引出至所述封装体外部；检测部，同时电连接所述引出部与所述封装体中的金线，用于对所述焊球与所述金线在所述封装体内部的电连接性能进行检测。本发明能够达到在同时与金线和焊球稳固连接的情况下，实现对金线与焊球电连接性能的准确检测，确保了对封装体分析、检测结果的准确性。
Description
技术领域
本发明涉及分析技术领域，尤其涉及一种封装体检测装置。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
封装是3D NAND存储器制造过程中的一个重要步骤。BGA(Ball Grid Array，球栅阵列)封装，是一种新型的表面贴装大规模集成电路的封装形式。与传统的QFP(Quad FlatPackage，四侧引脚扁平封装)工艺相比，BGA封装技术提高了输入/输出端子数量，减少了寄生电感和电容，改善了3D NAND存储器的电性能。但是，目前还没有有效的方法对BGA封装体的封装质量进行检测。
因此，如何准确实现对封装体封装质量的检测，确保对封装体分析、检测结果的准确性，是目前亟待解决的技术问题。
发明内容
本发明提供一种封装体检测装置，用于解决现有技术不能对封装体封装质量进行准确检测的问题，以确保对封装体分析、检测结果的准确性。
为了解决上述问题，本发明提供了一种封装体检测装置，包括：
承载部，具有用于与封装体焊球接触的承载面、与所述承载面相对的引出面、以及贯穿所述承载部的通孔；
引出部，适于自所述引出面穿过所述通孔与所述承载面上的所述焊球电连接，以将所述焊球的触点引出至所述封装体外部；
检测部，同时电连接所述引出部与所述封装体中的金线，用于对所述焊球与所述金线在所述封装体内部的电连接性能进行检测。
优选的，所述封装体为BGA封装体；所述BGA封装体包括封装基板；
所述金线与所述焊球位于所述封装基板的相对两侧，且通过所述封装基板内的多层连接线电连接。
优选的，所述承载部包括透明绝缘承载板；
所述通孔贯穿所述透明绝缘承载板，所述焊球位于所述通孔在所述承载面上的开口处。
优选的，所述引出部包括：
导电针，包括适于穿过所述通孔以与所述焊球电连接的针尖部；
引出线，一端与所述导电针的端部电连接、另一端与所述检测部电连接。
优选的，所述引出部还包括接触垫；
所述接触垫电连接在所述引出线与所述检测部之间。
优选的，所述承载部还包括支架，用于支撑所述透明绝缘承载板。
优选的，所述引出部还包括弹性支撑结构；所述弹性支撑结构用于设置在由所述支架与所述透明绝缘承载板围绕而成的腔体内以支撑所述导电针。
优选的，所述弹性支撑结构包括金属弹簧；所述金属弹簧的一端用于支撑所述导电针、另一端用于电连接所述引出线。
优选的，所述检测部包括：
第一连接部，用于与所述金线电连接；
第二连接部，用于与所述接触垫电连接；
万用表，电连接在所述第一连接部与所述第二连接部之间，用于检测所述金线与所述焊球在所述封装体内的电连接性能。
优选的，所述第一连接部包括与所述金线电连接的第一探针以及电连接在所述第一探针与所述万用表之间的第一电极；
所述第二连接部包括与所述接触垫电连接的第二探针以及电连接在所述第二探针与所述万用表之间的第二电极。
本发明提供的封装体检测装置，通过将封装体的焊球引出至封装体外，能够达到在同时与金线和焊球稳固连接的情况下，实现对金线与焊球在封装体内的电连接性能的准确检测，确保对封装体分析、检测结果的准确性。
附图说明
附图1是本发明具体实施方式中封装体检测装置的结构示意图；
附图2是本发明具体实施方式中封装体检测方法的流程图；
附图3A-3E是本发明具体实施方式中对封装体检测过程中的主要工艺结构示意图。
具体实施方式
下面结合附图对本发明提供的封装体检测装置及封装体检测方法的具体实施方式做详细说明。
在封装体中，金线一端连接芯片、另一端通过封装基板中的金属走线与焊球连接，以将外部电信号传输至所述芯片。在对封装体进行失效分析或者反向分析时，需要对直径约300μm的焊球和直径约20μm的金线之间的连接性能进行检测，例如在失效分析时，已知焊球和金线在设计上是连接的，需要确认实际产品中焊球与金线之间的连接线路是否存在问题；又例如在反向分析时，需要确认焊球与金线是否连接。但是，在已完成封装工艺的封装体中，焊球与金线是位于封装基板的相对两侧，没有测量装置可以在实现同时与焊球及金线稳固连接的情况下，对焊球与金线之间的电连接性能进行检测。目前，只能通过X射线间接的、粗略的判断焊球与金线之间的电连接线路是否存在严重的连接不良问题，无法精确的判断焊球与金线是否连接以及连接线路有无问题。另外，由于在封装基板内(特别是BGA封装体的封装基板内)具有多层金属走线，通过X射线进行观察时，在所述封装基板内会出现图案重叠区域，从而无法准确的找出焊球与金线之间的连接线路，进而也就无法判断焊球与金线之间的连接线路是否存在问题。
为了解决上述问题，本具体实施方式提供了一种封装体检测装置，附图1是本发明具体实施方式中封装体检测装置的结构示意图。如图1所示，本具体实施方式提供的封装体检测装置包括：
承载部10，具有用于与封装体焊球28接触的承载面111、与所述承载面111相对的引出面112、以及贯穿所述承载部10的通孔101；
引出部，适于自所述引出面112穿过所述通孔101与所述承载面111上的所述焊球28电连接，以将所述焊球28的触点引出至所述封装体外部；
检测部，同时电连接所述引出部与所述封装体中的金线22，用于对所述焊球28与所述金线22在所述封装体内部的电连接性能进行检测。
优选的，所述封装体为BGA封装体；所述BGA封装体包括封装基板20；所述金线22与所述焊球28位于所述封装基板20的相对两侧，且通过所述封装基板20内的多层连接线201电连接。
本具体实施方式中，通过设置所述承载部10来支撑所述封装体，并在所述承载部10上设置与所述封装体中焊球28位置对应的通孔101，利用能够穿过所述通孔101的引出部将所述封装体中所述焊球28的触点引出至所述封装体外部。这样，在对所述封装体中位于封装基板20相对两侧的金线22与焊球28的电连接性能进行检测时，所述焊球28的触点与所述金线22不再位于所述封装基板20的相对两侧，所述检测部能够在同时与所述金线22以及所述焊球28的触点稳固连接的情况下，对所述焊球28与所述金线22在所述封装体内的电连接性能进行准确分析、检测。
在本具体实施方式的所述承载部10上可以仅设置一个通孔101，在对所述封装体中的多个焊球和与其对应的金线之间的电连接性能分别进行测试时，可以通过移动所述封装体，使得待测试的焊球位于所述通孔101上方即可。
优选的，所述承载部10包括透明绝缘承载板11；所述通孔101贯穿所述透明绝缘承载板101，所述焊球28位于所述通孔101在所述承载面111上的开口处。具体来说，所述透明绝缘承载板11包括相对设置的承载面111和引出面112。通过设置所述透明绝缘承载板11，便于透过所述透明绝缘承载板11观察所述封装体中所述焊球28的位置，从而简化所述焊球28与所述通孔101的对准操作。
为了简化所述封装体检测装置的整体结构，优选的，所述引出部包括：导电针12，包括适于穿过所述通孔101以与所述焊球28电连接的针尖部；引出线14，一端与所述导电针12的端部电连接、另一端与所述检测部电连接。
具体来说，在利用所述检测部对所述封装体内所述金线22与所述焊球28的电连接性能进行检测时，所述焊球位于所述通孔101在所述承载面111上的开口处，所述通孔101引导所述导电针12准确及稳定的与所述焊球28电连接。其中，所述导电针12优选为金属导电针，所述引出线14可以为金属导线。
优选的，所述引出部还包括接触垫15；所述接触垫15电连接在所述引出线14与所述检测部之间。通过设置所述接触垫15，可以增大所述焊球28在所述封装体外部的触点的面积，便于与所述检测部稳定连接，从而进一步提高了对所述封装体内所述金线22与所述焊球28电连接性能检测的准确度。
优选的，所述承载部10还包括支架16，用于支撑所述透明绝缘承载板11。
优选的，所述引出部还包括弹性支撑结构13；所述弹性支撑结构13用于设置在由所述支架16与所述透明绝缘承载板11围绕而成的腔体内以支撑所述导电针12。更优选的，所述弹性支撑结构包括金属弹簧；所述金属弹簧的一端用于支撑所述导电针12、另一端用于电连接所述引出线14。
通过压缩所述弹性支撑结构，使得所述导电针12与所述焊球28的接触更为紧密，可以进一步提高所述导电针12与所述焊球28连接的稳定性，避免因所述导电针12与所述焊球28接触不良导致的检测结果可靠性降低。同时，在所述焊球28的触点引出至所述封装体外时，与所述引出线14电连接的可以是所述导电针12的所述端部，也可以是具有导电性能的所述弹性支撑结构。
优选的，所述检测部包括：
第一连接部，用于与所述金线22电连接；
第二连接部，用于与所述接触垫15电连接；
万用表25，电连接在所述第一连接部与所述第二连接部之间，用于检测所述金线22与所述焊球28在所述封装体内的电连接性能。
优选的，所述第一连接部包括与所述金线22电连接的第一探针261以及电连接在所述第一探针261与所述万用表25之间的第一电极263；所述第二连接部包括与所述接触垫15电连接的第二探针271以及电连接所述第二探针271与所述万用表25之间的第二电极273。其中，所述第一探针261与所述第一电极263可以通过第一导电胶带262连接，所述第二探针271与所述第二电极273可以通过第二导电胶带272连接。所述第一导电胶带262与所述第二导电胶带272可以均为铜胶带。所述第一探针261与所述第二探针271可以均为12μm探针，从而实现对小触点的精密接触。
所述封装体包括位于所述封装基板20表面的芯片21以及用于包覆所述芯片21与所述金线22的塑封层23，所述金线22通过位于所述芯片21边缘的焊焊盘24与所述芯片21电连接。为了实现所述第一探针261与所述金线22的电连接，还需要对所述塑封层23进行减薄处理，以暴露所述金线22，形成金线接触点。
不仅如此，本具体实施方式还提供了一种封装体检测方法，附图2是本发明具体实施方式中封装体检测方法的流程图，附图3A-3E是本发明具体实施方式中对封装体检测过程中的主要工艺结构示意图。本具体实施方式提供的封装体检测方法，包括如下步骤：
步骤S21，提供一封装体，所述封装体包括位于封装基板20相对两侧的焊球28和金线22，如图3A所示。所述金线22与所述焊球28通过所述封装基板20内的多层连接线201电连接。
步骤S22，引出所述焊球28的触点至所述封装体外部，形成外部焊球触点。优选的，所述封装体为BGA封装体。更引出所述焊球28的触点至所述封装体外部的具体步骤包括：
自所述封装基板20形成有所述焊球28的一侧引出所述焊球28的触点至所述封装体外部。
具体来说，自所述封装基板20形成有所述焊球28的一侧引出所述焊球28的触点至所述封装体外部的具体步骤包括：
将所述封装体放置于一承载部上，所述承载部具有用于与所述焊球28接触的承载面111、与所述承载面111相对的引出面112、以及贯穿所述承载部的通孔101；
采用一引出部自所述引出面112穿过所述通孔101与所述承载面111上的所述焊球28电连接，将所述焊球28的触点引出至所述封装体外部。
优选的，所述承载部包括一透明绝缘承载板11，所述通孔101贯穿所述透明绝缘承载板11。更优选的，所述引出部包括导电针、引出线和接触垫；将所述焊球28的触点引出至所述封装体外部的具体步骤包括：
所述导电针12的针尖部穿过所述通孔101，与所述焊球28电连接；
所述引出线14的一端与所述导电针12的端部电连接、另一端与所述接触垫15电连接，将所述焊球28的触点引出至所述封装体外部。
可以采用本具体实施方式中提供的所述封装体检测装置将所述焊球28的触点引出至所述封装体外。具体来说，先将所述封装体置于所述封装体检测装置的所述承载面111上，且使得所述封装体上所述焊球28的位置正对所述通孔101在所述承载面111上的开口处，并通过绝缘胶带或者其他方式将所述封装体固定于所述承载部10的所述承载面111上，如图3C所示。然后，将所述导电针12自所述引出面112进入所述通孔101，使得所述导电针12的针尖部与位于所述通孔101处的所述焊球28稳定电连接，以将所述焊球28的触点引出至位于所述封装体外部的所述接触垫15，如图3D所示。
优选的，本具体实施方式提供的封装体检测方法还包括如下步骤：
在所述承载部上移动所述封装体，对齐所述焊球28与所述通孔101。
本具体实施方式提供的所述承载部中可以仅设置有一个所述通孔101。在将所述封装体中不同的焊球的触点引出至所述封装体外部时，可以通过移动所述封装体，使得待引出触点的焊球位于所述通孔101在所述承载面111上的开口处即可。
步骤S23，电连接所述外部焊球触点与所述金线22，检测所述封装体内所述金线22与所述焊球28的电连接性能。
优选的，所述封装体包括位于所述封装基板20表面的芯片21以及用于包覆所述芯片21与所述金线22的塑封层23；电连接所述外部焊球触点与所述金线22之前还包括如下步骤：
研磨所述塑封层23，暴露所述金线22，如图3B所示。
在暴露所述金线22之后，对所述封装体进行清洗，以除去研磨产生的污染物，并烘烤去除残留的清洗液。对所述塑封层23进行研磨的步骤可以是位于所述封装体固定于所述封装体检测装置之前，也可以是位于所述封装体固定于所述封装体检测装置之后。
优选的，电连接所述外部焊球触点与所述金线22，检测所述封装体内所述金线22与所述焊球28的电连接性能的具体步骤包括：
提供一万用表25；
电连接所述万用表25的一端与暴露的所述金线22、并同时电连接所述万用表25的另一端与所述接触垫15，检测位于所述封装体内的所述金线22与所述焊球28之间的电阻，如图3E所示。
更优选的，所述封装体检测方法还包括如下步骤：
提供第一探针261与第二探针271；
电连接所述第一探针261的一端与暴露的所述金线22、并电连接所述万用表25与所述第一探针261的另一端；
电连接所述第二探针271的一端与所述接触垫15、并电连接所述万用表25与所述第二探针271的另一端。
具体来说，在失效分析过程中，由于已知所述BGA封装体中所述金线22与所述焊球28在设计上是连接的，通过所述万用表25的检测结果，可以判断所述BGA封装体内所述金线22与所述焊球28之间的连接线路是否存在高阻或者断路现象。在反向分析过程中，由于所述金线22通过位于所述芯片21边缘的焊盘24与所述芯片电连接，根据所述BGA封装体中的所述焊球28的信息(在设计过程中已知)，通过所述万用表25的检测结果，结合开盖后直接观察到的所述金线22与所述焊盘24之间的连接关系，可以获得焊球-金线-焊盘之间的对应关系，从而实现对所述焊盘24的识别。
本具体实施方式提供的封装体检测装置，通过将封装体的焊球引出至封装体外，能够达到在同时与金线和焊球稳固连接的情况下，实现对金线与焊球电连接性能的准确检测，确保了对封装体分析、检测结果的准确性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种封装体检测装置，其特征在于，包括：
承载部，具有用于与封装体焊球接触的承载面、与所述承载面相对的引出面、以及贯穿所述承载部的通孔；
引出部，适于自所述引出面穿过所述通孔与所述承载面上的所述焊球电连接，以将所述焊球的触点引出至所述封装体外部；
检测部，同时电连接所述引出部与所述封装体中的金线，用于对所述焊球与所述金线在所述封装体内部的电连接性能进行检测。
2.根据权利要求1所述的封装体检测装置，其特征在于，所述封装体为BGA封装体；所述BGA封装体包括封装基板；
所述金线与所述焊球位于所述封装基板的相对两侧，且通过所述封装基板内的多层连接线电连接。
3.根据权利要求1所述的封装体检测装置，其特征在于，所述承载部包括透明绝缘承载板；
所述通孔贯穿所述透明绝缘承载板，所述焊球位于所述通孔在所述承载面上的开口处。
4.根据权利要求3所述的封装体检测装置，其特征在于，所述引出部包括：
导电针，包括适于穿过所述通孔以与所述焊球电连接的针尖部；
引出线，一端与所述导电针的端部电连接、另一端与所述检测部电连接。
5.根据权利要求4所述的封装体检测装置，其特征在于，所述引出部还包括接触垫；
所述接触垫电连接在所述引出线与所述检测部之间。
6.根据权利要求5所述的封装体检测装置，其特征在于，所述承载部还包括支架，用于支撑所述透明绝缘承载板。
7.据权利要求6所述的封装体检测装置，其特征在于，所述引出部还包括弹性支撑结构；所述弹性支撑结构用于设置在由所述支架与所述透明绝缘承载板围绕而成的腔体内以支撑所述导电针。
8.根据权利要求7所述的封装体检测装置，其特征在于，所述弹性支撑结构包括金属弹簧；所述金属弹簧的一端用于支撑所述导电针、另一端用于电连接所述引出线。
9.根据权利要求5所述的封装体检测装置，其特征在于，所述检测部包括：
第一连接部，用于与所述金线电连接；
第二连接部，用于与所述接触垫电连接；
万用表，电连接在所述第一连接部与所述第二连接部之间，用于检测所述金线与所述焊球在所述封装体内的电连接性能。
10.根据权利要求9所述的封装体检测装置，其特征在于，所述第一连接部包括与所述金线电连接的第一探针以及电连接在所述第一探针与所述万用表之间的第一电极；
所述第二连接部包括与所述接触垫电连接的第二探针以及电连接在所述第二探针与所述万用表之间的第二电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811056389.6A CN109192677B (zh) | 2018-09-11 | 2018-09-11 | 封装体检测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811056389.6A CN109192677B (zh) | 2018-09-11 | 2018-09-11 | 封装体检测装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109192677A true CN109192677A (zh) | 2019-01-11 |
| CN109192677B CN109192677B (zh) | 2024-06-14 |
Family
ID=64910238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811056389.6A Active CN109192677B (zh) | 2018-09-11 | 2018-09-11 | 封装体检测装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109192677B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024041121A1 (zh) * | 2022-08-25 | 2024-02-29 | 加特兰微电子科技(上海)有限公司 | 焊球检测装置、印刷电路板、射频芯片及电子设备 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010036330A (ko) * | 1999-10-07 | 2001-05-07 | 김영환 | 마이크로 비지에이 패키지 및 제조방법 |
| WO2001050517A1 (en) * | 2000-01-04 | 2001-07-12 | Multek Hong Kong Limited | Semiconductor package and enhanced fbg manufacturing |
| JP2003338589A (ja) * | 2002-05-22 | 2003-11-28 | Toshiba Corp | Ｂｇａパッケージ及びその製造方法 |
| CN1477690A (zh) * | 2002-08-21 | 2004-02-25 | 南茂科技股份有限公司 | 复数个半导体封装结构的测试方法 |
| CN1797758A (zh) * | 2004-12-30 | 2006-07-05 | 三星电机株式会社 | 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法 |
| CN101354413A (zh) * | 2007-07-25 | 2009-01-28 | 富葵精密组件(深圳)有限公司 | 芯片测试装置 |
| CN103698561A (zh) * | 2013-11-04 | 2014-04-02 | 威盛电子股份有限公司 | 探针卡 |
| CN103823149A (zh) * | 2013-12-03 | 2014-05-28 | 华为技术有限公司 | 芯片检测系统及检测方法 |
| CN106920795A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 存储器结构及其制备方法、存储器的测试方法 |
| CN107293502A (zh) * | 2016-04-12 | 2017-10-24 | 中国运载火箭技术研究院 | 一种球栅阵列封装元器件焊球共面性检测系统 |
| CN208674067U (zh) * | 2018-09-11 | 2019-03-29 | 长江存储科技有限责任公司 | 封装体检测装置 |
-
2018
- 2018-09-11 CN CN201811056389.6A patent/CN109192677B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010036330A (ko) * | 1999-10-07 | 2001-05-07 | 김영환 | 마이크로 비지에이 패키지 및 제조방법 |
| WO2001050517A1 (en) * | 2000-01-04 | 2001-07-12 | Multek Hong Kong Limited | Semiconductor package and enhanced fbg manufacturing |
| JP2003338589A (ja) * | 2002-05-22 | 2003-11-28 | Toshiba Corp | Ｂｇａパッケージ及びその製造方法 |
| CN1477690A (zh) * | 2002-08-21 | 2004-02-25 | 南茂科技股份有限公司 | 复数个半导体封装结构的测试方法 |
| CN1797758A (zh) * | 2004-12-30 | 2006-07-05 | 三星电机株式会社 | 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法 |
| CN101354413A (zh) * | 2007-07-25 | 2009-01-28 | 富葵精密组件(深圳)有限公司 | 芯片测试装置 |
| CN103698561A (zh) * | 2013-11-04 | 2014-04-02 | 威盛电子股份有限公司 | 探针卡 |
| CN103823149A (zh) * | 2013-12-03 | 2014-05-28 | 华为技术有限公司 | 芯片检测系统及检测方法 |
| CN107293502A (zh) * | 2016-04-12 | 2017-10-24 | 中国运载火箭技术研究院 | 一种球栅阵列封装元器件焊球共面性检测系统 |
| CN106920795A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 存储器结构及其制备方法、存储器的测试方法 |
| CN208674067U (zh) * | 2018-09-11 | 2019-03-29 | 长江存储科技有限责任公司 | 封装体检测装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024041121A1 (zh) * | 2022-08-25 | 2024-02-29 | 加特兰微电子科技(上海)有限公司 | 焊球检测装置、印刷电路板、射频芯片及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109192677B (zh) | 2024-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI443349B (zh) | 具有偵知晶片斷裂結構之半導體裝置 | |
| US7928555B2 (en) | Stack semiconductor package including an interposer chip having an imposed diode or capacitor | |
| CN1285111C (zh) | 集成电路芯片和晶片及其制造和测试方法 | |
| US20080054434A1 (en) | Semiconductor stack package for optimal packaging of components having interconnections | |
| US20030040139A1 (en) | Spring contact for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate, apparatus including same and method of use | |
| JPH0922929A (ja) | Ｂｇａパッケージ半導体素子及びその検査方法 | |
| CN108666228A (zh) | 半导体设备及其检测设备和制造方法 | |
| CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
| US20080246491A1 (en) | Scalable method for identifying cracks and fractures under wired or ball bonded bond pads | |
| CN109192675A (zh) | 封装体检测方法 | |
| CN208674067U (zh) | 封装体检测装置 | |
| CN109786265B (zh) | 一种封装器件、制备方法及信号测量的方法 | |
| CN109192677A (zh) | 封装体检测装置 | |
| CN109031102A (zh) | 一种芯片测试装置 | |
| US20050253616A1 (en) | Method and apparatus for testing and diagnosing electrical paths through area array integrated circuits | |
| CN111090033A (zh) | 一种半导体装置及其探针测试方法 | |
| CN110031744B (zh) | 用于测试半导体裸片的测试探针设备及相关系统及方法 | |
| KR101123802B1 (ko) | 반도체 칩 | |
| CN104459504B (zh) | 用于测试电导体的装置和方法 | |
| US7474113B2 (en) | Flexible head probe for sort interface units | |
| JP4556023B2 (ja) | システムインパッケージ試験検査装置および試験検査方法 | |
| US6597188B1 (en) | Ground land for singulated ball grid array | |
| JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
| US12094789B2 (en) | Analog sense points for measuring circuit die | |
| JP3130332U (ja) | 半導体パッケージ構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |