CN110031744B - 用于测试半导体裸片的测试探针设备及相关系统及方法 - Google Patents

用于测试半导体裸片的测试探针设备及相关系统及方法 Download PDF

Info

Publication number
CN110031744B
CN110031744B CN201811488517.4A CN201811488517A CN110031744B CN 110031744 B CN110031744 B CN 110031744B CN 201811488517 A CN201811488517 A CN 201811488517A CN 110031744 B CN110031744 B CN 110031744B
Authority
CN
China
Prior art keywords
inductor
die
probe
voltage
probe interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811488517.4A
Other languages
English (en)
Other versions
CN110031744A (zh
Inventor
T·M·林登贝格
K·J·博萨尔特
J·S·哈克
C·S·蒂瓦里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110031744A publication Critical patent/CN110031744A/zh
Application granted granted Critical
Publication of CN110031744B publication Critical patent/CN110031744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/315—Contactless testing by inductive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请案涉及一种用于测试半导体裸片的测试探针设备及相关系统及方法。所述探针可包含探针接口及用于支撑包括3DI结构的至少一个裸片的载体。所述探针接口可为可定位在所述至少一个裸片的第一侧上且包含电压源及耦合到所述电压源的至少一个第一电感器。电压传感器及耦合到所述电压传感器的至少一个第二电感器可经安置在所述至少一个裸片的第二相对侧上。所述探针接口的所述电压源可经由所述至少一个第一导体在所述至少一个裸片的所述3DI结构内电感性地引起电压。所述电压传感器可经由所述至少一个第二电感器感测所述至少一个3DI结构内的电压。

Description

用于测试半导体裸片的测试探针设备及相关系统及方法
优先权主张
此申请案主张2017年12月12日申请的标题为“用于测试半导体裸片的电感性测试探针设备及相关系统及方法(INDUCTIVE TESTING PROBE APPARATUS FOR TESTINGSEMICONDUCTOR DIE AND RELATED SYSTEMS AND METHODS)”的序列号为15/839,559的美国专利申请案的申请日期的权益。
技术领域
本发明的实施例大体上涉及用于测试半导体裸片的电感性测试探针设备及相关系统及方法。
背景技术
半导体裸片常规地制造于大面积晶片中使得数百或数千个相同的个别裸片被同时制造。此裸片可包括二极管、晶体管、金属氧化物半导体场效应晶体管、绝缘栅极双极晶体管等。在形成之后，可经由测试设备(通常称为“晶片探针”或“探针”测试)测试晶片的裸片的某些特性。典型的裸片测试包含光学测试或通过使裸片与探针针接触进行的电测试。因为任何原因未通过探针测试的裸片通常被标记为移除。
当进行电测试时，晶片中通过探针测试的裸片通常被损坏，尤其是由探针针接触的接合垫及凸块下金属化层(UBM)上的裸片。此外，时常地，经由光学测试，仅具有轻微表层损坏的裸片被标记为移除。在晶片探测期间，由于测试限制及上文论述的不准确性，当裸片实际上是有缺陷的时，一些裸片通过晶片探测且被认为是“良好裸片”。相反地，当裸片实际上是“良好裸片”时，一些裸片未通过晶片探针测试且被认为是坏的裸片。
因此，良好裸片可能被丢弃，且不正确地未被标记为假设“良好”裸片经常以封装形式组装且是仅当经封装装置被完全测试时才发现缺陷。前述问题可能因为良好裸片被丢弃且及在费用高昂的封装操作完成之后才能发现有缺陷的裸片而导致浪费的过程。
发明内容
本发明的一些实施例包含一种用于测试晶片的裸片的测试探针系统，其包括：第一探针接口，其定位在包括3DI结构的所述晶片的至少一个裸片的第一侧上，所述第一探针接口包括：电压源；及至少一个第一电感器，其可操作地耦合到所述电压源。所述系统进一步包括载体，其用于在载体的与所述第一探针接口相对的侧上支撑所述晶片；及第二探针接口，其在所述载体的与所述第一探针接口相对的侧上：电压传感器；及至少一个第二电感器，其可操作地耦合到所述电压传感器。所述第一探针接口的所述电压源经配置以经由所述至少一个第一电感器在所述裸片的至少一个3DI结构内电感性地引起电压，且其中所述载体的所述电压传感器经配置以经由所述至少一个第二电感器检测所述至少一个3DI结构内的电压。
本发明的一或多个实施例包含一种用于测试晶片的裸片的测试探针系统，其包括第一探针接口，其定位在包括3DI结构的所述晶片的至少一个裸片的第一侧上，所述第一探针接口包括：能量源；及至少一个第一电感器，其可操作地耦合到所述能量源。所述系统进一步包括：载体，其用于在载体的与所述第一探针接口相对的侧上支撑所述晶片；第二探针接口，其在所述载体的与所述第一探针接口相对的侧上，所述第二探针接口包括：能量传感器；及至少一个第二电感器，其可操作地耦合到所述能量源。所述第一探针接口的所述能量源经配置以经由所述至少一个第一电感器在所述裸片的至少一个3DI结构内电感性地引起能量，且其中所述载体的所述能量传感器经配置以经由所述至少一个第二电感器检测所述至少一个3DI结构内的所述能量。
本发明的一些实施例包含用于测试至少一个裸片的测试探针设备。所述测试探针设备包含：至少一个第一电感器，其定位在所述至少一个裸片的至少一个3DI结构的第一侧上；电压源，其可操作地耦合到所述至少一个第一电感器；至少一个第二电感器，其定位在所述至少一个裸片的所述至少一个3DI结构的第二相对侧上；及电压传感器，其可操作地耦合到所述至少一个第二电感器；其中所述至少一个第一电感器经配置以响应于所述电压源生成磁场以在所述3DI结构内引起电压，且所述电压传感器经配置以经由所述至少一个第二电感器检测所述3DI结构内的电压。
本发明的一或多个实施例包含一种用于测试晶片的裸片的测试探针系统。所述测试探针系统可包含：第一探针接口，其定位在包括3DI结构的所述晶片的至少一个裸片的第一侧上，所述第一探针接口包含：电压源；及至少一个第一电感器，其可操作地耦合到所述电压源。所述测试探针系统可进一步包含：载体，其用于在载体的与所述第一探针接口相对的侧上支撑所述晶片；及第二探针接口，其在所述载体的与所述第一探针接口相对的侧上，所述第二探针接口包含：电压传感器；及至少一个第二电感器，其可操作地耦合到所述电压传感器。所述第一探针接口的所述电压源可经配置以经由所述至少一个第一电感器在所述裸片的至少一个3DI结构内电感性地引起电压，且其中所述载体的所述电压传感器经配置以经由所述至少一个第二电感器检测所述至少一个3DI结构内的电压。
本发明的一些实施例包含一种测试至少一个裸片的方法。所述方法可包含：在物理上不接触至少一个3DI结构的情况下，接近所述至少一个3DI结构将第一探针接口定位在所述至少一个裸片的第一侧上；在物理上不接触所述至少一个3DI结构的情况下，接近所述至少一个3DI结构将第二探针接口定位在所述至少一个裸片的第二相对侧上；在接近所述至少一个3DI结构的所述第一探针接口的至少一第一电感器内生成电磁场；响应于所述至少一个电磁场起始所述至少一个3DI结构内的电压；用所述第二探针接口的至少一第二电感器感测跨越所述至少一个3DI结构的电压；及至少部分基于所述感测到的电压确定所述至少一个3DI结构是否包含一或多个缺陷。
本发明的一或多个实施例包含一种用于测试晶片的裸片的测试探针系统。所述测试探针系统可包含：第一探针接口，其定位在包括3DI结构的所述晶片的至少一个裸片的第一侧上，所述第一探针接口包含：能量源；及至少一个第一电感器，其可操作地耦合到所述能量源。所述测试探针系统可进一步包含：载体，其用于在载体的与所述第一探针接口相对的侧上支撑所述晶片；及第二探针接口，其在所述载体的与所述第一探针接口相对的侧上；所述第二探针接口包含：能量传感器；及至少一个第二电感器，其可操作地耦合到所述能量传感器。所述第一探针接口的所述能量源可经配置以经由所述至少一个第一电感器在所述裸片的至少一个3DI结构内电感性地引起能量，且其中所述载体的所述能量传感器经配置以经由所述至少一个第二电感器检测所述至少一个3DI结构内的所述能量。
附图说明
图1展示根据本发明的一或多个实施例的测试探针的示意图；
图2展示根据本发明的一或多个实施例的测试探针的示意图；
图3展示根据本发明的一或多个实施例的测试探针的示意图；
图4展示根据本发明的一或多个实施例的测试探针的示意图；
图5展示根据本发明的一或多个实施例的利用测试探针的裸片分类器；及
图6展示根据本发明的一或多个实施例的确定良好裸片的方法的示意性流程图。
具体实施方式
本文呈现的说明并非是任何特定测试探针装置的实际图，而仅是用于描述本发明的实例实施例的理想化表示。以下描述提供本发明的实施例的具体细节以便提供其详尽描述。然而，所属领域的一般技术人员应理解，可无需运用许多此类具体细节实践本发明的实施例。事实上，可结合工业中运用的常规技术实践本发明的实施例。另外，下文提供的描述不包含形成完整结构或组合件的所有元件。下文仅详细描述理解本发明的实施例所必需的那些过程动作及结构。可使用额外常规动作及结构。还应注意，本申请案的任何附图仅用于说明性目的，且因此并未按比例绘制。另外，图式之间共同的元件可具有对应数字标示。
如在本文中使用，术语“包括”、“包含”及其语法等效物是包含性或开放式术语，其不排除额外未陈述的元件或方法步骤，而且包含更具有限制性的术语“由……组成(consisting of)”、“基本上由……组成(consisting essentially of)”及其语法等效物。
如在本文中使用，关于材料、结构、特征或方法动作的术语“可”指示期望此期望用于本发明的实施例的实施方案中，且此术语优先于更具有限制性的术语“是”使用以便避免应该或必须排除可与其结合使用的其它兼容材料、结构、特征及方法的任何含意。
如在本文中使用，术语“经配置”是指至少一个结构及至少一个设备中的一或多者的大小、形状、材料组成及布置以经预先确定方式促进所述结构及所述设备中的一或多者的操作。
如在本文中使用，“一(a/an)”及“所述”后面所接的单数形式希望同样也包含复数形式，除非上下文另外明确指示。
如在本文中使用，术语“及/或”包含所列相关联项中的一或多者的任何及所有组合。
如在本文中使用，关于给定参数、属性或条件的术语“基本上”意味着且包含所属领域的一般技术人员将理解的给定参数、属性或条件在一定程度的差异下得到满足的程度，例如在可接受的制造公差内。作为实例，取决于基本上得到满足的特定参数、属性或条件，所述参数、属性或条件可至少90.0％得到满足、至少95.0％得到满足、至少99.0％得到满足或甚至至少99.9％得到满足。
如在本文中使用，术语“晶片”意味着且不仅包含半导体材料的常规基本上圆形晶片，而且还包含包括驻留在(例如)玻璃或陶瓷的下伏支撑衬底上的半导体材料层的块状衬底。
本发明的实施例包含测试探针设备，其提供电测试晶片的半导体裸片的“非触摸”方法。特定来说，测试探针设备可提供无需物理上接触晶片的半导体裸片而电测试所述半导体裸片的方法。举例来说，测试探针设备可用于经由筛选3D互连(下文为“3DI”)结构(包括(例如)半导体裸片的柱、穿硅通孔及垫结构)的“无触摸”过程实时确定晶片的已知良好裸片。测试探针设备可包含第一探针接口、第二探针接口及测试控制器。所述第一及第二探针接口可为可操作地耦合到所述测试控制器。所述第一探针接口可包含电压源及第一电感器。所述第二探针接口可包含电压传感器及第二电感器。所述电压源可耦合到所述第一电感器以便引起跨越所述第一电感器的电压，且因此，及引起所述第一电感器在所述第一电感器周围发射电磁场。所述电压传感器可耦合到所述第二电感器以便感测(例如，检测)跨越所述第二电感器的电压。
在操作中，第一探针接口可定位在裸片的第一侧上，且第一探针接口的第一电感器可经定位接近裸片的3DI结构的第一侧。另外，第二探针接口可定位在裸片的3DI结构的第二侧上，且第二探针接口的第二电感器可经定位接近3DI结构的第二侧。第一及第二探针接口两者经定位而不接触3DI结构。
一旦定位第一及第二探针接口，测试控制器就可致使电压源跨越第一电感器起始电压，且因此，致使第一电感器在第一电感器周围发射电磁场。致使电磁场将从接近3DI结构的第一电感器发射可起始裸片的3DI结构内的电压。此外，测试控制器可激活电压传感器(例如，给电压传感器通电)，且电压传感器可检测跨越第二电感器的电压或跨越第二电感器缺少电压，且因此，检测3DI结构内的电压或在3DI结构内缺少电压。电压传感器可将检测到的电压传达到测试控制器。此外，基于检测到的电压，测试控制器可确定电性能数据(例如，检测到的电压、检测到的电阻、柱反馈、开路短路、电流等)。基于电性能数据，测试探针的测试控制器可确定裸片的3DI结构是否包含可影响(例如，不利地影响)裸片性能的缺陷。因此，测试探针可实时确定已知良好裸片。
本发明的测试探针设备可比常规测试探针(例如，光学测试探针)有利。举例来说，不同于由于表层缺陷扼杀(kill)潜在良好裸片(例如，标记裸片以进行移除)的常规测试探针，例如光学测试探针，本发明的测试探针设备避免仅仅基于表层缺陷而扼杀裸片。此外，因为本发明的测试探针设备电测试裸片，所以测试探针设备避免基于缺陷的外观估计缺陷的实际电效果。此外，本发明的测试探针设备避免由于妨害缺陷及检验噪声扼杀裸片。换种方式来说，本发明的测试探针设备减少过度扼杀裸片，这在常规光学裸片筛选方法中是常见的。因此，与常规测试过程相比，本发明的测试探针设备可提供更准确的测试过程。
另外，因为本发明的测试探针设备避免物理上接触裸片，所以避免了在测试期间损坏裸片。前述内容可导致成本更加节约且处理程序减少。因此，与常规测试过程相比，测试探针设备可提供更高效且有效的测试过程。
在一些实施例中，一种用于测试至少一个裸片的测试探针设备包括：至少一个第一电感器，其定位在所述至少一个裸片的至少一个3DI结构的第一侧上；电压源，其可操作地耦合到所述至少一个第一电感器；至少一个第二电感器，其定位在所述至少一个裸片的所述至少一个3DI结构的第二相对侧上；及电压传感器，其可操作地耦合到所述至少一个第二电感器；其中所述至少一个第一电感器经配置以响应于所述电压源生成磁场以在所述3DI结构内引起电压，且所述电压传感器经配置以经由所述至少一个第二电感器检测所述3DI结构内的电压。
图1展示根据本发明的一或多个实施例的测试探针设备100的示意图。如下文更详细论述，测试探针设备100可用于经由筛选3D互连(下文为“3DI”)结构(包括柱、穿硅通孔及垫结构)的“无触摸”过程实时确定晶片的单件化或非件化裸片的已知良好裸片(下文为“KGD”)。如在本文中使用，术语“已知良好裸片”指基于测试结果满足基于裸片的预期用途定义的质量参数的裸片。举例来说，术语“已知良好裸片”或“KGD”可指至少基本上无影响裸片性能的缺陷(例如，可使多芯片封装内的芯片无用的缺陷)的裸片。
在一或多个实施例中，测试探针设备100可用于测试包含至少一个3DI结构102的至少一个裸片，至少一个3DI结构102在独立基底上或(单件化或非单件化)在更大衬底104(例如，晶片)内。3DI结构102可各自包含下凸块金属化层106(例如，用于在其上接纳焊料块的多层垫)(下文为“UBM”)、穿硅通孔108(下文为“TSV”)及柱110。如所属领域的一般技术人员应认识到，TSV可至少部分延伸穿过衬底104且可与柱110及UBM 106物理及电接触。UBM106可经安置在衬底104的第一侧上，且柱110可经安置在衬底104的第二相对侧上。此外，在一些实施例中，柱110可至少部分延伸到衬底104中。因此，UBM 106及柱110中的每一者可至少部分经暴露且可由测试探针设备100接近。举例来说，3DI结构102可包含所属领域中已知的任何3DI结构。例如，尽管本文将特定配置的3DI结构102揭示为实例，但所属领域的一般技术人员应容易地认识到，测试探针设备100可用于测试所属领域中已知的任何裸片(在单件化前及单件化后)。因此，本文仅描述3DI结构102的前述描述以便促进对测试探针设备100连同其相关结构及功能的描述。
在一些实施例中，测试探针设备100可包含第一探针接口112、第二探针接口114及测试控制器128。第一探针接口112及第二探针接口114可为可操作地耦合到测试控制器128。第一探针接口112可包含电压源116、第一电感器118(至少一个第一电感器)及第一电介质材料主体120。第二探针接口114可包含电压传感器122、第二电感器124(至少一个第二电感器)及第二电介质材料主体126。电压源116可耦合到第一电感器118(经由迹线、导线等)以便引起跨越第一电感器118的电压，且因此，且致使第一电感器118在第一电感器118周围发射电磁场。在一或多个实施例中，电压源116可包括电池或浪涌保护在线电压源。在一或多个实施例中，电压源116可包括与第一探针接口112分离且可操作地连接到其的组件。
第一电介质材料主体120可至少基本上环绕第一电感器118的至少一远尖端(第一远尖端)。第二电介质材料主体可至少基本上环绕第二电感器124的至少一远尖端(第二远尖端)。电压传感器122可耦合到第二电感器124(经由迹线、导线等)以便感测(例如，检测)跨越第二电感器124的电压。此外，电压传感器122可包含电压传感器电路(即，将在电路的两个点之间测量的电压转换成与感测到的电压成比例的物理信号的装置)。在一或多个实施例中，电压传感器122可包括与第二探针接口114分离且可操作地连接到其的组件。
此外，尽管本文将电压源116及电压传感器122描述为分别是第一探针接口112及第二探针接口114的部分，但本发明不限于此。而是，在一些实施例中，电压源116及电压传感器122可与第一探针接口112及第二探针接口114分离(例如，为分离组件)。
仍参考图1，在额外实施例中，第一探针接口112及第二探针接口114可包含能量源及能量传感器(不同于电压源及传感器)。举例来说，代替电压源及电压传感器，第一探针接口112及第二探针接口114可分别包含电流源及电流传感器。在另外实施例中，第一探针接口112可包含电流源，且第二探针接口114可包含电压传感器。在又另外实施例中，第一探针接口112可包含电压源，且第二探针接口114可包含电流传感器。仍参考图1，在一些实施例中，电压源116与电压传感器122可交换。举例来说，第一探针接口112可包含电压传感器，且第二探针接口114可包含电压源。
在一或多个实施例中，第一电感器118及第二电感器124可包含空气芯电感器、铁芯电感器、铁氧体芯电感器、铁粉芯电感器、叠片铁芯电感器、基于筒管的电感器、环形电感器、多层陶瓷电感器、膜电感器、可变电感器或耦合电感器中的一或多者。
第一电介质材料(即，绝缘材料)主体120及第二电介质材料主体126可经设定大小及塑形且具有充分小的厚度以使第一电感器118及第二电感器124能够充分接近裸片(例如，裸片的3DI结构102)而不接触3DI结构102安置，以便起始3DI结构102内的电压及检测3DI结构102内的电压。此外，第一电介质材料主体120及第二电介质材料主体126的电介质材料可包含聚酰亚胺、苯并环丁烯、聚苯并恶唑、旋涂玻璃、热氧化物、ParyleneTM聚合物、低硅烷氧化物、脉冲沉积层(包括富铝氧化物、二氧化硅、氮化硅、氮氧化硅、玻璃(即，硼磷硅酸盐玻璃、磷硅酸盐玻璃或硼硅酸盐玻璃)、BT树脂、陶瓷或任何电介质材料中的一或多者。
测试控制器128可包含中央处理单元(“CPU”)，其用指令进行编程以便操作第一探针接口112及第二探针接口114。举例来说，测试控制器128可经由CPU操作第一探针接口112及第二探针接口114的电压源116及电压传感器122。特定来说，在测试程序期间，测试控制器128可将输出信号(第一输出信号)提供到电压源116以激活电压源116，且因此，可致使在第一电感器118周围生成磁场。此外，测试控制器128可将输出信号(第二输出信号)提供到电压传感器122以激活电压传感器122。此外，测试控制器128经由输出信号可致使电压传感器122感测跨越第二电感器124的电压。此外，测试控制器128还可从第一探针接口112及第二探针接口114接收输入信号(例如，电性能数据)。举例来说，在一些实施例中，测试控制器128可从电压传感器122接收指示在裸片的3DI结构内感测到的电压的输入信号。在额外实施例中，取决于第一探针接口112及第二探针接口114的能量源及能量传感器，测试控制器128可接收指示检测到的电流、检测到的电阻、柱反馈、开路短路等中的一或多者的输入信号。
此外，如上文所提及，响应于接收到的输入信号，测试控制器128可处理信号且可利用信号及指示信息(例如，检测到的电压、检测到的电流、检测到的电阻、柱反馈、开路短路)确定测试的给定裸片是否是KGD。
在操作中，第一探针接口112可经定位在裸片的(例如，至少一个裸片的)3DI结构102的第一侧上，且第一探针接口112的第一电感器118可经定位接近裸片的3DI结构102的UBM 106。另外，第二探针接口114可经定位在裸片的3DI结构102的第二侧上，且第二探针接口114的第二电感器124可经定位接近裸片的3DI结构102的柱110。第一探针接口112及第二探针接口114两者可经定位成不接触裸片的3DI结构102。
一旦定位第一探针接口112及第二探针接口114，测试控制器128就可致使电压源116生成跨越第一电感器118的电压，且因此，第一电感器118响应于电压源在第一电感器118周围生成电磁场。致使从接近裸片的3DI结构102的第一电感器118生成电磁场，可起始裸片的3DI结构102内的电压。
此外，测试控制器128可激活电压传感器122(例如，给电压传感器122通电)，且电压传感器122可感测跨越第二电感器124的电压或跨越第二电感器124缺少电压，且因此，感测裸片的3DI结构102内的电压或裸片的3DI结构102内缺少电压。电压传感器122可将检测到的电压传达到测试控制器128。此外，基于检测到的电压，测试控制器128可确定电性能数据(例如，检测到的电压、检测到的电阻、柱反馈、开路短路、电流等)。基于电性能数据与已知参数的比较，测试探针设备100的测试控制器128可把给定裸片分等级。此外，如下文更详细论述，把给定裸片分等级可使能够将给定裸片分类且按等级将其与其它裸片组合。此外，基于给定裸片的等级，测试控制器128可针对预期应用确定裸片是否是KGD。特定来说，基于等级，测试探针设备100的测试控制器128可确定裸片的3DI结构102是否包含可影响裸片性能的缺陷。
如果测试控制器128基于给定裸片的等级确定给定裸片的3DI结构102的缺陷会不利地影响给定裸片的性能，那么测试控制器128可将给定裸片识别(例如，标记或映射)为死的或具有较低等级。举例来说，测试控制器128可扼杀裸片，如所属领域中已知。另一方面，如果测试控制器128确定给定裸片的3DI结构102的缺陷不会不利地影响裸片性能(或缺少缺陷)，那么测试控制器128可将给定裸片识别(例如，标记或映射)为已知良好裸片。
在一些实施例中，用于测试至少一个裸片的测试探针设备包括：至少一个第一电感器，其定位在所述至少一个裸片的至少一个3DI结构的第一侧上；电压源，其可操作地耦合到所述至少一个第一电感器；至少一个第二电感器，其定位在所述至少一个裸片的所述至少一个3DI结构的第二相对侧上；及电压传感器，其可操作地耦合到所述至少一个第二电感器，其中所述至少一个第一电感器经配置以响应于所述电压源生成磁场以在所述3DI结构内引起电压，且所述电压传感器经配置以经由所述至少一个第二电感器检测所述3DI结构内的电压。
图2展示根据本发明的实施例的测试探针系统200。如所展示，测试探针200可包含第一探针接口112、第二探针接口114及测试控制器128。第一探针接口112及第二探针接口114可为可操作地耦合到测试控制器128。第一探针接口112可包含电压源116及第一探针卡202。第一探针卡202可包含卡部分204及第一电感器阵列206。卡部分204可包含电介质材料，例如上文论述的电介质材料中的任何者。第一电感器阵列206中的每一电感器206可至少部分经安置于卡部分204内。此外，第一电感器阵列206的图案可与待测试的晶片214中的至少一个裸片的多个3DI结构102的图案相关。举例来说，第一电感器阵列206中的每一电感器206可与晶片214中的至少一个裸片的多个3DI结构102的3DI结构102相关。
第二探针接口114可包含电压传感器122及第二探针卡208。第二探针卡208可包含卡部分210及第二电感器阵列212。卡部分210可包含电介质材料，例如上文论述的电介质材料中的任何者。第二电感器阵列212中的每一电感器212可至少部分经安置于卡部分210内。此外，第二电感器阵列212的图案可与待测试的晶片214中的至少一个裸片的多个3DI结构102的图案相关。此外，第二电感器阵列212的图案可与第一电感器阵列206的图案相关。举例来说，第二电感器阵列212中的每一电感器212可与至少一个裸片的多个3DI结构102的3DI结构102及第一电感器阵列206的电感器206相关。
在一些实施例中，测试探针系统200可用于测试由作为载体的膜框架(未展示)支撑的膜216支撑的晶片(例如，晶片214)。在另外实施例中，测试探针系统200可用于测试由其它载体(例如泡沫及纸质载体)支撑的晶片(例如，晶片214)。此外，测试探针系统200可在裸片单件化(即，将含有多个集成电路的晶片切割成各自包括自含集成电路的个别裸片)前或后启用完整晶片测试。因此，测试探针系统200可使能够在处理线结束时且恰在将裸片安置在更高级封装上或与其它裸片的堆叠中的拾取和放置操作之前测试晶片。
测试探针系统200可以上文关于图1描述的相同方式操作。举例来说，测试探针系统200可个别地激活第一电感器阵列206中的每一电感器。在一些实施例中，测试探针系统200可循序地(例如，沿着阵列的图案)激活第一电感器阵列206中的每一电感器。在额外实施例中，测试探针系统200可循序地激活第一电感器阵列206的非邻近电感器以便避免来自第一电感器阵列206的邻近电感器的干扰。在一或多个实施例中，测试探针系统200可同时激活第一电感器阵列206中的多个非邻近电感器以同时测试裸片的多个3DI结构102。此外，测试控制器128可经由电压传感器122从第二探针卡208的第二电感器阵列212的电感器212中的每一者接收个别信号(例如，检测到的电压)。测试控制器128可从晶片214中的每一裸片的每一个别3DI结构102的检测到的电压确定电性能数据。基于晶片214中的每一裸片的3DI结构102的电性能数据，测试控制器128可确定晶片214中的哪些裸片是KGD，且确定晶片214中的哪些裸片(如果存在)具有可影响性能的缺陷。因此，测试控制器128可将所测试的裸片识别(例如，标记或映射)为KGD或死裸片。此外，如上文论述，基于前述确定，可基于等级对晶片214的裸片进行分类。
图3展示根据本发明的实施例的测试探针系统300的示意性表示。如所展示，测试探针系统300可包含第一探针接口112、第二探针接口114及测试控制器128。第一探针接口112及第二探针接口114可为可操作地耦合到测试控制器128。第一探针接口112可包含电压源116及探针卡302。探针卡302可包括电压偏置探针卡。举例来说，电压源116可至少基本上跨越探针卡302的整体施加经预先确定的电压。例如，在一些实施例中，探针卡302可包含单个电感器，其经设定大小及塑形以起始晶片214中的每一裸片中的每一3DI结构102中的电压。在额外实施例中，探针卡302可包含如所属领域中已知的合适的偏置电子电路。
类似于上文关于图2描述的测试探针系统200，第二探针接口114可包含电压传感器122及第二探针卡208。第二探针卡208可包含卡部分210及电感器阵列212(例如，第二电感器阵列212)。卡部分210可包含电介质材料，例如上文论述的电介质材料中的任何者。第二电感器阵列212中的每一电感器212可至少部分经安置于卡部分210内。此外，第二电感器阵列212的图案可与待测试的晶片214中的一或多个裸片内的多个3DI结构102的图案相关。举例来说，第二电感器阵列212中的每一电感器212可与晶片214中的一或多个裸片的多个3DI结构102的3DI结构102相关。
测试探针系统300可以上文关于图1描述的相同方式操作。此外，测试控制器128可经由电压传感器122从第二探针卡208的第二电感器阵列212的电感器212中的每一者接收个别信号(例如，检测到的电压)。测试控制器128可从晶片214中的一或多个裸片中的每一个别3DI结构102的检测到的电压确定电性能数据。基于电性能数据，测试控制器128可确定晶片214中的哪些裸片是KGD，且确定晶片214中的哪些裸片(如果存在)具有可影响性能的缺陷。因此，测试控制器128可将所测试的裸片识别(例如，标记)为KGD或死裸片。此外，如上文论述，基于前述确定，可基于等级对晶片214的裸片进行分类。
仍参考图3，尽管本文将第一探针接口112描述为包含偏置探针卡302，但在替代实施例中，第一探针接口112可包含电压传感器及第一电感器阵列，且第二探针接口114可包含偏置探针卡302。
图4展示根据本发明的额外实施例的测试探针系统400的示意性表示。如所展示，测试探针400可包含第一探针接口112、第二探针接口114及测试控制器128。第一探针接口112及第二探针接口114可为可操作地耦合到测试控制器128。第一探针接口112可包含电压源116及第一探针卡202。第一探针卡202可包含卡部分204及第一电感器阵列206。卡部分204可包含电介质材料，例如上文论述的电介质材料中的任何者。第一电感器阵列206中的每一电感器206可至少部分经安置于卡部分204内。此外，第一电感器阵列206的图案可与待测试的晶片214中的一或多个裸片内的多个3DI结构102的图案相关。举例来说，第一电感器阵列206中的每一电感器206可与晶片214中的一或多个裸片的多个3DI结构102的3DI结构102相关。
第二探针接口114可包含电压传感器122及智能晶片载体420，在裸片处理期间，智能晶片载体420可包含临时晶片支撑系统。智能晶片载体420可包含晶片载体422及电感器阵列424(例如，第二电感器阵列)。晶片载体422可包含电介质材料，例如上文论述的电介质材料中的任何者。此外，在一些实施例中，晶片载体422可包含一或多个裸片的空腔载体(即，包含用于接纳多个3DI结构102的多个柱的多个空腔的载体)。此外，晶片载体422可包括所属领域中已知的任何晶片载体，例如晶片卡盘。
第二电感器阵列424中的每一电感器424可至少部分经安置于晶片载体422内。此外，第二电感器阵列424的图案可与待测试的晶片214中的一或多个裸片的多个3DI结构102的图案相关。举例来说，第二电感器阵列424中的每一电感器424可与一或多个裸片的多个3DI结构102的3DI结构102相关。
仍参考图4，尽管将电压传感器122展示为在智能晶片载体420外，但本发明不限于此。而是，在一些实施例中，电压传感器122可经安置于智能晶片载体420内。此外，尽管将智能晶片载体420展示为包含电压传感器122，但相反情况也在本发明的范围内。举例来说，智能晶片载体420可包含电压源122，且第一探针卡202可包含电压传感器122。
测试探针系统400可以上文关于图1描述的相同方式操作。举例来说，测试控制器128可经由电压传感器122从智能晶片载体420的第二电感器阵列424中的电感器424中的每一者接收个别信号(例如，检测到的电压)。测试控制器128可从晶片214中的一或多个裸片的每一个别3DI结构102的检测到的电压确定电性能数据。基于电性能数据，测试控制器128可确定晶片115中的哪些裸片是KGD，且确定晶片115中的哪些裸片(如果存在)具有可影响(例如，不利地影响)裸片性能的缺陷。因此，测试控制器128可将所测试的裸片识别(例如，标记)为KGD或死裸片。此外，如上文论述，基于前述确定，可基于等级对晶片115的裸片进行分类。
图5展示根据本发明的一或多个实施例的裸片分类器500的透视图。裸片分类器500可包含拾取臂组合件502、放置臂组合件506、光学检验系统503及晶片测试探针505。拾取臂组合件502可包含拾取臂504，且放置臂组合件506可包含放置臂508。在操作中，拾取臂504及放置臂508可协作以从晶片510(例如，半导体晶片)移除单件化裸片及将此个别裸片转移到带512(例如，所属领域中已知的卷尺)。光学检验系统503可包含拾取对准/检验相机、移交对准/检验相机及放置对准/检验相机。
晶片510可经安置在晶片支撑载体517(例如，晶片卡盘)上。拾取臂组合件502及放置臂组合件506可经安装到X轴线性驱动组合件。举例来说，拾取臂组合件502及放置臂组合件506可以摩尔(Moore)等人在2006年7月11日申请的第11/485,193号美国专利申请案中描述的基本上相同方式操作，所述美国专利申请案的揭示内容以全文引用方式并入到本文中。此外，光学检验系统503可以前述申请案中描述的基本上相同方式操作。
晶片测试探针505可包含第一探针接口514及第二探针接口516。第一探针接口514及第二探针接口516可为可操作地耦合到测试控制器128(例如，图1)。第一探针接口514可包含电感器阵列515及电压源116，电感器阵列515与晶片510的裸片内的多个3DI结构102的图案或所述图案的一部分相关(图1)。举例来说，第一探针接口514可包含可如上文关于图1描述那样操作的第一探针接口112。第一探针接口514的电感器515可经安置于拾取臂504的远端内。例如，第一探针接口514的电感器515可由经指定用于在拾起来自晶片510的裸片时接触所述裸片的拾取臂504的一部分承载。
第二探针接口516可经安置于晶片支撑载体517内。在一些实施例中，第二探针接口516可包含电感器阵列424(图4)及耦合到电感器阵列424(图4)的电压传感器122(图4)。举例来说，第二探针接口516可包含上文关于图4描述的智能载体。
一起参考图1及5，在操作中，在从晶片510拾起给定裸片的动作期间，测试控制器128可致使电压源116跨越第一探针接口514的个别电感器产生电压(例如，循序地)。因此，电感器可生成电磁场且可起始晶片510的给定裸片的3DI结构内的电压。
此外，测试控制器128可激活第二探针接口516的电压传感器122，且电压传感器122可检测跨越与给定裸片的3DI结构相关的电感器阵列424(图4)中的每一电感器的电压或跨越所述电感器缺少电压。因此，测试控制器128可确定给定裸片的相应3DI结构102内的电压或给定裸片的相应3DI结构102内缺少电压。此外，如上文论述，基于确定的电压，测试控制器128可确定3DI结构的电性能数据(例如，检测到的电压、检测到的电阻、柱反馈、开路短路、电流等)。基于电性能数据，晶片测试探针505的测试控制器128可对给定裸片进行分等级。此外，基于给定裸片的等级，测试控制器128可确定给定裸片是否是KGD。
一方面，如果测试控制器128确定给定裸片是KGD，那么拾取臂504及放置臂508可继续拾起裸片并将裸片转移到带512的操作。举例来说，一旦确定至少一个裸片的至少一个3DI结构是否包含一或多个缺陷，测试控制器128就可致使拾取臂504及放置臂508拾起给定裸片且将给定裸片放置在带512、另一晶片、更高级封装或堆叠裸片中的一或多者上。另一方面，如果测试控制器128确定给定裸片是死裸片，那么裸片分类器500就可丢弃裸片或简单地将裸片留在晶片510上。
仍参考图5，尽管展示了特定裸片分类器500，但本发明不受限于此。而是，可利用本发明的测试探针505且其可在所属领域中已知的任何带及卷、拾取和放置及/或裸片分类器内实施。举例来说，可在用于定位电子裸片的装置(例如，甘地(Gandhi)等人在2014年9月24日申请且在2017年8月15日发布的美国专利9,733,304中的一或多者中描述的测试结构，所述美国专利的揭示内容以全文引用方式并入本文中)内利用测试探针。举另一非限制性实例，可在克拉姆(Cram)在2003年12月22日申请且在2006年5月9日发布的美国专利7,043,388中的一或多者中描述的测试设备内利用测试探针，所述美国专利的揭示内容以全文引用方式并入本文中。举又另一实例，可在法恩沃斯(Farnworth)在2002年12月5日申请且在2005年5月31日发布的美国专利6,900,459中的一或多者中描述的定位设备内利用测试探针，所述美国专利的揭示内容以全文引用方式并入本文中。
在一些实施例中，一种用于测试晶片的裸片的测试探针系统包括：第一探针接口，其定位在包括3DI结构的所述晶片的至少一个裸片的第一侧上，所述第一探针接口包括：电压源；及至少一个第一电感器，其可操作地耦合到所述电压源。所述系统进一步包括：载体，其用于在载体的与所述第一探针接口相对的侧上支撑所述晶片；及第二探针接口，其在所述载体的与所述第一探针接口相对的侧上，电压传感器；及至少一个第二电感器，其可操作地耦合到所述电压传感器。所述第一探针接口的所述电压源经配置以经由所述至少一个第一电感器在所述裸片的至少一个3DI结构内电感性地引起电压，且其中所述载体的所述电压传感器经配置以经由所述至少一个第二电感器检测所述至少一个3DI结构内的电压。
在一些实施例中，一种用于测试晶片的裸片的测试探针系统包括：第一探针接口，其定位在包括3DI结构的所述晶片的至少一个裸片的第一侧上，所述第一探针接口包括：能量源；及至少一个第一电感器，其可操作地耦合到所述能量源。所述系统进一步包括：载体，其用于在载体的与所述第一探针接口相对的侧上支撑所述晶片；及第二探针接口，其在所述载体的与所述第一探针接口相对的侧上，所述第二探针接口包括：能量传感器；及至少一个第二电感器，其可操作地耦合到所述能量传感器。所述第一探针接口的所述能量源经配置以经由所述至少一个第一电感器在所述裸片的至少一个3DI结构内电感性地引起能量，且其中所述载体的所述能量传感器经配置以经由所述至少一个第二电感器检测所述至少一个3DI结构内的所述能量。
图6展示根据本发明的一或多个实施例的确定衬底内的已知良好裸片的方法600的示意性流程图。所述方法可包含动作610：定位第一探针接口。例如，动作610可包含在物理上不接触至少一个3DI结构的情况下接近至少一个3DI结构将第一探针接口定位在至少一个裸片的第一侧上。在一些实施例中，动作610可包含：将承载第一电感器阵列的第一探针卡定位在包含多个3DI结构的一或多个裸片的第一侧上及使第一电感器阵列与多个3DI结构对准。在额外实施例中，动作610可包含：将电压偏置探针卡定位在包含多个3DI结构的一或多个裸片的第一侧上。
方法600可进一步包含动作620：定位第二探针接口。举例来说，动作620：在物理上不接触至少一个3DI结构的情况下接近至少一个3DI结构将第二探针接口定位在至少一个裸片的第二相对侧上。在一些实施例中，动作620可包含将承载第二电感器阵列的第二探针卡定位在包含多个3DI结构的至少一个裸片的第二侧上及使第二电感器阵列与至少一个裸片的多个3DI结构对准。在额外实施例中，动作620可包含将包含第二电感器阵列的晶片载体定位在至少一个裸片的第二侧上。举例来说，动作620可包含将包含第二电感器阵列的晶片卡盘定位在至少一个裸片的第二侧上。
在一些实施例中，方法600可包含动作630：生成磁场。例如，动作630可包含在接近至少一个3DI结构的第一探针接口的至少一第一电感器内生成磁场。在一或多个实施例中，动作630可包含在第一探针接口的第一多个电感器中的每一电感器内循序生成磁场。在额外实施例中，动作630可包含在第一探针接口的单个电感器中生成电磁场。
方法600还可包含动作640：起始3DI结构内的电压。特定来说，动作640可包含响应于至少一个电磁场起始至少一个裸片的至少一个3DI结构内的电压。在一些例子中，动作640可包含在晶片的至少一个裸片的多个3DI结构中的每一3DI结构内生成电压。
另外，方法600可包含动作650：感测电压。举例来说，动作650可包含用第二探针接口的至少一第二电感器感测跨越至少一个裸片的至少一个3DI结构的电压。在一或多个实施例中，动作650可包含通过循序地感测第二探针接口的第二多个电感器中的每一电感器内的电压循序地感测跨越多个3DI结构中的每一3DI结构的电压。在一些实施例中，动作650可进一步包含从感测到的电压确定电性能数据。电性能数据可包含感测到的电压、感测到的电阻、柱反馈、开路短路、电流等。
此外，方法600可包含动作660：确定至少一个3DI结构是否包含缺陷。举例来说，动作660可包含至少部分基于感测到的电压确定至少一个3DI结构是否包含一或多个缺陷。在一些实施例中，动作660可包含确定给定裸片的至少一个3DI结构是否包含可影响给定裸片的性能的缺陷。此外，动作660可包含确定一或多个裸片的多个3DI结构中的每一3DI结构是否包含可影响一或多个裸片的性能的缺陷。
在一或多个实施例中，方法600可进一步包含基于裸片的3DI结构是否包含缺陷对裸片进行分等级及分类。举例来说，方法600可包含确定给定裸片是否构成良好裸片。
在一些实施例中，方法600可进一步包含在定位第一探针接口及第二探针接口之前将至少一个裸片安置在载体上。另外，方法600可包含在定位第一探针接口及第二探针接口之前将包括数个裸片的晶片安置在包括由膜框架支撑的膜的载体上。此外，方法600可包含：一旦确定至少一个裸片的至少一个3DI结构是否包含一或多个缺陷，就在物理上不接触另一至少一个3DI结构的情况下接近另一至少一个3DI结构将第一探针接口定位在另一至少一个裸片的第一侧上。此外，方法600可包含一旦确定至少一个裸片的至少一个3DI结构是否包含一或多个缺陷就用拾取和放置工具拾起至少一个裸片并将至少一个裸片放置在带、晶片、更高级封装或堆叠裸片中的一或多者上。
在一些实施例中，一种测试至少一个裸片的方法包括：在物理上不接触至少一个3DI结构的情况下，接近所述至少一个3DI结构将第一探针接口定位在所述至少一个裸片的第一侧上；在物理上不接触所述至少一个3DI结构的情况下，接近所述至少一个3DI结构将第二探针接口定位在所述至少一个裸片的第二相对侧上；在接近所述至少一个3DI结构的所述第一探针接口的至少一个第一电感器内生成至少一个电磁场；响应于所述至少一个电磁场起始所述至少一个3DI结构内的电压；用所述第二探针接口的至少一第二电感器感测跨越所述至少一个3DI结构的电压；及至少部分基于所述感测到的电压确定所述至少一个3DI结构是否包含一或多个缺陷。
虽然本文已关于说明的某些实施例描述本发明，但所属领域的一般技术人员应认识及了解本发明不限于此。而是，可对说明的实施例进行许多添加、删除及修改而不会背离所主张的本发明的范围，包含其合法等效物。另外，如由本发明者预期那样，来自一个实施例的特征可与另一实施例的特征组合同时仍涵盖于本发明的范围内。此外，本发明的实施例可用于不同工具类型及配置及各种工具类型及配置。

Claims (33)

1.一种用于测试至少一个裸片的测试探针设备，所述测试探针设备包括：
至少一个第一电感器，其定位在所述至少一个裸片的至少一个3DI结构的第一侧上；
电压源，其可操作地耦合到所述至少一个第一电感器；
至少一个第二电感器，其定位在所述至少一个裸片的所述至少一个3DI结构的第二相对侧上；
电压传感器，其可操作地耦合到所述至少一个第二电感器；及
测试控制器，其可操作地耦合到所述至少一个第一电感器及所述至少一个第二电感器；
其中所述至少一个第一电感器经配置以响应于所述电压源生成磁场以在所述3DI结构内引起电压，且所述电压传感器经配置以经由所述至少一个第二电感器检测跨越所述3DI结构的电压，
其中所述测试控制器经配置以基于经检测的电压而确定所述至少一个3DI结构的电性能数据，且基于所述电性能数据而确定所述至少一个裸片的所述至少一个3DI结构是否包含影响所述至少一个裸片的性能的一或多个缺陷。
2.根据权利要求1所述的测试探针设备，其中所述至少一个第一电感器包括可操作地耦合到所述电压源的单个第一电感器，且其中所述至少一个第二电感器包括可操作地耦合到所述电压传感器的单个第二电感器。
3.根据权利要求1所述的测试探针设备，其中所述至少一个第一电感器包括第一电感器阵列，其耦合到所述电压源且与所述至少一个裸片的多个3DI结构相关，且其中所述至少一个第二电感器包括第二电感器阵列，其耦合到所述电压传感器且对应于所述第一电感器阵列。
4.根据权利要求1所述的测试探针设备，其中所述至少一个第一电感器由拾取臂承载。
5.根据权利要求1所述的测试探针设备，其中所述至少一个第一电感器包括电压偏置探针卡。
6.根据权利要求1所述的测试探针设备，其进一步包括：
第一电介质材料主体，其至少部分环绕所述至少一个第一电感器的至少一第一远尖端；及
第二电介质材料主体，其至少基本上环绕所述至少一个第二电感器的至少一第二远尖端。
7.一种用于测试晶片的裸片的测试探针系统，所述测试探针系统包括：
第一探针接口，其定位在包括3DI结构的所述晶片的至少一个裸片的第一侧上，所述第一探针接口包括：
电压源；及
至少一个第一电感器，其可操作地耦合到所述电压源；及
载体，其用于在所述载体的与所述第一探针接口相对的侧上支撑所述晶片；
第二探针接口，其在所述载体的与所述第一探针接口相对的侧上，所述第二探针接口包括：
电压传感器；及
至少一个第二电感器，其可操作地耦合到所述电压传感器；及
测试控制器，其可操作地耦合到所述第一探针接口及所述第二探针接口，
其中所述第一探针接口的所述电压源经配置以经由所述至少一个第一电感器在所述裸片的至少一个3DI结构内电感性地引起电压，且其中所述载体的所述电压传感器经配置以经由所述至少一个第二电感器检测跨越所述至少一个3DI结构的电压，
其中所述测试控制器经配置以基于经检测的电压而确定所述裸片的所述至少一个3DI结构的电性能数据，且基于所确定的电性能数据而确定所述裸片的所述至少一个3DI结构是否包含影响所述裸片的性能的一或多个缺陷。
8.根据权利要求7所述的测试探针系统，其中所述第一探针接口包括探针卡，其具有与所述晶片的至少一个裸片的3DI结构图案相关且可操作地耦合到所述电压源的第一电感器阵列。
9.根据权利要求7所述的测试探针系统，其中所述至少一个第二电感器包括电感器阵列，其与所述晶片的至少一个裸片的3DI结构图案相关且可操作地耦合到所述电压传感器，所述电感器阵列由所述载体支撑。
10.根据权利要求7所述的测试探针系统，其进一步包括：第一电介质材料主体，其至少基本上环绕所述至少一个第一电感器的至少一第一远尖端；及第二电介质材料主体，其至少基本上环绕所述至少一个第二电感器的至少一第二远尖端。
11.根据权利要求7所述的测试探针系统，其中所述载体包括膜框架。
12.根据权利要求7所述的测试探针系统，其中所述载体包括空腔载体，其包括用于接纳所述3DI结构的柱的空腔。
13.根据权利要求7所述的测试探针系统，其中所述载体包括所述第二探针接口的所述电压传感器。
14.根据权利要求7所述的测试探针系统，其中所述第一探针接口包括电压偏置探针卡。
15.根据权利要求7所述的测试探针系统，其中所述载体包括晶片卡盘。
16.根据权利要求7所述的测试探针系统，其中所述测试控制器经配置以将第一输出信号提供到所述第一探针接口的所述电压源以激活所述电压源且在所述至少一个第一电感器周围生成磁场，且其中所述测试控制器经配置以将第二输出信号提供到所述第二探针接口的所述电压传感器以激活所述电压传感器。
17.根据权利要求16所述的测试探针系统，其中所述测试控制器经配置以从所述第二探针接口的所述电压传感器接收输入信号，且响应于所述接收到的输入信号。
18.一种测试至少一个裸片的方法，所述方法包括：
在物理上不接触至少一个3DI结构的情况下，接近所述至少一个3DI结构将第一探针接口定位在所述至少一个裸片的第一侧上；
在物理上不接触所述至少一个3DI结构的情况下，接近所述至少一个3DI结构将第二探针接口定位在所述至少一个裸片的第二相对侧上；
在接近所述至少一个3DI结构的所述第一探针接口的至少一第一电感器内生成电磁场；
响应于至少一个电磁场起始所述至少一个3DI结构内的电压；
用所述第二探针接口的至少一第二电感器感测跨越所述至少一个3DI结构的电压；
基于所感测的电压而确定所述至少一个3DI结构的电性能数据；及
至少部分基于所述电性能数据确定所述至少一个3DI结构是否包含影响所述至少一个裸片的性能的一或多个缺陷。
19.根据权利要求18所述的方法，其中接近所述至少一个3DI结构定位第一探针接口包括定位承载第一电感器阵列的第一探针卡。
20.根据权利要求18所述的方法，其中接近所述至少一个3DI结构定位第一探针接口包括定位电压偏置探针卡。
21.根据权利要求18所述的方法，其中将第二探针接口定位在所述至少一个裸片的第二相对侧上包括定位承载第二电感器阵列的第二探针卡。
22.根据权利要求18所述的方法，其中将第二探针接口定位在所述至少一个裸片的第二相对侧上包括将所述至少一个裸片的所述第二相对侧定位在具有安置于其中的第二电感器阵列的载体上。
23.根据权利要求18所述的方法，其进一步包括在定位所述第一探针接口及所述第二探针接口之前将所述至少一个裸片安置在载体上。
24.根据权利要求18所述的方法，其中将所述至少一个裸片安置在载体上包括将包括数个裸片的晶片安置在由膜框架支撑的膜上。
25.根据权利要求18所述的方法，其进一步包括确定所述至少一个裸片是否构成一个良好的裸片。
26.根据权利要求18所述的方法，其中在所述第一探针接口的所述至少一个第一电感器内生成电磁场包括在所述第一探针接口的第一多个电感器中的每一电感器内循序地生成电磁场。
27.根据权利要求26所述的方法，其中用所述第二探针接口的所述至少一个第二电感器感测跨越所述至少一个3DI结构的电压包括通过循序地感测所述第二探针接口的第二多个电感器中的每一电感器内的电压循序地感测跨越多个3DI结构中的每一3DI结构的电压。
28.根据权利要求18所述的方法，其进一步包括一旦确定所述至少一个裸片的所述至少一个3DI结构是否包含一或多个缺陷，就在物理上不接触另一至少一个3DI结构的情况下，接近所述另一至少一个3DI结构将所述第一探针接口定位在另一至少一个裸片的第一侧上。
29.根据权利要求18所述的方法，其进一步包括：
一旦确定所述至少一个裸片的所述至少一个3DI结构是否包含一或多个缺陷，就用拾取和放置工具拾起所述至少一个裸片；及
将所述至少一个裸片放置在胶带、晶片、更高级封装或堆叠裸片中的一或多者上。
30.一种用于测试晶片的裸片的测试探针系统，所述测试探针系统包括：
第一探针接口，其定位在包括3DI结构的所述晶片的至少一个裸片的第一侧上，所述第一探针接口包括：
能量源；及
至少一个第一电感器，其可操作地耦合到所述能量源；及
载体，其用于在所述载体的与所述第一探针接口相对的侧上支撑所述晶片；
第二探针接口，其在所述载体的与所述第一探针接口相对的侧上；所述第二探针接口包括：
能量传感器；及
至少一个第二电感器，其可操作地耦合到所述能量传感器；及
测试控制器，其可操作地耦合到所述第一探针接口及所述第二探针接口，
其中所述第一探针接口的所述能量源经配置以经由所述至少一个第一电感器在所述裸片的至少一个3DI结构内电感性地引起能量，且其中所述载体的所述能量传感器经配置以经由所述至少一个第二电感器检测所述至少一个3DI结构内的所述能量，
其中所述测试控制器经配置以基于经检测的能量而确定所述至少一个3DI结构的电性能数据，且基于所述电性能数据而确定所述裸片的所述至少一个3DI结构是否包含影响所述裸片的性能的一或多个缺陷。
31.根据权利要求30所述的测试探针系统，其中所述能量源包括电流源，且其中所述能量传感器包括电流传感器。
32.根据权利要求30所述的测试探针系统，其中所述能量源包括电压源，且其中所述能量传感器包括电流传感器。
33.根据权利要求30所述的测试探针系统，其中所述能量源包括电流源，且其中所述能量传感器包括电压传感器。
CN201811488517.4A 2017-12-12 2018-12-06 用于测试半导体裸片的测试探针设备及相关系统及方法 Active CN110031744B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/839,559 US10852344B2 (en) 2017-12-12 2017-12-12 Inductive testing probe apparatus for testing semiconductor die and related systems and methods
US15/839,559 2017-12-12

Publications (2)

Publication Number Publication Date
CN110031744A CN110031744A (zh) 2019-07-19
CN110031744B true CN110031744B (zh) 2022-04-26

Family

ID=66696051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811488517.4A Active CN110031744B (zh) 2017-12-12 2018-12-06 用于测试半导体裸片的测试探针设备及相关系统及方法

Country Status (2)

Country Link
US (2) US10852344B2 (zh)
CN (1) CN110031744B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7323127B2 (ja) * 2020-02-10 2023-08-08 株式会社アドバンテスト 試験装置
US11555828B2 (en) * 2020-07-07 2023-01-17 Micron Technology, Inc. Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999032893A1 (en) * 1997-12-22 1999-07-01 Conexant Systems, Inc. Wireless test apparatus for integrated circuit die
CN1975345A (zh) * 2005-12-02 2007-06-06 株式会社半导体能源研究所 微结构体的测试方法以及微机械
CN101256215A (zh) * 2007-02-28 2008-09-03 意法半导体股份有限公司 半导体器件无线测试中的串扰抑制
CN101499472A (zh) * 2008-01-29 2009-08-05 恩益禧电子股份有限公司 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置
WO2009099122A1 (ja) * 2008-02-05 2009-08-13 Nec Corporation 半導体検査装置及び半導体検査方法
CN101617242A (zh) * 2007-02-23 2009-12-30 美光科技公司 集成电路中的输入/输出压缩和引脚减少
CN101790690A (zh) * 2007-08-03 2010-07-28 罗森伯格高频技术有限及两合公司 非接触式测量系统
CN102016615A (zh) * 2008-02-27 2011-04-13 斯卡尼梅特里科斯有限公司 用于询问电子部件的方法和设备
CN102460686A (zh) * 2009-06-30 2012-05-16 日本电气株式会社 半导体器件、用于半导体器件的安装基板以及制造安装基板的方法
CN102590729A (zh) * 2005-03-07 2012-07-18 株式会社半导体能源研究所 元件基板、检查方法及半导体装置制造方法
CN103115634A (zh) * 2013-03-05 2013-05-22 上海兰宝传感科技股份有限公司 多线圈材料辨别型电感式传感器
CN103890939A (zh) * 2011-10-28 2014-06-25 英特尔公司 包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3d互连结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69534124T2 (de) 1994-04-18 2006-05-04 Micron Technology, Inc. Verfahren und Vorrichtung zum automatischen Positionieren elektronischer Würfel in Bauteilverpackungen
KR100314131B1 (ko) * 1999-10-16 2001-11-15 윤종용 도전성 패턴 결함을 선택적으로 검사하는 웨이퍼 검사시스템 및 그 검사방법
JP4174167B2 (ja) * 2000-04-04 2008-10-29 株式会社アドバンテスト 半導体集積回路の故障解析方法および故障解析装置
US6787375B2 (en) 2002-05-13 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic fabrication die electrical test method providing enhanced microelectronic fabrication die electrical test efficiency
CA2404183C (en) * 2002-09-19 2008-09-02 Scanimetrics Inc. Non-contact tester for integrated circuits
US6819120B2 (en) * 2002-11-13 2004-11-16 Northrop Grumman Corporation Non-contact surface conductivity measurement probe
US7043388B2 (en) 2003-12-22 2006-05-09 Micron Technology, Inc. System and apparatus for testing packaged devices and related methods
US7952375B2 (en) 2006-06-06 2011-05-31 Formfactor, Inc. AC coupled parameteric test probe
US7764366B2 (en) 2006-07-11 2010-07-27 Besi North America, Inc. Robotic die sorter with optical inspection system
CN200965562Y (zh) * 2006-08-31 2007-10-24 中通客车控股股份有限公司 一种非接触式电器线路故障检测装置
US8362482B2 (en) * 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
IT1404587B1 (it) * 2010-12-20 2013-11-22 St Microelectronics Srl Struttura di connessione induttiva per uso in un circuito integrato
US9733304B2 (en) 2014-09-24 2017-08-15 Micron Technology, Inc. Semiconductor device test apparatuses

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999032893A1 (en) * 1997-12-22 1999-07-01 Conexant Systems, Inc. Wireless test apparatus for integrated circuit die
CN102590729A (zh) * 2005-03-07 2012-07-18 株式会社半导体能源研究所 元件基板、检查方法及半导体装置制造方法
CN1975345A (zh) * 2005-12-02 2007-06-06 株式会社半导体能源研究所 微结构体的测试方法以及微机械
CN101617242A (zh) * 2007-02-23 2009-12-30 美光科技公司 集成电路中的输入/输出压缩和引脚减少
CN101256215A (zh) * 2007-02-28 2008-09-03 意法半导体股份有限公司 半导体器件无线测试中的串扰抑制
CN101790690A (zh) * 2007-08-03 2010-07-28 罗森伯格高频技术有限及两合公司 非接触式测量系统
CN101499472A (zh) * 2008-01-29 2009-08-05 恩益禧电子股份有限公司 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置
WO2009099122A1 (ja) * 2008-02-05 2009-08-13 Nec Corporation 半導体検査装置及び半導体検査方法
CN102016615A (zh) * 2008-02-27 2011-04-13 斯卡尼梅特里科斯有限公司 用于询问电子部件的方法和设备
CN102460686A (zh) * 2009-06-30 2012-05-16 日本电气株式会社 半导体器件、用于半导体器件的安装基板以及制造安装基板的方法
CN103890939A (zh) * 2011-10-28 2014-06-25 英特尔公司 包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3d互连结构
CN103115634A (zh) * 2013-03-05 2013-05-22 上海兰宝传感科技股份有限公司 多线圈材料辨别型电感式传感器

Also Published As

Publication number Publication date
CN110031744A (zh) 2019-07-19
US20210041495A1 (en) 2021-02-11
US20190178933A1 (en) 2019-06-13
US10852344B2 (en) 2020-12-01
US11402426B2 (en) 2022-08-02

Similar Documents

Publication Publication Date Title
US9646954B2 (en) Integrated circuit with test circuit
US5834838A (en) Pin array set-up device
US10161965B2 (en) Method of test probe alignment control
CN100390554C (zh) 在晶片级减少的芯片测试方案
US20120049884A1 (en) Crack Sensors for Semiconductor Devices
US10241151B2 (en) Die crack detector and method therefor
US11402426B2 (en) Inductive testing probe apparatus for testing semiconductor die and related systems and methods
US20030132772A1 (en) Piercer combined prober for CU interconnect wafer-level preliminary electrical test
US20080203388A1 (en) Apparatus and method for detection of edge damages
US20140300379A1 (en) Two-step interconnect testing of semiconductor dies
EP2610905A2 (en) Packaging method for electronic components using a thin substrate
WO2014125317A1 (en) Integrated circuit with integrated current sensor
US8933722B2 (en) Measuring device and a method for measuring a chip-to-chip-carrier connection
US7759955B2 (en) Method and device for position detection using connection pads
US9250293B2 (en) Capacitive test device and method for capacitive testing a component
CN109192675B (zh) 封装体检测方法
US20170207137A1 (en) Test structure and method of manufacturing structure including the same
US9435846B2 (en) Testing of thru-silicon vias
US7344899B2 (en) Die assembly and method for forming a die on a wafer
US7102371B1 (en) Bilevel probe
US7126145B2 (en) Frame transfer prober
TWI735915B (zh) 與面向受測裝置側之光源整合的晶圓探針卡及製造方法
US6440757B1 (en) Microelectronic fabrication die electrical probe apparatus electrical test method providing enhanced microelectronic fabrication die electrical test accuracy and efficiency
JP2634286B2 (ja) 半導体装置の電気特性検査用ハンドラ装置
JPH02136760A (ja) 半導体素子の選別方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant