CN102590729A - 元件基板、检查方法及半导体装置制造方法 - Google Patents
元件基板、检查方法及半导体装置制造方法 Download PDFInfo
- Publication number
- CN102590729A CN102590729A CN2011104372832A CN201110437283A CN102590729A CN 102590729 A CN102590729 A CN 102590729A CN 2011104372832 A CN2011104372832 A CN 2011104372832A CN 201110437283 A CN201110437283 A CN 201110437283A CN 102590729 A CN102590729 A CN 102590729A
- Authority
- CN
- China
- Prior art keywords
- substrate
- teg
- tft
- characteristic
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/3025—Wireless interface with the DUT
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
Abstract
本发明提供了一种包括半导体层的基板,其中可以高可靠度评价元件的特性,以及其评价方法。本发明的包括半导体层的基板具有其中天线线圈和半导体元件串联连接的闭环电路,且其上形成有该电路的区域的表面覆盖有绝缘膜。通过使用这种电路,可以实施无接触检查。此外,环形振荡器可以替代该闭环电路。
Description
本发明申请是本发明申请人于2006年3月2日提交的、申请号为200680007477.6、发明名称为“元件基板、检查方法及半导体装置制造方法”的发明申请的分案申请。
技术领域
本发明涉及元件基板、检查方法以及使用该检查方法的半导体装置制造方法。
背景技术
近年来,用于无线地发送/接收数据的半导体装置(称为无线芯片、RFID标签等)的发展有所进步。
通常,对于制造LSI芯片的情形,用于评价特性的元件或电路形成于用于形成该LSI芯片的基板上,其中该元件或电路称为TEG(测试基本组)。通过评价该TEG,可以测试LSI芯片的制造工艺或用于设计LSI的参数。无线芯片也由LSI芯片形成,且TEG提供于用于形成LSI芯片的基板上,从而测试制造工艺等。
此外,在半导体装置的检查工艺中,建议了一种无接触检查工艺(见专利文献1)。
[专利文献1]日本专利公报No.2003-31814
发明内容
尽管形成于硅晶片上的LSI芯片已知在目前作为用于形成无线芯片的LSI芯片,提供于柔性基板上的芯片(下文中称为柔性芯片)的发展已经有所进步。柔性芯片由于非常薄且是柔性的,因此可以用于各种应用。
通常将称为探针器(prober)的引脚接触其上形成有TEG的基板来测量电学特性,由此评价该芯片。然而,难以通过接触引脚来自动地测量柔性芯片,因为存在损伤薄半导体层的高风险。因此,为了通过接触来测量,要求手动地将引脚精确地与芯片接触或者使用各向异性导电膜,这要耗费大量的时间和精力。
因此,难以高效地且高可靠度地测量柔性芯片。
此外,TEG遭受通过电极焊盘(pad)而静电击穿的危险。这种问题是由于暴露电极导致的。因此,为了改善TEG评价的可靠性而言,包含尽可能少的电极焊盘或不包含电极焊盘的TEG以及用于评价这种TEG的方法是有效的。
因此,本发明提供了一种TEG,通过使用无线技术其能够评价半导体元件的特性而尽可能不接触电极或根本不接触电极,并且提供了其上形成有该TEG的元件基板及其测量方法。
在本发明中采用了下述手段来解决这些问题。
本发明提供了一种设有测试基本组(TEG)的元件基板,该TEG包括其中天线线圈和半导体元件串联连接的闭环电路,其中其上形成有该闭环电路的区域的表面覆盖有绝缘膜。可以使用该元件基板来评价半导体元件的特性。
本发明的另一个模式提供了一种设有TEG的柔性元件基板,其中该TEG包括其中天线线圈和半导体元件串联连接的闭环电路。使用该柔性元件基板可以评价半导体元件的特性。
本发明的另一个模式提供了一种设有TEG的元件基板,该TEG包括其中天线线圈、电容器和半导体元件串联连接的闭环电路,其中其上形成有该闭环电路的区域的表面覆盖有绝缘膜。可以使用该元件基板来评价半导体元件的特性。
本发明的另一个模式提供了一种设有TEG的柔性元件基板,其中该TEG包括其中天线线圈、电容器和半导体元件串联连接的闭环电路。使用该柔性元件基板可以评价半导体元件的特性。
本发明的另一个模式提供了一种设有TEG的元件基板,该TEG包括天线线圈、电源电路、环形振荡器和晶体管,其中该电源电路将电源电压提供给环形振荡器,该天线线圈连接到以该环形振荡器的振荡频率在其中进行负载调制的电路,且其上形成有该电源电路、环形振荡器和晶体管的区域的表面覆盖有绝缘膜。可以使用该元件基板来评价半导体元件的特性。
本发明的另一个模式提供了一种设有TEG的柔性元件基板,该TEG包括天线线圈、电源电路、环形振荡器和晶体管,其中该电源电路将电源电压提供给环形振荡器,且该天线线圈连接到以该环形振荡器的振荡频率 在其中进行负载调制的电路。使用该柔性元件基板可以评价半导体元件的特性。
本发明的另一个模式提供了一种设有TEG的元件基板,该TEG包括天线线圈、环形振荡器、晶体管和用于提供电源电压至该环形振荡器的电极焊盘,其中该天线线圈连接到以该环形振荡器的振荡频率在其中进行负载调制的电路,且其中提供该电源电路、环形振荡器和晶体管的区域的表面由该电极焊盘或绝缘膜形成。可以使用该元件基板来评价半导体元件的特性。
本发明的另一个模式提供了一种设有TEG的柔性元件基板,该TEG包括天线线圈、环形振荡器、晶体管和用于提供电源电压至该环形振荡器的电极焊盘,其中该天线线圈连接到以该环形振荡器的振荡频率在其中进行负载调制的电路。使用该柔性元件基板可以评价半导体元件的特性。
根据本发明的检查方法,通过施加电磁波到任意前述元件基板并测量该元件基板所吸收的功率来评价半导体元件的特性。
根据本发明,通过使用能够从天线释放可控电磁波的测量装置来施加该电磁波。
根据本发明的检查方法,由磁场探针器测量元件基板吸收的功率。
通过使用本发明的检查方法,可以以无接触方式评价设于元件基板上的半导体元件的静态特性或动态特性。
根据本发明的半导体装置制造方法,在非柔性基板上形成包括第一半导体层的TEG和包括第二半导体层的薄膜晶体管;以接触方式检查该TEG;剥离该非柔性基板;将该TEG和薄膜晶体管转移到柔性基板上;通过以无接触方式检查转移到该柔性基板上的该TEG来评价该薄膜晶体管的特性;以及切割具有可接受的薄膜晶体管特性的基板。
在本发明的另一种半导体装置制造方法中,在非柔性基板上形成包括第一半导体层的TEG和包括第二半导体层的薄膜晶体管;以接触方式检查该TEG;剥离该非柔性基板;将该TEG和薄膜晶体管转移到柔性基板上;通过以无接触方式检查转移到该柔性基板上的该TEG来评价该薄膜晶体管的特性;切割具有可接受的薄膜晶体管特性的基板;以及检查该切割的基板上的薄膜晶体管。
根据本发明的半导体装置的制造方法,以接触方式进行检查来评价TEG的电压-电流特性;通过以无接触方式检查转移到柔性基板上的TEG 来评价薄膜晶体管的特性;以及切割具有可接受的薄膜晶体管电压-电流特性的基板。
通过本发明,即使在难以通过将引脚接触电极焊盘来实施测量的情形下,仍可以高效地且高可靠度地评价元件特性。此外,通过尽可能缩小电极的暴露表面的面积,可以抑制评价元件的静电击穿,由此可以高可靠度地评价元件特性。因此,可以高效地检查制造工艺或用于设计的参数。
附图说明
图1为本发明的元件基板和测量装置的方框图。
图2为示出本发明的评价半导体元件的原理的电路图。
图3为示出本发明的半导体元件的特性评价方法的曲线图。
图4为形成于本发明元件基板上的电路图。
图5A至5C为分别示出本发明的半导体元件评价方法的曲线图。
图6为形成于本发明元件基板上的电路图。
图7A和7B为分别示出本发明的半导体元件评价方法的曲线图。
图8A和8B为形成于本发明元件基板上的电路图。
图9为形成于本发明元件基板上的电源电路的电路图。
图10为形成于本发明元件基板上的电源电路的电路图。
图11为形成于本发明元件基板上的电源电路的特性曲线。
图12为形成于本发明元件基板上的电路图。
图13为形成于本发明元件基板上的电路图。
图14为使用频谱分析器测量的模型图。
图15示出使用示波器测量环形振荡器的振荡频率的结果。
图16示出使用频谱分析器测量环形振荡器的振荡频率的结果。
图17A至17D为分别示出使用本发明评价方法的半导体装置制造方法的视图。
具体实施方式
尽管将通过实施方式和实施例参考附图来全面地描述本发明,但是应该理解,各种变化和修改对于本领域技术人员而言是显而易见的。因此,除非这些变化和修改背离本发明的范围,否则应视为为本发明的范围所涵盖。此外,本发明的配置中的相同部分在不同图示中使用相同的参考数字 表示。
实施方式1
参考图1描述本发明的包括TEG的元件基板以及使用该元件基板的半导体元件的特性的测量方法。
本发明的元件基板107具有TEG,该TEG是天线线圈105和半导体元件106串联连接的配置,即,闭环电路。
由TEG评价的薄膜晶体管提供于该元件基板上。由该薄膜晶体管形成例如无线芯片的半导体装置。该薄膜晶体管和TEG具有相似的配置,且例如,分别具有形成于基膜上的半导体层。TEG和薄膜晶体管的半导体层以相同工艺同时形成。此外,该薄膜晶体管和TEG均包含:设为覆盖半导体层的栅极绝缘膜、设于半导体层上且栅极绝缘膜夹置其间的栅电极、设为覆盖栅电极和半导体层的绝缘膜、形成于绝缘膜开口部分并连接到半导体层内杂质区域的布线、以及设于该布线上的保护膜等。该保护膜优选由包含氮的绝缘膜形成,且设于整个元件基板107上以防止例如碱金属的杂质元素进入半导体层。该保护膜覆盖布线等;因此难以以接触方式进行检查。
对于形成无线芯片(即无接触芯片)作为半导体装置的示例的情形,天线线圈安装在芯片上,具体而言,天线线圈连接到连接至杂质区域的布线。因此,天线线圈和布线可以同时形成。无需说,天线线圈可以与栅电极同时形成。然而在这种情况下,天线线圈需要借助导电层通过接触孔连接到布线。
此外存在接触芯片形成为半导体装置的示例的情形。这种情况下,用于连接到天线线圈的布线可以暴露。
由于TEG具有天线线圈105和半导体元件106串联连接的配置,该天线线圈安装在TEG上。天线线圈可以与布线或栅电极同时形成。该天线线圈可以由例如铜(Cu)、银(Ag)或金(Au)的导电金属,或者例如氧化铟锡(ITO)或包含氧化硅的氧化铟锡(ISO)的透光材料形成。此外,天线线圈可以通过印刷、以喷墨为代表的小滴释放(droplet discharge)方法、溅射、气相沉积方法等形成。这种天线线圈安装在TEG上,由此可以以无接触方式检查该TEG。
测量装置104包括无线电波接口102、天线线圈103、控制电路101等,且可以按预定频率和功率辐射电磁波。
当电磁波从测量装置104辐射时,通过电磁感应在元件基板107上至少包含在TEG中的天线线圈的两端产生感应电动势。随后,电流依据元件特性流到包含在TEG内的半导体元件106中,这意味着形成设于元件基板107上的半导体元件106的薄膜晶体管和布线根据半导体元件106的特性吸收功率。随后,通过测量由测量装置104吸收的功率量,可以获得有关半导体元件106的特性的数据。由于半导体元件106的特性和薄膜晶体管的特性之间存在关联,因此可以评价和检查由形成半导体装置的该薄膜晶体管形成的电路的特性。
参考图2描述图1所示的测量系统的模型电路。
如图2所示,测量装置104包括谐振电路,在该谐振电路中,具有电容C1的电容器和具有电感L1及寄生电阻R1的线圈串联连接。此外,电流i1和电压V施加于该谐振电路。另一方面,元件基板107上的包含在TEG内的半导体元件106具有阻抗Z2,并包括看上去具有电感L2和寄生电阻R2的天线线圈。注意,本发明的TEG未设有谐振电路。此外,测量装置104的天线线圈和TEG的天线线圈具有互感M。由从测量装置104辐射的电磁波在该天线线圈内产生感应电动势u2,且电流i2流过该天线线圈。
图2模拟的电路中施加到测量装置104的谐振电路的电压V在谐振条件(C1L1ω2=1)下由公式1表示。
[公式1]
[0038]此外,由于流到半导体元件106的电流i2是由公式2表示,感应电动势u2是由公式3表示,因此通过赋值这些公式可以得到电压V的公式4。注意,j表示虚数单位。
[公式2]
[公式3]
[公式4]
公式4表明电压V和在测量装置104的谐振电路内产生的电流i1之间存在比例关系,且比例系数由ω、R1、M、R2、L2和Z2确定。发现在通过固定ω、R1、M、R2、L2而改变半导体元件106的阻抗Z2的情况下,电压V和电流i1由图3所示曲线图表示。该曲线图可以划分为阻抗Z2等于0的区域、阻抗Z2具有特定值的区域、以及阻抗Z2为无穷大的区域。注意,在阻抗Z2具有特定值的区域内,在相同电压V下,电流i1随阻抗Z2增大而变得更大。
由于施加于测量装置104的天线线圈103的电压V和电流i1的量是可以测量的,因此可以根据它们获得有关TEG的半导体元件106的阻抗Z2的数据。基于该原理,可以以无接触方式评价半导体元件106。于是,由于半导体元件106和薄膜晶体管用相同工艺制造,因此可以获得他们的特性之间的关系。因此,可以通过半导体元件106的特性来检查该薄膜晶体管的特性以及由该薄膜晶体管形成的电路和半导体装置的特性。
下面更具体地描述本发明的模式。
图4示出了设有TEG的元件基板的一模型电路配置,其中该TEG使用二极管401作为具有阻抗为Z2的半导体元件并包括天线线圈402。注意,尽管图4示出了电容器403串联连接到天线线圈402和二极管401的配置,但是并不要求提供该电容器403。提供电容器403用于调整信号的相位分量。因此,对于不需要调整的情形,则不要求提供该电容器403。注意,对于提供电容器403的情形,假设电容包含在公式中的阻抗内。
接下来通过使用图4所示的元件基板来描述评价二极管401的阈值电压Uth的方法。
图5A为二极管401的电压-电流特性(称为I-V特性)曲线,且难以直接获得该特性而不接触电极。另一方面,图5B为示出测量装置104的谐振电路内产生的电压V和电流i1之间的关系的曲线图,该曲线图基于上述原理以无接触方式测量得到。注意,在图5B中,斜率突变的点(V0,I0)对应于二极管401的阈值电压。
通过如此获得二极管401的I-V特性以及二极管401的V0和I0之间的关系,可以通过仅以无接触方式测量来评价该二极管401的阈值电压 Uth。这样,通过获得二极管401的I-V特性以及二极管401的V0和I0之间的关系,可以通过本发明得到二极管401的阈值电压。
实践中,具有与该TEG相同配置的其上形成有天线线圈和电路的标准元件基板优选以接触方式来测量。于是,该元件基板也可以以无接触方式来测量。这是因为,通过以接触方式评价该标准元件基板并在相同的条件下测量该标准元件基板,可以获得以无接触方式测量得到的包含在TEG内的二极管的阈值电压Uth以及V0和I0之间的关系,其中该相同的条件即互感M、天线线圈的电感L2和天线线圈的寄生电阻R2保持不变的条件。
注意,也可以通过使用互感M、天线线圈的电感L2和天线线圈的寄生电容R2来计算阈值电压Uth。可以通过使用本发明的元件基板和测量装置来获得互感M、天线线圈的电感L2和天线线圈的寄生电容R2。天线线圈的L2和R2是依据形状和材料来确定的,且制造过程中的变化可以被抑制。此外,通过在相同测量环境下在相同位置进行测量,可以将该互感维持不变。
此外,当针对具有各种阈值电压Uth的二极管实施本发明所述的这种测量时,可以获得该二极管的阈值电压Uth和测量装置104的电压V0之间的关系,如图5C所示。
一旦得到标准元件基板上二极管的阈值电压Uth和测量装置104的电压V0之间的关系,就可以通过仅以无接触方式测量来评价该二极管的阈值电压。
如上所述,对于本发明中评价元件特性(例如阈值电压的值)的情形,优选地分离地制备可以以接触方式评价的标准元件基板。另一方面,对于相对地比较待评价的元件特性的情形,例如当比较多个元件的阈值电压或者评价单个元件随时间的变化时,不需要制备该标准元件基板。
注意,尽管在本实施方式中描述了二极管作为半导体元件106的情形,半导体元件106还可以是例如晶体管、电阻器元件或者发光元件的元件。此外,半导体元件106不限于选自这些半导体元件的单个元件。一般而言,其可以是包括两个端子的元件或者是包括该元件的电路。对于使用二极管、晶体管或发光元件的情形,可以评价阈值电压,且对于使用电阻器元件的情形,可以评价电阻值。因此,根据本发明,可以以无接触方式获得诸如阈值电压或电阻值的代表元件特性的参数(称为元件参数)。由此可以评价该元件特性。
无接触方式的测量不限于测量该测量装置的电压V和电流i的方法。一般而言,该测量仅要求测量待从测量装置104供应功率数量以及设于元件基板107上的电路等吸收的功率数量。例如,还可以通过测量装置104的电压V以及从设置在元件基板107的天线线圈外围上的磁场探针器获得的磁场强度来实施前述评价。可以使用频谱分析器测量该磁场强度。
如前所述,由于本发明的元件基板,可以以无接触方式评价半导体元件的特性。因此,即使在难以通过将引脚接触电极焊盘来实施测量的情形下,仍可以高效地且高可靠度地评价元件特性。此外,可以抑制评价元件的静电击穿,由此可以高可靠度评价元件特性。
实施方式2
描述与实施方式1不同的本发明的元件基板的评价模式。
图6示出了用于评价阻抗为Z2的半导体元件601的元件基板的模型电路图。设于元件基板上的TEG包括其中天线线圈602、半导体元件601和电容器603串联连接的电路,即,闭环电路。注意,与图4类似地不是必须提供电容器603。
当评价该TEG时,重要的是确定半导体元件的特性是否在半导体制造工艺的可接受范围之内。这里,通过使用图6所示的元件基板,描述确定半导体元件601的特性是否在可接受范围之内的方法。
首先,标准元件基板的TEG包括天线线圈和半导体元件601,其具有与图6所示元件基板相同的结构。于是,制备元件基板,在该元件基板上形成既能够以接触方式又能够以无接触方式来测量的多个TEG。对于以接触方式实施测量的情形,连接到天线等的该TEG的连接布线暴露。此外,对于以无接触方式实施测量的情形,天线安装在TEG上。具有这些模式的TEG可以设于相同的元件基板上。无需说,各个TEG可以设于不同的元件基板上。另外,对于以无接触方式实施测量的情形,可以使用柔性基板作为元件基板。
通过使用这种元件基板,在互感M以及包含在天线线圈内的电感L2和寄生电阻R2保持不变的条件下,以接触方式测量该半导体元件601。因此,可以获得半导体元件601的V-I特性和与无接触方式测量的结果对应的该半导体元件的V-i1曲线之间的关系。通过制造更多的TEG并获得在可接受范围的变化之内的半导体元件的V-i1区域,可以获得该可接受范围。
例如,当半导体元件601的可接受特性示为图7A中的阴影区域时,它们可以示为在无接触(V,i1)平面上图7B中的阴影区域。图7A所示的以接触方式获得的V-I特性与图7B所示的以无接触方式获得的V-I特性,因此可获得半导体元件601的可接受特性。基于图7B示出的所得到的可接受特性图,可以以无接触方式评价半导体元件601。
一旦半导体元件601的可接受特性获得为(V,i1)平面上的区域,则可以通过仅以无接触方式测量来确定半导体元件601的特性是否在可接受范围之内。注意,可以基于半导体装置的规格来确定可接受特性范围。
注意,本实施方式可以与上述实施方式自由组合地实施。
实施方式3
在本实施方式中,描述使用实施方式2所述的评价方法的半导体装置制造工艺。
如图17A所示,形成TEG、芯片等的包括半导体层的薄膜晶体管形成于作为元件基板的玻璃基板701上。薄膜晶体管形成于例如玻璃基板的非柔性基板上,由此可以以接触方式检查该TEG。通过以接触方式检查TEG,得到图7A所示的V-I特性(图17D中的S100)。随后,形成无接触方式测量中的可接受特性图(V-i1曲线),如图7B所示。
随后,如图17B所示,剥离玻璃基板701且柔性基板702提供为元件基板。以无接触方式检查柔性基板702上的TEG(图17D中的S102)。随后,确定该元件基板是否具有在上面所示的可接受特性图内的可接受特性(图17D中的S103)。该可接受特性是指该元件基板的一个参数。
通过以无接触方式检查该TEG,还可以获得该TEG的静态特性或动态特性。
之后,如图17C所示,确定为具有可接受特性的元件基板被切割成各个芯片(图17D中的S104)并完成(图17D中的S105)。按照上述方式,可以制造例如芯片的半导体装置。
此时,可以检查各个芯片(图17D中的S 106)。对于包含天线的芯片的情形,可以以无接触方式检查各个芯片。对于不包含天线的芯片的情形,可以与天线连接端子接触地来检查各个芯片。
通过图17D中的流程图示出了上述工艺。如该流程图所示,确定为具有可接受特性的元件基板被切割成各个芯片并完成。按照上述方式,可以制造例如芯片的半导体装置。
通过使用本发明的元件基板的这种评价方法,可以针对各个元件基板检查例如芯片的半导体装置的缺陷。因此,可以实现半导体装置的高速缺陷检查。
实施方式4
描述与实施方式1和2不相同的本发明的元件基板的配置和评价模式。
本发明的元件基板包括如图8A所示设有天线线圈804、电容器805、电源电路801、晶体管803和环形振荡器802的TEG。天线线圈804、电容器805和电源电路801串联连接。晶体管803与电容器805及天线线圈804并联连接。晶体管803的栅电极连接到环形振荡器802的输出(Sout)。电源电路801的一个端子接地(GND),另一个端子连接到环形振荡器802的电源(VDD)。晶体管803作为用于调制天线线圈804的负载的晶体管。
当在这种元件基板上的天线线圈804内产生感应电动势时,电源电路801产生提供给环形振荡器802的电源电压。环形振荡器802在被供电时输出发送信号,且晶体管803的开关可以使用该发送信号来实施。测量装置104可以通过测量电源变化的周期来评价环形振荡器802的振荡频率。
作为具体的评价方法,例如,测量该环形振荡器的振荡频率来评价其相对变化。通过在各种有压力(stressfu1)条件下评价随时间变化和各种条件下的频率变化,可以评价该环形振荡器和该电源电路的可靠性。
或者,通过采用用于实际无线芯片的电源电路,测量该环形振荡器的振荡频率。由于无线芯片内逻辑电路的频率特性和该环形振荡器的频率特性之间存在关联,因此可以通过测量该振荡频率来评价以相同工艺制造的无线芯片的特性。也就是说,可以通过形成为TEG的环形振荡器来评价包括在该无线芯片内的电源电路的能力。
此外,可以通过使用磁场探针器以及频谱分析器或示波器来评价环形振荡器和电源电路的可靠性。
此外,如实施方式1或2所述,即使对于使用环形振荡器的情形,也可以制备标准元件基板。该标准元件基板设有可以以接触方式测量的环形振荡器和可以以无接触方式测量的环形振荡器。因此可以评价该环形振荡器的动态特性或静态特性,即,振荡频率和电源之间的关系。此外,如实施方式1或2所述,通过提供更多的环形振荡器可以确定可接受特性范 围。
注意,如图8B所示,可以省略晶体管803,只要可以实施该测量和评价即可。如果不要求负载调制,则不需要提供晶体管803,因为晶体管803提供用于调制天线线圈的负载。
注意,本实施方式可以与上述实施方式自由组合地实施。
实施例
实施例1
描述实施方式4中使用的电源电路801的具体示例。
在图9所示的电源电路中,二极管901和902串联连接,且电容器903设于二极管901的输出和二极管902的输入之间。二极管902的输入接地(GND)。这种电源电路将幅值为Vin的交变电流信号输入到二极管901的输入,并输出电源电压Vout。输入的交变电流信号被二极管901整流并被电容器903稳定。
在图10所示的电源电路中,调节器1002设于对应于图9的电源电路的电源1001的下一级。调节器1002是用于保持输出电压几乎不变(不管输入电压如何)的电路,且已知电路可以用于该调节器1002。图10所示的电源电路是优选的,因为如图11所示,可以输出稳定的电压而不严重依赖于输入的交变电流信号的幅值Vin。
实施例2
本发明的TEG甚至可以应用于以接触方式测量的情形。接触的电极焊盘越少,则静态击穿的出现越少。此外,尽管难以使用大量电极焊盘以接触方式测量柔性芯片,但是在某些情况下可以使用少量电极焊盘以接触方式测量柔性芯片。
这种情况下,可以使用设有例如图12和13的模型电路图所示的TEG的元件基板。图12所示的TEG包括电容器1204、天线线圈1203、晶体管1202、环形振荡器1201和两个电源焊盘1205及1206。从电源焊盘1205和1206供应电源电压。此外,环形振荡器1201的电源(VDD)和GND分别连接到电源焊盘1205和1206。这种TEG称为环形振荡器评价电路。该环形振荡器评价电路可以描述为能够无线地测量振荡频率的电路。
具有该环形振荡器评价电路的这种元件基板可以测量将输入的电源电压以及振荡频率。因此可以准确地评价环形振荡器1201的特性。因此,可以准确地评价薄膜晶体管形成的电路的特性。
作为减少电极焊盘数目的配置,可以使用两个公共的电极焊盘1302和1303来并联连接多个环形振荡器评价电路1301(1)至1301(n)。通过连接该多个环形振荡器评价电路,可以更精确地实施特性评价。
注意,本实施例可以与上述实施方式自由地组合,或者被上述实施方式的TEG替换。
实施例3
在本实施例中,描述由频谱分析器对具有环形振荡器评价电路的元件基板的测量结果。
如图14所示,用于频谱分析器144的天线线圈插在由间隔物141支持的一对基底140之间。皮探针(pico probe)引脚142接触置于基底之一上的具有环形振荡器评价电路的评价元件基板143上,由此测量频率输出到所连接的示波器。注意,布置了51级环形振荡器,n沟道薄膜晶体管的沟道宽度设置为10μm,p沟道薄膜晶体管的沟道宽度设置为20μm,这两个薄膜晶体管的沟道长度均设置为1μm,且栅极绝缘膜的厚度设置为40nm。此外,n沟道薄膜晶体管具有LDD结构,且p沟道薄膜晶体管具有单漏极结构。
图15示出了由示波器测量的环形振荡器振荡频率的结果。图16示出了由频谱分析器测量的环形振荡器振荡频率的结果。由于图15所示波形基本上对应于图16所示波形,发现可以利用无接触天线通过频谱分析器以无接触方式测量环形振荡器评价电路的振荡频率。
本申请是基于2005年3月7日在日本专利局提交的日本专利申请No.2005-061717,其全部内容结合于此作为参考。
附图标记
101:控制电路,102:无线电波接口,103:天线线圈,104:测量装置,105:天线线圈,106:半导体元件,107:元件基板,140:基底,141:隔离物,142:皮探针引脚,143:评价元件基板,144:用于谱分析器的天线线圈,401:二极管,402:天线线圈,403:电容器,601:半导体元件,602:天线线圈,603:电容器,701:玻璃基板,702:柔性基板,801:电源电路,802:环形振荡器,803:晶体管,804:天线线圈,805:电容器,901:二极管,902:二极管,903:电容器,1001:电源,1002:调节器,1201:环形振荡器,1202:晶体管,1203:天线线圈,1204:电容器,1205:电源焊盘,1301:环形振荡器评价电路,1302:电极焊盘。
Claims (5)
1.一种半导体装置的制造方法,包括:
在第一基板上形成包括第一半导体层的测试基本组和包括第二半导体层的薄膜晶体管;
以接触方式检查所述测试基本组;
从所述第一基板剥离所述测试基本组和所述薄膜晶体管;
将所述测试基本组和所述薄膜晶体管转移到第二基板上;
通过以无接触方式检查转移到所述第二基板上的所述测试基本组来评价所述薄膜晶体管的特性;以及
切割所述第二基板。
2.一种半导体装置的制造方法,包括:
在第一基板上形成包括第一半导体层的测试基本组和包括第二半导体层的薄膜晶体管;
以接触方式检查所述测试基本组;
从所述第一基板剥离所述测试基本组和所述薄膜晶体管;
将所述测试基本组和所述薄膜晶体管转移到第二基板上;
通过以无接触方式检查转移到所述第二基板上的所述测试基本组来评价所述薄膜晶体管的特性;
切割所述第二基板;以及
检查所述切割的第二基板上的所述薄膜晶体管。
3.如权利要求1至2的任意一项所述的半导体装置的制造方法,还包括:
通过所述接触检查获得所述测试基本组的电压-电流特性。
4.如权利要求1至2的任意一项所述的半导体装置的制造方法,其中所述第一半导体层和所述第二半导体层以相同工艺形成于所述第一基板上。
5.如权利要求1至2的任意一项所述的半导体装置的制造方法,其中所述切割的第二基板上的所述薄膜晶体管的特性在可接受范围之内。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061717 | 2005-03-07 | ||
JP2005-061717 | 2005-03-07 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800074776A Division CN101137912B (zh) | 2005-03-07 | 2006-03-02 | 元件基板、检查方法及半导体装置制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102590729A true CN102590729A (zh) | 2012-07-18 |
CN102590729B CN102590729B (zh) | 2014-10-29 |
Family
ID=36953385
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800074776A Expired - Fee Related CN101137912B (zh) | 2005-03-07 | 2006-03-02 | 元件基板、检查方法及半导体装置制造方法 |
CN201110437283.2A Expired - Fee Related CN102590729B (zh) | 2005-03-07 | 2006-03-02 | 元件基板、检查方法及半导体装置制造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800074776A Expired - Fee Related CN101137912B (zh) | 2005-03-07 | 2006-03-02 | 元件基板、检查方法及半导体装置制造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US7821279B2 (zh) |
CN (2) | CN101137912B (zh) |
WO (1) | WO2006095791A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109581196A (zh) * | 2018-12-26 | 2019-04-05 | 北京无线电计量测试研究所 | 一种包含工艺角检测电路的芯片及检测方法 |
CN110031744A (zh) * | 2017-12-12 | 2019-07-19 | 美光科技公司 | 用于测试半导体裸片的测试探针设备及相关系统及方法 |
CN113408234A (zh) * | 2021-07-15 | 2021-09-17 | 南通大学 | 一种集成电路芯片引脚电磁耦合能量估计方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006095791A1 (en) * | 2005-03-07 | 2006-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Element substrate, inspecting method, and manufacturing method of semiconductor device |
US7808253B2 (en) * | 2005-12-02 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Test method of microstructure body and micromachine |
US7832647B2 (en) | 2006-06-30 | 2010-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5517638B2 (ja) * | 2009-01-29 | 2014-06-11 | パナソニック株式会社 | 実装部品検査方法、およびその方法を実施する実装部品検査装置、およびその実装部品検査装置を備えた部品実装機 |
JP4685953B2 (ja) * | 2009-07-17 | 2011-05-18 | Dowaエレクトロニクス株式会社 | 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法 |
JP2013102356A (ja) * | 2011-11-08 | 2013-05-23 | Panasonic Corp | 無線装置およびその製造方法 |
US9349029B2 (en) * | 2012-07-11 | 2016-05-24 | Tag-Comm Inc. | Transmission apparatus for a wireless device |
US9178731B2 (en) | 2012-07-11 | 2015-11-03 | Tag-Comm Inc. | Transmission apparatus for a wireless device using delta-sigma modulation |
DE102013102322B4 (de) * | 2013-03-08 | 2018-05-30 | Osram Opto Semiconductors Gmbh | Verfahren und Vorrichtung zur Vermessung und Optimierung einer optoelektronischen Komponente |
US9678115B2 (en) * | 2014-05-13 | 2017-06-13 | General Electric Company | Contactless voltage sensing devices |
WO2016044912A1 (en) | 2014-09-22 | 2016-03-31 | Tag-Comm Inc. | Transmission apparatus for a wireless device using delta-sigma modulation |
JP7010143B2 (ja) * | 2018-05-24 | 2022-02-10 | 三菱電機株式会社 | 絶縁基板の検査方法、検査装置 |
TWI694550B (zh) * | 2018-08-31 | 2020-05-21 | 友達光電股份有限公司 | 晶粒檢測方法及系統 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1375859A (zh) * | 2001-03-19 | 2002-10-23 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
JP2003271912A (ja) * | 2002-03-14 | 2003-09-26 | Mitsubishi Materials Corp | Idタグ、idタグを有する集積回路用基板、この集積回路用基板の製造方法、及びid検出装置 |
JP2004037213A (ja) * | 2002-07-02 | 2004-02-05 | Konica Minolta Holdings Inc | 半導体パッケージ及びその製造方法並びに半導体パッケージの検査方法 |
JP2004150840A (ja) * | 2002-10-29 | 2004-05-27 | Hitachi Ltd | 半導体集積回路の不良解析装置、システムおよび検出方法 |
JP2004290784A (ja) * | 2003-03-26 | 2004-10-21 | Calsonic Kansei Corp | 触媒担体の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130803A (ja) | 1993-11-04 | 1995-05-19 | Kawasaki Steel Corp | 半導体の電気特性測定方法 |
JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH08334541A (ja) | 1995-06-05 | 1996-12-17 | Mitsubishi Electric Corp | 電流検出器及びそれを利用したプリント板配線の接触部検出方法 |
CA2308820A1 (en) | 2000-05-15 | 2001-11-15 | The Governors Of The University Of Alberta | Wireless radio frequency technique design and method for testing of integrated circuits and wafers |
JP2002217258A (ja) * | 2001-01-22 | 2002-08-02 | Hitachi Ltd | 半導体装置およびその測定方法、ならびに半導体装置の製造方法 |
US6850080B2 (en) | 2001-03-19 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Inspection method and inspection apparatus |
JP2003188416A (ja) | 2001-12-20 | 2003-07-04 | Sony Corp | 電気回路の検査方法、電子部品、電子応用装置及び画像表示装置 |
JP4262466B2 (ja) * | 2002-10-28 | 2009-05-13 | アークレイ株式会社 | 分析用具および分析装置 |
US7231310B2 (en) | 2004-05-20 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for evaluating semiconductor device |
WO2006095791A1 (en) * | 2005-03-07 | 2006-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Element substrate, inspecting method, and manufacturing method of semiconductor device |
-
2006
- 2006-03-02 WO PCT/JP2006/304519 patent/WO2006095791A1/en active Application Filing
- 2006-03-02 CN CN2006800074776A patent/CN101137912B/zh not_active Expired - Fee Related
- 2006-03-02 US US11/817,435 patent/US7821279B2/en not_active Expired - Fee Related
- 2006-03-02 CN CN201110437283.2A patent/CN102590729B/zh not_active Expired - Fee Related
-
2010
- 2010-10-22 US US12/910,426 patent/US8159257B2/en active Active
-
2012
- 2012-04-13 US US13/446,614 patent/US9188631B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1375859A (zh) * | 2001-03-19 | 2002-10-23 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
JP2003271912A (ja) * | 2002-03-14 | 2003-09-26 | Mitsubishi Materials Corp | Idタグ、idタグを有する集積回路用基板、この集積回路用基板の製造方法、及びid検出装置 |
JP2004037213A (ja) * | 2002-07-02 | 2004-02-05 | Konica Minolta Holdings Inc | 半導体パッケージ及びその製造方法並びに半導体パッケージの検査方法 |
JP2004150840A (ja) * | 2002-10-29 | 2004-05-27 | Hitachi Ltd | 半導体集積回路の不良解析装置、システムおよび検出方法 |
JP2004290784A (ja) * | 2003-03-26 | 2004-10-21 | Calsonic Kansei Corp | 触媒担体の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110031744A (zh) * | 2017-12-12 | 2019-07-19 | 美光科技公司 | 用于测试半导体裸片的测试探针设备及相关系统及方法 |
CN110031744B (zh) * | 2017-12-12 | 2022-04-26 | 美光科技公司 | 用于测试半导体裸片的测试探针设备及相关系统及方法 |
US11402426B2 (en) | 2017-12-12 | 2022-08-02 | Micron Technology, Inc. | Inductive testing probe apparatus for testing semiconductor die and related systems and methods |
CN109581196A (zh) * | 2018-12-26 | 2019-04-05 | 北京无线电计量测试研究所 | 一种包含工艺角检测电路的芯片及检测方法 |
CN113408234A (zh) * | 2021-07-15 | 2021-09-17 | 南通大学 | 一种集成电路芯片引脚电磁耦合能量估计方法 |
CN113408234B (zh) * | 2021-07-15 | 2023-08-08 | 南通大学 | 一种集成电路芯片引脚电磁耦合能量估计方法 |
Also Published As
Publication number | Publication date |
---|---|
US9188631B2 (en) | 2015-11-17 |
CN101137912B (zh) | 2012-02-01 |
US20110089955A1 (en) | 2011-04-21 |
CN101137912A (zh) | 2008-03-05 |
US7821279B2 (en) | 2010-10-26 |
US20090033350A1 (en) | 2009-02-05 |
US20120200312A1 (en) | 2012-08-09 |
US8159257B2 (en) | 2012-04-17 |
CN102590729B (zh) | 2014-10-29 |
WO2006095791A1 (en) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101137912B (zh) | 元件基板、检查方法及半导体装置制造方法 | |
US7595650B2 (en) | Magnetic field probe apparatus and a method for measuring magnetic field | |
KR100190540B1 (ko) | 전자 프로브_테스트 장치_ | |
JP5161876B2 (ja) | Ac結合パラメトリック試験プローブ | |
US5594358A (en) | Radio frequency probe and probe card including a signal needle and grounding needle coupled to a microstrip transmission line | |
EP1506428B1 (en) | Method for calibrating and de-embedding, set of devices for de-embedding and vector network analyzer | |
CN101996912B (zh) | 集成电路晶圆级测试方法、半导体装置测试系统及其方法 | |
JPH1070160A (ja) | 集積回路の電気的導通テストのための内蔵機能 | |
Kang et al. | A simple parameter extraction method of spiral on-chip inductors | |
US20090021273A1 (en) | On-wafer test structures | |
EP1831707B1 (en) | Method and apparatus for contactless testing of rfid straps | |
US6388455B1 (en) | Method and apparatus for simulating a surface photo-voltage in a substrate | |
JP2011196813A (ja) | 半導体集積回路のテスト方法、および、テストシステム | |
JP4883679B2 (ja) | 素子基板、検査方法、及び半導体装置の作製方法 | |
TW201439544A (zh) | 半導體晶片探棒及使用半導體晶片探棒進行傳導形式電磁放射之量測裝置 | |
CN105203852B (zh) | 用于集成无源器件的测试板以及测试方案 | |
JPH06295949A (ja) | 検査装置、検査方法及び半導体装置 | |
JP3337013B2 (ja) | 大規模集積回路の非接触計測装置 | |
CN100514628C (zh) | 射频测试键结构 | |
JPH07122602A (ja) | 高周波プローブ及びプローブカード | |
JPWO2006085372A1 (ja) | 電子タグ用インレットの製造方法 | |
CN203950019U (zh) | 用于集成无源器件的测试板以及测试系统 | |
US20130141114A1 (en) | Non-linear kerf monitor and design structure thereof | |
CN104767572B (zh) | 无线通信装置的级间测试装置 | |
JPH09102521A (ja) | プローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141029 Termination date: 20180302 |
|
CF01 | Termination of patent right due to non-payment of annual fee |