CN113408234A - 一种集成电路芯片引脚电磁耦合能量估计方法 - Google Patents

一种集成电路芯片引脚电磁耦合能量估计方法 Download PDF

Info

Publication number
CN113408234A
CN113408234A CN202110798779.6A CN202110798779A CN113408234A CN 113408234 A CN113408234 A CN 113408234A CN 202110798779 A CN202110798779 A CN 202110798779A CN 113408234 A CN113408234 A CN 113408234A
Authority
CN
China
Prior art keywords
pin
signal pin
signal
simplified model
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110798779.6A
Other languages
English (en)
Other versions
CN113408234B (zh
Inventor
唐慧
葛杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong University
Original Assignee
Nantong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong University filed Critical Nantong University
Priority to CN202110798779.6A priority Critical patent/CN113408234B/zh
Publication of CN113408234A publication Critical patent/CN113408234A/zh
Application granted granted Critical
Publication of CN113408234B publication Critical patent/CN113408234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Abstract

本发明属于电磁兼容领域，特别涉及一种集成电路芯片引脚电磁耦合能量估计方法，该集成电路芯片每边设置一个接地引脚和若干个信号引脚，四个所述接地引脚关于所述集成电路芯片的中心旋转对称。本发明提供的估计方法包括：S1.任意选择所述集成电路芯片两个相邻边，将所述相邻边上接地引脚之间的信号引脚保留，删除其他信号引脚，得到简化模型；S2.从所述简化模型中选择最大平均吸收功率信号引脚，采用该最大平均吸收功率信号引脚的平均吸收功率来衡量所述集成电路芯片的引脚电磁耦合能量。本方法误差小，为集成电路电磁兼容设计提供了简单便捷的估计方法。

Description

一种集成电路芯片引脚电磁耦合能量估计方法
技术领域
本发明属于电磁兼容领域，特别涉及一种集成电路芯片引脚电磁耦合能量估计方法。
背景技术
高性能的电子系统不断发展对电路的集成度要求越来越高，现代电子产品和设备中大量使用集成电路芯片(IC)。耦合到IC封装中的电磁能量对内部电路的性能可能产生重大影响，进而影响整个系统性能。因此对该能量水平的评估是电磁兼容领域的一项重要内容。目前已有大量的研究工作和标准对IC电磁干扰和电磁辐射建模、分析以及测试。但是计算耦合到IC封装中的电磁能量耗时也占用大量计算机内存，运算结果文件也占据大量存储空间。封装类型的多样性，数量众多的引脚，以及高集成度和小型化带来的引脚间的交叉耦合也使得研究过程变得复杂，难以建立合适的等效电路进行分析计算。
发明内容
有鉴于此，本发明目的在于提供一种集成电路芯片引脚电磁耦合能量估计方法，该估计方法可以快速地估计外部干扰对内部电路的影响水平，节约计算的时间和占用的内存。
为实现以上目的，本发明提供了一种集成电路芯片引脚电磁耦合能量估计方法，该集成电路芯片每边各设置一个接地引脚和若干个信号引脚，四个所述接地引脚关于所述集成电路芯片的中心旋转对称，包括以下步骤：
S1.选择所述集成电路芯片的任意两条相邻边，将所述两条相邻边上的两个接地引脚之间的信号引脚保留，删除其他信号引脚，得到简化模型；
S2.从所述简化模型中选择平均吸收功率最大的信号引脚作为最大平均吸收功率信号引脚，采用该最大平均吸收功率信号引脚的平均吸收功率来衡量所述集成电路芯片的引脚电磁耦合能量。
进一步的，所述从所述简化模型中选择最大平均吸收功率信号引脚，具体为：计算各个信号引脚在随机入射电磁波照射下的平均吸收功率，选择最大的平均吸收功率并将其对应的信号引脚作为最大平均吸收功率信号引脚。
进一步的，所述从所述简化模型中选择最大平均吸收功率信号引脚，具体为：
S21.确定所述简化模型中间位置信号引脚和拐角位置信号引脚；
其中，所述中间位置信号引脚与所述简化模型中的一个接地引脚相隔M个信号引脚，若所述简化模型中信号引脚的数量N为奇数，则M为(N-1)/2；若所述简化模型中信号引脚的数量N为偶数，则M为N/2和N/2-1；
所述拐角位置信号引脚为所述两条相邻边上最靠近所述两个相邻边交界处的信号引脚；
S22.计算所述中间位置信号引脚和所述拐角位置信号引脚在随机入射电磁波照射下的平均吸收功率，选择最大的平均吸收功率并将其对应的信号引脚作为最大平均吸收功率信号引脚。
进一步的，所述平均吸收功率的计算公式如下式所示：
Figure BDA0003163841200000011
Figure BDA0003163841200000012
Figure BDA0003163841200000013
其中，Po和Pi分别是为混响室内随机入射电磁波照射下任意信号引脚朝外末端负载Zo和朝内末端负载Zi上的吸收功率，Vo和Vi分别是任意信号引脚朝外末端负载Zo和朝内末端负载Zi上的电压；<Po>、<Pi>分别为混响室内随机入射电磁波照射下信号引脚朝外末端负载Zo和朝内末端负载Zi上的平均吸收功率，<|Vo|2＞、<|Vi|2＞为混响室内随机入射电磁波照射下信号引脚朝外末端负载Zo和朝内末端负载Zi上的电压的均方值，α、γ、θ、φ分别为入射电磁波的相角、入射角、偏振角和方位角，<>表示所有入射角、偏振角和相角下的平均值，*表示共轭运算。
与现有技术相比，本发明提供的引脚电磁耦合能量估计方法缩短了大量的计算机仿真时间，节省了耗费的内存，也节约了仿真结果文件的占用的存储空间；对于IC封装中耦合电磁能量的计算也大大简化成选择合适的信号引脚计算平均吸收功率进行估计，从而对解决封装引脚数量众多、高集成度和小型化带来的引脚间的交叉耦合等原因难以建立合适的等效电路进行分析计算的问题提供了很好的借鉴作用，为集成电路电磁兼容设计提供了简单便捷的估计方法。
附图说明
图1是本发明实施例提供的IC封装结构示意图；
图2为本发明实施例提供的IC完整封装模型；
图3为本发明实施例提供的IC简化模型；
图4为编号为1、51、52的信号引脚在完整封装模型和简化模型中的平均吸收功率对比曲线图；
图5为本发明实施例提供的IC完整封装模型中不同信号引脚平均吸收功率大小对比图。
附图标记：1、四边接地IC；11、信号引脚；111、随机入射电磁波；12、接地引脚；13、内部本地接地环；2、PCB；21、介质基板；22、金属地。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
如图1所示，本发明实施例提供的IC封装中采用的LQFP 52IC为四边接地IC，即四边均仅设置有一个接地引脚12的集成电路芯片。LQFP 52IC设置于一块印刷电路板(PCB)上，此处的装配用的PCB 2包括介质基板21和设置在介质基板背面的金属地22，介质基板21采用FR4介质基板，介电常数εr＝4.4，厚度ts＝1.55mm，尺寸40mm×40mm。四边接地IC内部设置有内部本地接地环13，四边接地IC设置有若干个接地引脚12和若干个信号引脚11，信号引脚11通过115Ω特性阻抗的微带线与外部电路连接，通过50Ω特性阻抗的传输线与内部电路连接。
根据图1所示的IC封装，在全波分析软件CST STUDIO SUITE 2019中建立如图2所示的IC完整封装模型，四边接地IC设置于PCB上，PCB包括介质基板21和设置在介质基板背面的金属地22。四边接地IC内部设置有内部本地接地环13，每边中间设置一个接地引脚12，接地引脚12朝内末端与内部本地接地环13相连接，朝外末端与金属地22相连接；每边设置若干个信号引脚11，信号引脚11为二端口网络，朝外末端设置成115Ω端口，朝内末端设置成50Ω端口。外部入射电磁波在信号引脚12上激励起耦合电流，然后顺着信号引脚12流进IC内部，进而被内部负载所吸收。
从IC完整封装模型中任意选择两个相邻边，记为第一边和第二边，第一边上的接地引脚与第二边上的接地引脚之间的信号引脚(编号为1-5和46-52的信号引脚)保留，其他信号引脚删除，得到如图3所示的简化模型。该简化模型中，信号引脚数量N为12。数量为完整模型中信号引脚数量的四分之一。
在全波分析软件CST STUDIO SUITE 2019中基于Gauss-Legendre Quadrature方法，用64个平面波入射到分析模型中，进行模拟仿真。仿真硬件条件为：CPU采用Intel Corei7-8th Gen@2.20GHz，RAM为64.0GB。
基于上述条件，对完整封装模型和简化模型进行仿真，分别得到两个模型中每个信号引脚在64个入射平面波照射下的吸收功率，计算时间、高峰占用内存和计算结果文件大小如表1所示。
表1完整模型与简化模型在CST中仿真计算时间、高峰占用内存和计算结果文件大小
模型 计算时间 高峰占用内存 计算结果文件大小
完整模型 5h7m59s 383652kB 3520MB
简化模型 2h5m16s 176936kB 932MB
根据表1可知，对比完整模型，在分析计算吸收功率时，简化模型占用更少的时间和内存，运算结果文件也更小。
在图3所示的简化模型中寻找中间位置信号引脚和拐角位置信号引脚；
中间位置信号引脚与其中一个接地引脚相隔M个信号引脚，若所述简化模型中信号引脚的数量N为奇数，则M为(N-1)/2；若所述简化模型中信号引脚的数量N为偶数，则M为N/2和N/2-1；
本发明实施例的简化模型的信号引脚数量N为12，为偶数，则根据公式可知，M为6和5，从编号为6的接地引脚出发，相隔5和6个信号引脚，选择编号为52和51的信号引脚作为中间位置信号引脚。
然后在本发明实施例的简化模型中，选择编号为1和52的信号引脚作为拐角位置信号引脚。
计算本发明实施例简化模型的中间位置信号引脚和拐角位置信号引脚在混响室内随机入射电磁波照射下的平均吸收功率，选择最大的平均吸收功率并将其对应的信号引脚作为最大平均吸收功率信号引脚。
平均吸收功率的计算公式如下式所示：
Figure BDA0003163841200000031
Figure BDA0003163841200000032
Figure BDA0003163841200000033
Figure BDA0003163841200000034
其中，Po和Pi分别是为混响室内随机入射电磁波照射下任意信号引脚朝外末端负载Zo和朝内末端负载Zi上的吸收功率，Vo和Vi分别是任意信号引脚朝外末端负载Zo和朝内末端负载Zi上的电压；<Po>、<Pi>分别为混响室内随机入射电磁波照射下信号引脚朝外末端负载Zo和朝内末端负载Zi上的平均吸收功率，<|Vo|2＞、<|Vi|2＞为混响室内随机入射电磁波照射下信号引脚朝外末端负载Zo和朝内末端负载Zi上的电压的均方值，α、γ、θ、φ分别为入射电磁波的相角、入射角、偏振角和方位角，<>表示所有入射角、偏振角和相角下的平均值，*表示共轭运算。本实施例仅分析进入到内部电路的耦合能量，因此平均吸收功率计算使用朝内末端负载Zi上的电压Vi。
分别在简化模型和完整封装模型中计算编号为1、51和52的信号引脚的在随机入射电磁波照射下的平均吸收功率，对比曲线图如图4所示。根据图4可知，在低于6GHz频率范围内，简化模型中的平均吸收功率与完整封装模型中的平均吸收功率吻合度较高，仅在7GHz处比完整模型中高约6dB。另外，图5再对完整封装模型中的引脚1和46-52的平均吸收功率进行了分析，可见距离接地引脚(12)越远，吸收功率越大，即引脚1和引脚52的吸收功率最大，且两者相当。从EMC评估角度来说，应当考虑最大的耦合进IC中的干扰，而根据简化模型能够快速计算出该值作为EMC耦合能量的估计。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (4)

1.一种集成电路芯片引脚电磁耦合能量估计方法，所述集成电路芯片每边各设置一个接地引脚和若干个信号引脚，四个所述接地引脚关于所述集成电路芯片的中心旋转对称，其特征在于，包括以下步骤：
S1.选择所述集成电路芯片的任意两条相邻边，将所述两条相邻边上的两个接地引脚之间的信号引脚保留，删除其他信号引脚，得到简化模型；
S2.从所述简化模型中选择平均吸收功率最大的信号引脚作为最大平均吸收功率信号引脚，采用该最大平均吸收功率信号引脚的平均吸收功率来衡量所述集成电路芯片的引脚电磁耦合能量。
2.根据权利要求1所述的集成电路芯片引脚电磁耦合能量估计方法，其特征在于，所述从所述简化模型中选择最大平均吸收功率信号引脚，具体为：计算所述简化模型中各个信号引脚在随机入射电磁波照射下的平均吸收功率，选择最大的平均吸收功率并将其对应的信号引脚作为最大平均吸收功率信号引脚。
3.根据权利要求1所述的集成电路芯片引脚电磁耦合能量估计方法，其特征在于，所述从所述简化模型中选择最大平均吸收功率信号引脚，具体为：
S21.确定所述简化模型中间位置信号引脚和拐角位置信号引脚；
其中，所述中间位置信号引脚与所述简化模型中的一个接地引脚相隔M个信号引脚，若所述简化模型中信号引脚的数量N为奇数，则M为(N-1)/2；若所述简化模型中信号引脚的数量N为偶数，则M为N/2和N/2-1；
所述拐角位置信号引脚为所述两条相邻边上最靠近所述两个相邻边交界处的信号引脚；
S22.计算所述中间位置信号引脚和所述拐角位置信号引脚在随机入射电磁波照射下的平均吸收功率，选择最大的平均吸收功率并将其对应的信号引脚作为最大平均吸收功率信号引脚。
4.根据权利要求1～3任一项所述的集成电路芯片引脚电磁耦合能量估计方法，其特征在于，所述平均吸收功率的计算公式如下式所示：
Figure FDA0003163841190000011
Figure FDA0003163841190000012
Figure FDA0003163841190000013
其中，Po和Pi分别是为混响室内随机入射电磁波照射下任意信号引脚朝外末端负载Zo和朝内末端负载Zi上的吸收功率，Vo和Vi分别是任意信号引脚朝外末端负载Zo和朝内末端负载Zi上的电压；<Po>、<Pi>分别为混响室内随机入射电磁波照射下信号引脚朝外末端负载Zo和朝内末端负载Zi上的平均吸收功率，<|Vo|2>、<|Vi|2>为混响室内随机入射电磁波照射下信号引脚朝外末端负载Zo和朝内末端负载Zi上的电压的均方值，α、γ、θ、φ分别为入射电磁波的相角、入射角、偏振角和方位角，<>表示所有入射角、偏振角和相角下的平均值，*表示共轭运算。
CN202110798779.6A 2021-07-15 2021-07-15 一种集成电路芯片引脚电磁耦合能量估计方法 Active CN113408234B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110798779.6A CN113408234B (zh) 2021-07-15 2021-07-15 一种集成电路芯片引脚电磁耦合能量估计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110798779.6A CN113408234B (zh) 2021-07-15 2021-07-15 一种集成电路芯片引脚电磁耦合能量估计方法

Publications (2)

Publication Number Publication Date
CN113408234A true CN113408234A (zh) 2021-09-17
CN113408234B CN113408234B (zh) 2023-08-08

Family

ID=77686382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110798779.6A Active CN113408234B (zh) 2021-07-15 2021-07-15 一种集成电路芯片引脚电磁耦合能量估计方法

Country Status (1)

Country Link
CN (1) CN113408234B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102590729A (zh) * 2005-03-07 2012-07-18 株式会社半导体能源研究所 元件基板、检查方法及半导体装置制造方法
US20210028797A1 (en) * 2019-07-24 2021-01-28 Samsung Electronics Co., Ltd. Transceiver using active device array and antenna module including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102590729A (zh) * 2005-03-07 2012-07-18 株式会社半导体能源研究所 元件基板、检查方法及半导体装置制造方法
US20210028797A1 (en) * 2019-07-24 2021-01-28 Samsung Electronics Co., Ltd. Transceiver using active device array and antenna module including the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LUDˇEK KLIMEˇS AND PETR BULANT: "Prevailing-frequency approximation of the coupling ray theory for electromagnetic waves or elastic S waves", SPRINGER *
杜月林;边伟成;郑宝玉;: "异构网络中射频能量收集技术研究与实现", 南京邮电大学学报(自然科学版), no. 02 *

Also Published As

Publication number Publication date
CN113408234B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
Wang et al. An efficient approach for power delivery network design with closed-form expressions for parasitic interconnect inductances
US7778039B2 (en) Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise
Kim et al. Physics-based inductance extraction for via arrays in parallel planes for power distribution network design
Kim et al. Effects of on-chip and off-chip decoupling capacitors on electromagnetic radiated emission
Ryu et al. High-Frequency Simultaneous Switching Output Noise (SSO) Simulation Methodology for a DDR333/400 Data Interface
Fan et al. Lumped-circuit model extraction for vias in multilayer substrates
CN113408234B (zh) 一种集成电路芯片引脚电磁耦合能量估计方法
CN109063318B (zh) 基于建模仿真的SiP器件电源完整性评价方法和装置
Berg et al. FDTD and FEM/MOM modeling of EMI resulting from a trace near a PCB edge
Montrose Analysis on loop area trace radiated emissions from decoupling capacitor placement on printed circuit boards
Xia et al. A Fast Cascading Method for Predicting the Coupling from External Plane Waves to PCBs
Choi Noise suppression and isolation in mixed-signal systems using alternating impedance electromagnetic bandgap (AI-EBG) structure
Hwang et al. Coupling analysis and equivalent circuit model of the IC stripline method
Ndip Novel methodologies for efficient and accurate modeling and optimization of system-in-package modules for RF/high-speed applications
Zhu Physics-based equivalent circuit model extraction for system level PDN and a novel PDN impedance measurement method
Chen et al. The applications of EBG structures in power/ground plane pair SSN suppression
Fischer et al. Mutual inductance of capacitor low-pass filters
Kim et al. A low EMI characteristic of LPDDR5 SDRAM with edge-placed PADs and short re-distribution lines
Beyene et al. Modeling and analysis of power distribution networks for gigabit applications
Figueroa et al. High performance socket characterization technique for microprocessors
Kim et al. Efficient on-chip decoupling capacitor design on an 8-bit microcontroller to reduce simultaneous switching noise and electromagnetic radiated emission
Ho et al. Design and Characteristic Calibration of TEM Cell for IC Radiation EMC Test
Li et al. On the accuracy of cross-talk modeling in high-speed digital circuits using the accelerated boundary element method
Lin et al. Partial uniplanar compact electromagnetic bandgap combined with high-impedance surface to suppress simultaneous switching noise
Criel et al. Design and Characterization of an Active, EMC-dedicated Testchip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant