CN109063318B - 基于建模仿真的SiP器件电源完整性评价方法和装置 - Google Patents

基于建模仿真的SiP器件电源完整性评价方法和装置 Download PDF

Info

Publication number
CN109063318B
CN109063318B CN201810839613.2A CN201810839613A CN109063318B CN 109063318 B CN109063318 B CN 109063318B CN 201810839613 A CN201810839613 A CN 201810839613A CN 109063318 B CN109063318 B CN 109063318B
Authority
CN
China
Prior art keywords
simulation
sip device
voltage drop
power
direct current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810839613.2A
Other languages
English (en)
Other versions
CN109063318A (zh
Inventor
徐上九
王建国
王彤
祝名
张磊
张伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Space Technology CAST
Original Assignee
China Academy of Space Technology CAST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Space Technology CAST filed Critical China Academy of Space Technology CAST
Priority to CN201810839613.2A priority Critical patent/CN109063318B/zh
Publication of CN109063318A publication Critical patent/CN109063318A/zh
Application granted granted Critical
Publication of CN109063318B publication Critical patent/CN109063318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于建模仿真的SiP器件电源完整性评价方法和装置，其中，该方法包括：获取SiP器件的设计参数和工艺参数，根据设计参数和工艺参数，确定SiP器件的三维模型；获取SiP器件需要仿真的电源参数，根据电源参数和三维模型，利用仿真软件对SiP器件进行直流压降分析仿真和Z参数仿真，并确定仿真结果；进而根据上述电源参数和仿真结果，对SiP器件的电源完整性进行评价。其中，上述SiP器件为航天器用SiP器件。本发明解决了相关技术中航天器用SiP器件只能通过管脚测试进行电源完整性评价，进而导致条件受限的技术问题。

Description

基于建模仿真的SiP器件电源完整性评价方法和装置
技术领域
本发明属于集成电路技术领域，涉及一种基于建模仿真的SiP器件电源完整性评价方法和装置。
背景技术
系统级封装SiP(System In a Package)是一种最新的电子封装和系统集成技术，目前正成为电子技术发展的热点，受到了来自传统的封装Package、多芯片组件MCM(Multichip Module)、印制电路板PCB(Printed Circuit Board)、及系统级芯片SoC(System-on-a-Chip)的设计者等多方面的关注。和Package比较而言，SiP是系统级的多芯片封装，能够完成独立的系统功能；和MCM比较而言，SiP是3D立体化的多芯片封装，其3D主要体现在芯片堆叠和基板腔体上。同时，SiP的规模和所能完成的功能也比MCM有较大提升；和PCB比较而言，SiP技术的优势主要体现在小型化、低功耗、高性能方面，实现和传统芯片同样的功能，SiP只需要传统芯片面积的10～20％左右，功耗的40％左右，性能也会有较大的提升；和SoC比较而言，SiP技术的优势体现在周期短、成本低、易成功等方面。实现同样的功能，SiP只需要SoC研发时间的10～20％，成本的10～15％左右，并且更容易取得成功。
SiP设计是集高级封装设计、MCM设计、PCB设计之大成，同时又和IC设计密切相关。实际应用中，为了保证有足够的电源供应，避免由于电压供应不足而造成的SiP器件所在系统不稳定，以及电流密度过大造成局部温度过高而产生事故，需要对SiP器件进行电源完整性PI评价分析。故PI评价分析是检验SiP器件实用与否的关键技术。而相关技术中，主要应用传统物理评价方法，需要通过管脚测试进行SiP器件电源完整性评价，进而导致评价条件受限，及无法在设计过程中发现设计缺陷。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明提供了一种基于建模仿真的SiP器件电源完整性评价方法及装置，以至少解决相关技术中航天器用SiP器件只能通过管脚测试进行电源完整性评价，进而导致条件受限的技术问题。
本发明的技术解决方案是：一种基于建模仿真的SiP器件电源完整性评价方法，包括：获取所述SiP器件的设计参数和工艺参数，其中，所述SiP器件为航天器用SiP器件；根据所述设计参数和工艺参数，确定所述SiP器件的三维模型；获取所述SiP器件需要仿真的电源参数，根据所述电源参数和所述三维模型，利用仿真软件对所述SiP器件进行直流压降分析仿真和Z参数仿真，并确定仿真结果；根据所述电源参数和所述仿真结果，对所述SiP器件的电源完整性进行评价。
可选的，所述电源参数包括以下至少之一：电源值、直流压降判据、电流密度判据、输入阻抗判据。
可选的，根据所述电源参数和所述仿真结果，对所述SiP器件的电源完整性进行评价包括：根据所述直流压降分析仿真的仿真结果，对所述SiP器件的电流密度、直流压降是否满足要求进行评价，其中，在所述仿真结果中直流压降的最大值小于所述直流压降判据的情况下，确定直流压降评价结果合格，在所述仿真结果中电流密度的最大值小于所述电流密度判据的情况下，确定电流密度评价结果合格；根据所述Z参数仿真的仿真结果，对所述SiP器件的输入阻抗进行评价，其中，在电源阻抗曲线中关注频段范围内输入阻抗的最大值小于所述输入阻抗判据的情况下，确定输入阻抗评价结果合格；在所述直流压降评价结果、所述电流密度评价结果、及所述输入阻抗评价结果均合格的情况下，确定所述SiP器件的设计满足要求，所述电源完整性评价结果合格。
可选的，所述仿真软件为Ansys SIwave。
根据本发明的另一方面，还提出了另一种技术解决方案：一种基于建模仿真的SiP器件电源完整性评价装置，包括：获取模块，用于获取所述SiP器件的设计参数和工艺参数，其中，所述SiP器件为航天器用SiP器件；确定模块，用于根据所述设计参数和工艺参数，确定所述SiP器件的三维模型；仿真模块，用于获取所述SiP器件需要仿真的电源参数，根据所述电源参数和所述三维模型，利用仿真软件对所述SiP器件进行直流压降分析仿真和Z参数仿真，并确定仿真结果；评价模块，用于根据所述电源参数和所述仿真结果，对所述SiP器件的电源完整性进行评价。
可选的，所述电源参数包括以下至少之一：电源值、直流压降判据、电流密度判据、目标阻抗判据。
可选的，所述评价模块包括：第一评价单元，用于根据所述直流压降分析仿真的仿真结果，对所述SiP器件的电流密度、直流压降是否满足要求进行评价，其中，在所述仿真结果中直流压降的最大值小于所述直流压降判据的情况下，确定直流压降评价结果合格，在所述仿真结果中电流密度的最大值小于所述电流密度判据的情况下，确定电流密度评价结果合格；第二评价单元，用于根据所述Z参数仿真的仿真结果，对所述SiP器件的输入阻抗进行评价，其中，在电源阻抗曲线中关注频段范围内输入阻抗的最大值小于所述输入阻抗判据的情况下，确定输入阻抗评价结果合格；确定单元，用于在所述直流压降评价结果、所述电流密度评价结果、及所述输入阻抗评价结果均合格的情况下，确定所述SiP器件的设计满足要求，所述电源完整性评价结果合格。
可选的，所述仿真软件为Ansys SIwave。
根据本发明的另一方面，还提出了一种存储介质，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行上述任意一项的基于建模仿真的SiP器件电源完整性评价方法。
根据本发明的另一方面，还提出了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行上述任意一项的基于建模仿真的SiP器件电源完整性评价方法。
本发明与现有技术相比的优点在于：
(1)本发明采用建模仿真的方式，获取的航天器用SiP器件电源完整性评价结果相较于传统物理评价方法，仿真结果更为精确，且能够解决传统物理评价方法中，只能通过管脚测试进行电源完整性评价，进而导致条件受限的技术问题，实现了利用便捷的方式取代传统物理评价方法的技术效果；
(2)本发明通过采用SiP器件的设计参数和工艺参数确定SiP器件的三维模型，再通过对该三维模型进行仿真进行航天器用SiP器件电源完整性评价，即可以在SiP器件设计过程中即对其进行电源完整性评价，解决了传统评价方法时间长，且无法在设计过程中发现设计缺陷的问题。进而本发明通过上述仿真来实现质量保证前移，从而缩短航天器用SiP器件研发周期，加速产品进入市场。
附图说明
图1为根据本发明实施例的基于建模仿真的SiP器件电源完整性评价方法的流程图；
图2为根据本发明实施例的基于建模仿真的SiP器件电源完整性评价装置的结构示意图；
图3为根据本发明实施例的SiP器件电源完整性评价方法的流程图；
图4为根据本发明实施例的VCC_3.3V电源压降分布图；
图5为根据本发明实施例的VCC_3.3V电源电流密度分析示意图；
图6为根据本发明实施例的VCC_3.3V电源的输入阻抗曲线图。
具体实施方式
为使本领域技术人员更好的理解本发明方案，下面将结合附图描述本发明实施例。
根据本发明实施例，提供了一种基于建模仿真的SiP器件电源完整性评价的方法实施例，需要说明的是，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1是根据本发明实施例的基于建模仿真的SiP器件电源完整性评价方法的流程图，如图1所示，该方法包括如下步骤：
步骤S101，获取SiP器件的设计参数和工艺参数，其中，SiP器件为航天器用SiP器件。
需要说明的是，在SiP设计中，主要包含的技术有：键合线(Wire Bonding)、芯片堆叠(Die Stacks)、腔体(Cavity)、倒装焊(Flip Chip)及重分布层(RDL)、高密度基板(HDI)、埋入式无源元件(Embedded Passive)、参数化射频电路RF(Radio Frequency)等技术。同时，为了先导的IC芯片设计以及后续PCB设计协同，SiP设计中会应用到多版图项目设计技术。
其中，IC裸芯片、SiP封装、PCB板级系统三者之间的关系主要为：IC裸芯片被封装在SiP中，SiP又被安装在PCB之上。信号在三者之间相互传递，电源从外部设备提供到PCB→SiP→IC裸芯片。从整个系统应用的环节上来说，三者之间是密不可分的。为了提高设计效率以及应对突发紧急的项目，SiP设计中会应用多人协同设计，这包括原理图多人协同设计和版图多人协同设计。同时，因为SiP具有3D立体化的特点，需要设计工具支持3D实时显示和3D DRC检查等功能。
在电子通信系统设计中，为芯片及互联提供宽频带完好的电源环境，即满足电源完整性要求的电源地回路环境是影响整个系统可靠性的非常重要的因素。电源完整性设计的水平直接影响着电子通信系统的性能，也会影响到硬件，特别是PCB的成本控制。为了保证有足够的电源供应，避免由于电压供应不足而造成系统不稳定，以及电流密度过大造成局部温度过高而产生事故，这都需要进行电源完整性PI分析。通过PI分析，确定未出现压降过大或者电流密度过大的问题，进而才能确认SiP设计满足要求。
步骤S102，根据设计参数和工艺参数，确定SiP器件的三维模型。
其中，为确保SiP器件电源完整性满足要求，除了依靠相应的设计技术，仿真技术是也帮助确认SiP是否成功的重要环节，其中包含信号完整性仿真、电源完整性仿真、热分析、热力耦合仿真等。版图设计完成后，需要对关键网络进行仿真。因为SiP的3D立体特性，二维的仿真工具已无法解决问题，需要采用三维仿真工具抽取三维模型。
可选的，本发明实施例可以采用Ansys SIwave抽取版图设计的3D模型，因为3D电磁场仿真对系统资源和内存要求都很高，一般抽取关键网络及其参考网络周边的局部3D模型，在满足仿真精度的要求下，可以节省资源消耗。
步骤S103，获取SiP器件需要仿真的电源参数，根据电源参数和上述三维模型，利用仿真软件对SiP器件进行直流压降分析仿真和Z参数仿真，并确定仿真结果。
其中，上述电源参数可以为需要仿真以进行评价的关键电源及规范要求。
需要说明的是，器件级TCAD(Technology Computer Aided Design)仿真是对半导体物理的基本方程在特定边界条件下求解，得到器件内部物理量重分布的过程。通过仿真可以得到器件上电流和电压的分布情况。器件仿真需要根据半导体器件的特征尺寸不同所选择不同的物理模型。目前广泛使用的是漂移扩散模型，主要包括：泊松方程、载流子连续性方程、电流密度方程，其中载流子的复合一般考虑SRH复合和Auger复合。如果希望考虑温度、载流子散射、碰撞电离化等效应，还必须假设相应的描述方程。解析求解漂移-扩散模型的偏微分方程，目前通常采用有限元方法求解。对于要仿真分析的器件，在其结构区域内对方程离散化，确定的载流子浓度和电位的边界条件，即可进行数值求解。其中，上述各计算方程具体如下所示：
(1)泊松方程
Figure BDA0001745263220000061
泊松方程给出电场与载流子浓度之间关系，其中
Figure BDA0001745263220000062
为静电势函数，q为电荷，p为空穴，ε为介电常数，n为电子，ND为磷的浓度，NA为硼的浓度。从上述方程可以看出，电子-空穴对的产生必然改变器件内部的电场。
(2)输运方程
Figure BDA0001745263220000071
Figure BDA0001745263220000072
输运方程又叫电流密度方程，电流密度由漂移电流密度和扩散电流密度构成。其中
Figure BDA0001745263220000073
为电子电流密度，
Figure BDA0001745263220000074
为空穴电流密度，q为电荷，μn为电子电迁移率，μp为空穴电迁移率，n为电子，
Figure BDA0001745263220000075
为电场强度，Dn为电子扩散系数，Dp为空穴扩散系数，
Figure BDA0001745263220000076
为电子变化，
Figure BDA0001745263220000077
为空穴变化。
(3)电子-空穴对产生模型
Figure BDA0001745263220000078
Figure BDA0001745263220000079
沿粒子径迹产生电子-空穴对，空间和时间分布符合高斯分布。其中R(r)为电子-空穴对空间分布，T(t)为电子-空穴对时间分布，r为距粒子径迹中心的距离，t为时间，e为电子电量，TC、r0分别为时间和半径特征尺寸，T0为粒子入射时刻。
上述三个半导体器件基本方程加上入射粒子导致的电子-空穴对产生方程以及边界条件即可获得器件内部的电荷分布、电流分布、电场分布等，即器件对入射粒子能量沉积的影响。
步骤S104，根据电源参数和仿真结果，对SiP器件的电源完整性进行评价。
通过上述步骤，可以实现在本发明实施例中，采用建模仿真的方式，获取比传统物理评价方法更为精确的航天器用SiP器件电源完整性评价结果，且能够解决传统物理评价方法中，只能通过管脚测试进行电源完整性评价，进而导致条件受限的技术问题，实现了利用便捷的方式取代传统物理评价方法的技术效果；同时，本发明实施例通过采用SiP器件的设计参数和工艺参数确定SiP器件的三维模型，再通过对该三维模型进行仿真进行航天器用SiP器件电源完整性评价，即可以在SiP器件设计过程中即对其进行电源完整性评价，解决了传统评价方法时间长，且无法在设计过程中发现设计缺陷的问题。进而本发明实施例通过上述仿真来实现质量保证前移，缩短航天器用SiP器件研发周期，加速产品进入市场的技术效果。
可选的，上述电源参数可以包括以下至少之一：电源值、直流压降判据、电流密度判据、输入阻抗判据。
优选的，电流密度判据可以为电流密度最大值，直流压降判据可以为电压抖动容限，输入阻抗判据可以为目标阻抗。
需要说明的是，直流压降评价判据可以用于评判电压变化情况。因大部分数字电路器件对电源波动的要求在正常电压的+/-5％范围之内。电源之所以波动，就是因为实际的电源平面总是存在着阻抗，这样，在瞬间电流通过的时候，就会产生一定的电压降和电压摆动。
电流密度评价判据可以用于评判电流变化情况。当电流通过一个狭窄区域的时候，通常会产生较大的电流密度，从而导致PCB板局部温度的升高。电源平面上最大的电流密度区域通常称之为电流热点(Hot Spot)，这些电流热点有可能导致严重的热可靠性问题。故设计人员应尽量使PCB板上的电流密度分布均匀，尤其要避免在关键的IC芯片附近和高速的信号走线附近出现电流热点。
其中，电子工业联接协会(IPC)给出了印制电路板的行业标准，其中包括对于不同温升，不同截面积所对应的电流密度的上限。相关技术中SiP设计以及评价工作中主要用到的电流密度判据可以使用IPC所给出的标准。本发明实施例中电流密度的判定依据，可以参照印刷版设计通用标准IPC_2221A，详细如表1：
△T/℃ S/㎡ J/(A/㎡)
10 200 4.70E+07
20 200 6.60E+07
30 200 8.50E+07
45 200 1.01E+08
60 200 1.09E+08
75 200 1.16E+08
100 200 1.32E+08
表1不同温升、截面积及电流密度对应表
输入阻抗评价判据可以用于评判输入阻抗的变化情况。在输入阻抗评价判据为目标阻抗时，其定义步骤可以为：选择将要分析的平面对；通过查阅的芯片数据手册，确定噪声容限；通过查阅的芯片数据手册，确定电源平面的最大电流。进而目标阻抗Ztarget的计算公式为：
Figure BDA0001745263220000091
进一步的，根据上述电源参数和仿真结果，对SiP器件的电源完整性进行评价可以包括：根据直流压降分析仿真的仿真结果，对SiP器件的电流密度、直流压降是否满足要求进行评价，其中，在仿真结果中直流压降的最大值小于直流压降判据的情况下，确定直流压降评价结果合格，在仿真结果中电流密度的最大值小于电流密度判据的情况下，确定电流密度评价结果合格；
根据Z参数仿真的仿真结果，对SiP器件的输入阻抗进行评价，其中，在电源阻抗曲线中关注频段范围内输入阻抗的最大值小于输入阻抗判据的情况下，确定输入阻抗评价结果合格；
在直流压降评价结果、电流密度评价结果、及输入阻抗评价结果均合格的情况下，确定SiP器件的设计满足要求，电源完整性评价结果合格。
优选的，上述仿真软件可以为Ansys SIwave。
Ansys SIwave是一个专业化设计平台，主要用于解决电源完整性、信号完整性问题，采用全波有限元算法，只能进行无源的仿真分析。
采用该仿真软件时，在上述抽取的版图设计的3D模型基础上，进行3D电磁场仿真，可以得到关键网络的S-parameter模型，此模型为关键网络的互联特性模型，然后将互联路径的S参数模型连同IC芯片的IBIS或者Spice模型一起导入Ansys SIwave中进行仿真，即可获得信号实际工作时的信号波形，如果眼图张开良好，满足设计要求。
Ansys SIwave虽然功能强大，但并非把SiP导入，就能算出整块板子的问题在哪里。还需要有经验的工程设计人员，以系统化的设计步骤导入此软件检查SIP设计。其主要功能有：
(1)查看共振模式下的电压分布图——避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。
(2)侦测电压——利用电流源代替IC芯片放置于它们可能的布局LAYOUT位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率响应。在电压的频率响应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。
(3)查看表面电压——基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压峰值和谷点的位置处。即获取如何放置退耦电容的根据。
(4)单端口的Z参数计算——计算单端口的(IC位置)的Z参数(可以使用log－log标尺，Hz)。通过Z参数的频率相应曲线，可以计算出需要的电容大小、等效串联电感ESL(Equivalent Series Inductance)大小、等效串联电阻ESR(Equivalent SeriesResistance)大小，进而确定需要何种规格的退耦电容。
(5)检测传输阻抗——使用多端口的Z参数来检测传输阻抗
其中，单端口的Z参数计算，可以为计算IC位置的Z参数；多端口的Z参数计算，可以通过加设相对地、电流源以及电压源，来计算整个SiP器件系统的Z参数。
故利用Ansys SIwave对待仿真SiP器件进行直流压降仿真时，可以利用AnsysSIwave导入SiP模型，产生一个Pin Group作为相对的地并加设电流源以及电压源。仿真结束后，Ansys SIwave会出一份结果分析，根据上述SiP器件的仿真图像，进而可以对电流密度、直流压降、过孔通流能力是否满足要求进行评价。
进一步的，利用Ansys SIwave对待仿真SiP器件进行输入阻抗仿真时，在AnsysSIwave 7.0软件中，打开PCB板的siw文件，导入后首先设置板的层厚度和材料，之后在需要仿真的公用数据网PDN(Public Data Network)网络加设信号线端口。确定好端口加在正确的位置和PCB层之后就要进行S-散射参数,Y-导纳参数,Z-阻抗参数参数仿真。通过上述步骤，可以利用Ansys SIwave进行仿真，并且仿真结果可以直接在先进设计系统ADS(Automation Device Specification)软件中绘制出，绘制提取的信号线在不同频率下的输入阻抗曲线。对比输入阻抗曲线与目标阻抗，评价输入阻抗是否达标。
进一步的，根据上述仿真获取的直流压降仿真和输入阻抗仿真的结果，可以获取SiP器件的整体电源完整性评价结果，并形成报告。
根据本发明实施例，还提供了一种基于建模仿真的SiP器件电源完整性评价装置，图2为根据本发明实施例的基于建模仿真的SiP器件电源完整性评价装置的结构示意图，如图2所示，该装置包括：获取模块81、确定模块82、仿真模块83、评价模块84。下面对该配电网处理装置进行说明。
获取模块81，用于获取SiP器件的设计参数和工艺参数，其中，SiP器件为航天器用SiP器件；
确定模块82，连接于上述获取模块81，用于根据设计参数和工艺参数，确定SiP器件的三维模型；
仿真模块83，连接于上述确定模块82，用于获取SiP器件需要仿真的电源参数，根据电源参数和上述三维模型，利用仿真软件对SiP器件进行直流压降分析仿真和Z参数仿真，并确定仿真结果；
评价模块84，连接于上述仿真模块83，用于根据电源参数和仿真结果，对SiP器件的电源完整性进行评价。
可选的，上述电源参数可以包括以下至少之一：电源值、直流压降判据、电流密度判据、输入阻抗判据。
可选的，上述评价模块84可以包括：第一评价单元，用于根据直流压降分析仿真的仿真结果，对SiP器件的电流密度、直流压降是否满足要求进行评价，其中，在仿真结果中直流压降的最大值小于直流压降判据的情况下，确定直流压降评价结果合格，在仿真结果中电流密度的最大值小于电流密度判据的情况下，确定电流密度评价结果合格；第二评价单元，用于根据Z参数仿真的仿真结果，对SiP器件的输入阻抗进行评价，其中，在电源阻抗曲线中关注频段范围内输入阻抗的最大值小于输入阻抗判据的情况下，确定输入阻抗评价结果合格；确定单元，用于在直流压降评价结果、电流密度评价结果、及输入阻抗评价结果均合格的情况下，确定SiP器件的设计满足要求，电源完整性评价结果合格。
优选的，上述仿真软件为Ansys SIwave。
根据本发明实施例，还提供了另一种基于建模仿真的SiP器件电源完整性评价方法，图3为根据本发明实施例的SiP器件电源完整性评价方法的流程图。其中，本发明实施例采用的仿真软件为Ansys SIwave、Cadence Layout。待仿真器件为SiP2115。仿真过程中，参考电阻为50欧姆；电压源设置为1V；涂层设置为金属和有机绝缘材料相交替；金属层导线设置为铜；绝缘层设置为FR4；S设置为0.005；阻抗扫描中仿制观测点为40个。其中，参考电阻选择50欧姆是为了让整个供电网络有统一的地便于计算。
SiP2115是一款采用SiP三维封装技术，面向航空航天嵌入式计算应用的微型计算机模块，集成了SoC、大容量数据存储SRAM单元、大容量程序存储FLASH单元等。在体积、重量、功耗减少80％的同时成本降低65％以上。SiP2115型通用星载计算机模块。SiP2115选用宇航级裸芯片、采用陶瓷封装、适合高可靠长寿命应用。
本发明实施例中待仿真SiP器件需仿真的关键电源为VCC_3.3V以及VCC_1.2V，根据相关标准数据，确定出本SiP器件进行仿真的评价规范要求，如下表所示：
电源名称 电源大小 电流密度最大值 电压抖动容限 目标阻抗
V<sub>CC</sub>_3.3V 3.3V 4.7E+07A/m<sup>2</sup> 165mV 1.45Ω
表2关键电源及规范要求表
其中，表2中电流密度最大值为电流密度判据，电压抖动容限为直流压降判据，目标阻抗为输入阻抗判据。
首先进行VCC_3.3V电源直流压降仿真与分析。将待仿真模型导入Ansys SIwave，建立器件的3D模型后，即可进行该器件的直流压降仿真。仿真结束后，Ansys SIwave会得到一份仿真结果，可显示整个SiP器件的电压和电流密度的分布，根据电源压降分布图以及电流密度分布图分别得到该SiP器件上直流压降和电流密度最大的区域，通过与表2中得到的规范要求进行比较，即可评价该电源的直流压降和电流密度是否满足要求。其中，根据电源压降分布图中显示的相关电压值与电源额定电压的比较计算，获取该电源最大压降，在该电源最大压降小于该电源直流压降判据时，判定该电源的直流压降满足评价要求；根据电流密度分布图中显示的电流密度最大值与电流密度判据的进行比较，在该电流密度最大值小于电流密度判据时，判定该电源的电流密度满足评价要求。
图4为根据本发明实施例的VCC_3.3V电源压降分布图。如图4所示，左侧最下方区域显示的数值为3.298V，电源的额定电压为3.3V，所以该电源的最大压降为2mV。故可以得出结论:VCC_3.3V电源压降最大值为2mV,小于直流压降判据165mV，满足评价要求。
图5为根据本发明实施例的VCC_3.3V电源电流密度分析示意图。如图5所示，左侧最上方区域显示的数值为4.519E+06A/m2，即电源电流密度最大值为4.519E+06A/m2。故可以得出结论:VCC_3.3电源电流密度最大值为4.519E+06A/m2，小于电流密度判据4.7E+07A/m2，满足评价要求。
其次，进行VCC_3.3V目标阻抗仿真与分析。在需要仿真的PDN网络加设信号线端口，其中，将信号线端口的正端加在PCB的VDD层，另一端加在GND层。设置仿真频率精度和要观测的区域，本发明实施例中中设置第一区域起始频率为0Hz、终止频率为1Hz，放置10个监测点。根据本发明实施例的相关要求，本仿真主要观测的频率范围是1Hz到1MHz以及1MHz到100MHz这两个频段，故分别放置40个观测点。
其中，在PDN的滤波频段分配中，通常VRM的滤波频段为<100KHz，芯片Die电容的滤波频段为>100MHz，板级和封装级的滤波频段为100KHz～100MHz，所以本仿真优化的目标阻抗频率范围为100KHz～100MHz。
根据获取的电源输入阻抗曲线图，确定关注频段范围内输入阻抗的最大值，在该输入阻抗最大值小于输入阻抗判据的情况下，确定输入阻抗评价结果合格。其中，上述关注频段为本仿真优化的目标阻抗频率范围。
图6为根据本发明实施例的VCC_3.3V电源的输入阻抗曲线图。如图6所示，在关注频段，即上述目标阻抗频率范围100KHz～100MHz范围内，VCC_3.3V电源的输入阻抗最大值Z＝0.081Ω。故可以得出结论:VCC_3.3电源的输入阻抗最大值为0.081Ω，小于输入阻抗判据1.45Ω，满足评价要求。
通过上述结论，可以得出对仿真SiP器件电源完整性设计的评价总结，如表3所示：电源压降分析结果满足要求、电源电流密度分析结果满足要求、目标阻抗分析结果满足要求，故本仿真SiP器件电源设计满足要求，无电源完整性问题。
评价要素 评价判据 仿真数据 评价结果
直流压降 165mV 2mV 合格
电流密度 4.7E+07A/m<sup>2</sup> 4.519E+06A/m<sup>2</sup> 合格
输入阻抗 1.45Ω 0.081 合格
表3 SiP电源完整性评价结果
根据本发明实施例的另一方面，还提供了一种存储介质，该存储介质包括存储的程序，其中，在程序运行时控制存储介质所在设备执行上述任意一项的基于建模仿真的SiP器件电源完整性评价方法。
根据本发明实施例的另一方面，还提供了一种处理器，该处理器用于运行程序，其中，程序运行时执行上述任意一项的基于建模仿真的SiP器件电源完整性评价方法。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (10)

1.一种基于建模仿真的SiP器件电源完整性评价方法，其特征在于，包括：
获取所述SiP器件的设计参数和工艺参数，其中，所述SiP器件为航天器用SiP器件；
根据所述设计参数和工艺参数，确定所述SiP器件的三维模型；
获取所述SiP器件需要仿真的电源参数，根据所述电源参数和所述三维模型，利用仿真软件对所述SiP器件进行直流压降分析仿真和Z参数仿真，并确定仿真结果；
根据所述电源参数和所述仿真结果，对所述SiP器件的电源完整性进行评价。
2.根据权利要求1所述的方法，其特征在于，所述电源参数包括以下至少之一：电源值、直流压降判据、电流密度判据、输入阻抗判据。
3.根据权利要求2所述的方法，其特征在于，根据所述电源参数和所述仿真结果，对所述SiP器件的电源完整性进行评价包括：
根据所述直流压降分析仿真的仿真结果，对所述SiP器件的电流密度、直流压降是否满足要求进行评价，其中，在所述仿真结果中直流压降的最大值小于所述直流压降判据的情况下，确定直流压降评价结果合格，在所述仿真结果中电流密度的最大值小于所述电流密度判据的情况下，确定电流密度评价结果合格；
根据所述Z参数仿真的仿真结果，对所述SiP器件的输入阻抗进行评价，其中，在电源阻抗曲线中关注频段范围内输入阻抗的最大值小于所述输入阻抗判据的情况下，确定输入阻抗评价结果合格；
在所述直流压降评价结果、所述电流密度评价结果、及所述输入阻抗评价结果均合格的情况下，确定所述SiP器件的设计满足要求，所述电源完整性评价结果合格。
4.根据权利要求1所述的方法，其特征在于，所述仿真软件为Ansys SIwave。
5.一种基于建模仿真的SiP器件电源完整性评价装置，其特征在于，包括：
获取模块，用于获取所述SiP器件的设计参数和工艺参数，其中，所述SiP器件为航天器用SiP器件；
确定模块，用于根据所述设计参数和工艺参数，确定所述SiP器件的三维模型；
仿真模块，用于获取所述SiP器件需要仿真的电源参数，根据所述电源参数和所述三维模型，利用仿真软件对所述SiP器件进行直流压降分析仿真和Z参数仿真，并确定仿真结果；
评价模块，用于根据所述电源参数和所述仿真结果，对所述SiP器件的电源完整性进行评价。
6.根据权利要求5所述的装置，其特征在于，所述电源参数包括以下至少之一：电源值、直流压降判据、电流密度判据、输入阻抗判据。
7.根据权利要求6所述的装置，其特征在于，所述评价模块包括：
第一评价单元，用于根据所述直流压降分析仿真的仿真结果，对所述SiP器件的电流密度、直流压降是否满足要求进行评价，其中，在所述仿真结果中直流压降的最大值小于所述直流压降判据的情况下，确定直流压降评价结果合格，在所述仿真结果中电流密度的最大值小于所述电流密度判据的情况下，确定电流密度评价结果合格；
第二评价单元，用于根据所述Z参数仿真的仿真结果，对所述SiP器件的输入阻抗进行评价，其中，在电源阻抗曲线中关注频段范围内输入阻抗的最大值小于所述输入阻抗判据的情况下，确定输入阻抗评价结果合格；
确定单元，用于在所述直流压降评价结果、所述电流密度评价结果、及所述输入阻抗评价结果均合格的情况下，确定所述SiP器件的设计满足要求，所述电源完整性评价结果合格。
8.根据权利要求5所述的装置，其特征在于，所述仿真软件为Ansys SIwave。
9.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行权利要求1到4所述的任意一项的基于建模仿真的SiP器件电源完整性评价方法。
10.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1到4所述的任意一项的基于建模仿真的SiP器件电源完整性评价方法。
CN201810839613.2A 2018-07-27 2018-07-27 基于建模仿真的SiP器件电源完整性评价方法和装置 Active CN109063318B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810839613.2A CN109063318B (zh) 2018-07-27 2018-07-27 基于建模仿真的SiP器件电源完整性评价方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810839613.2A CN109063318B (zh) 2018-07-27 2018-07-27 基于建模仿真的SiP器件电源完整性评价方法和装置

Publications (2)

Publication Number Publication Date
CN109063318A CN109063318A (zh) 2018-12-21
CN109063318B true CN109063318B (zh) 2022-10-21

Family

ID=64835667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810839613.2A Active CN109063318B (zh) 2018-07-27 2018-07-27 基于建模仿真的SiP器件电源完整性评价方法和装置

Country Status (1)

Country Link
CN (1) CN109063318B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112287627B (zh) * 2020-12-21 2021-03-16 北京智芯仿真科技有限公司 一种系统级集成电路直流压降的端口等效分析方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071449A (zh) * 2006-05-12 2007-11-14 中国科学院微电子研究所 基于ic－封装－pcb协同设计的pi解决方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7565635B2 (en) * 2007-04-09 2009-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. SiP (system in package) design systems and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071449A (zh) * 2006-05-12 2007-11-14 中国科学院微电子研究所 基于ic－封装－pcb协同设计的pi解决方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于信号/电源完整性的3D-SiP陶瓷封装设计;张荣臻等;《电子与封装》;20170120(第01期);全文 *

Also Published As

Publication number Publication date
CN109063318A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
US8631372B2 (en) System and method of electromigration mitigation in stacked IC designs
Kim et al. Physics-based inductance extraction for via arrays in parallel planes for power distribution network design
Kim et al. Inductance calculations for plane-pair area fills with vias in a power distribution network using a cavity model and partial inductances
US9886542B2 (en) Modeling TSV interposer considering depletion capacitance and substrate effects
CN110196984B (zh) 一种高速宽频带建模方法、系统、装置及存储介质
Song et al. Full-chip signal integrity analysis and optimization of 3-D ICs
Jiao et al. A layered finite element method for electromagnetic analysis of large-scale high-frequency integrated circuits
Zhao et al. Physics-based circuit modeling methodology for system power integrity analysis and design
Erdin et al. Efficient decoupling capacitor placement based on driving point impedance
Park et al. Estimation of power switching current by chip-package-PCB cosimulation
Kumar et al. Design and demonstration of power delivery networks with effective resonance suppression in double-sided 3-D glass interposer packages
CN109063318B (zh) 基于建模仿真的SiP器件电源完整性评价方法和装置
Fan et al. Lumped-circuit model extraction for vias in multilayer substrates
US8495532B2 (en) Systems and methods for creating frequency-dependent RC extraction netlist
US8412497B1 (en) Predicting simultaneous switching output noise of an integrated circuit
Kim et al. Modeling and measurement of interlevel electromagnetic coupling and fringing effect in a hierarchical power distribution network using segmentation method with resonant cavity model
Choi et al. An efficient crosstalk-included eye-diagram estimation method for high-speed interposer channel on 2.5-D and 3-D IC
Park et al. High-Frequency Electrical Characterization of a New Coaxial Silicone Rubber Socket for High-Bandwidth and High-Density Package Test
Tanaka et al. Early stage chip/package/board co-design techniques for system-on-chip
Xie et al. Modeling and analysis of SSN in silicon and glass interposers for 3D systems
Uematsu et al. Chip-package-PCB co-simulation for power integrity design at the early design stage
US11501049B1 (en) Systems and methods for modeling interactions of power and signals in a multi-layered electronic structure
Zhou et al. Hybrid modeling method for power integrity simulation and analysis of multilayer electronic packages
Sekine et al. Conformal equivalent circuit model and leapfrog alternating direction implicit formulation for fast simulation of power delivery network
Lai et al. High speed single-ended bus: Full-wave modeling methodology and correlation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant