JP2003188416A - 電気回路の検査方法、電子部品、電子応用装置及び画像表示装置 - Google Patents

電気回路の検査方法、電子部品、電子応用装置及び画像表示装置

Info

Publication number
JP2003188416A
JP2003188416A JP2001387115A JP2001387115A JP2003188416A JP 2003188416 A JP2003188416 A JP 2003188416A JP 2001387115 A JP2001387115 A JP 2001387115A JP 2001387115 A JP2001387115 A JP 2001387115A JP 2003188416 A JP2003188416 A JP 2003188416A
Authority
JP
Japan
Prior art keywords
electrode
electric circuit
inspecting
electronic component
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001387115A
Other languages
English (en)
Inventor
Kunihiko Hayashi
邦彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001387115A priority Critical patent/JP2003188416A/ja
Publication of JP2003188416A publication Critical patent/JP2003188416A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は、素子や電極が樹脂層などにより被覆
され、電極と外部回路とを直接接続することが困難な電
子部品が実装された電気回路の検査方法、電子部品、電
子応用装置及び画像表示装置を提供することを目的とす
る。 【解決手段】本発明の電気回路の検査方法は、被測定回
路の電極に対して測定端子を非接触状態として駆動電圧
を供給することを特徴とする。被測定回路を形成する素
子に形成された電極と、前記素子に駆動電圧を供給する
測定端子が電気的に絶縁されている場合においても、素
子や電極に損傷を与えることなく当該電子部品が実装さ
れた電気回路を検査することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気回路の検査方
法、電子部品、電子応用装置及び画像表示装置に関す
る。更に詳しくは、電気回路に形成された電極と測定端
子を直接接続することなく駆動電圧を供給する電気回路
の検査方法、電子部品、電子応用装置及び画像表示装置
に関する。
【0002】
【従来の技術】電子部品が実装された電気回路の性能を
評価する際、駆動回路と当該電子部品の間を電気的に導
通させ、直接駆動電圧を印加することにより生じる電流
を測定し、前記電気回路の性能の評価が行われている。
このとき、当該電子部品に電圧を印加するためには、電
子部品に形成されている電極に、駆動電圧を供給する評
価用機器に接続された測定端子を直接接触させて電圧を
印加する。特に、微小な電子部品の性能評価を行う場合
には、プローブと呼ばれる針状の測定端子を用い、それ
を電極に接触させて電圧を印加する方法が一般的に行わ
れている。
【0003】一方、特開平8−278342号公報に
は、プリント回路基板や液晶ディスプレイ基板等のよう
な導体回路基板の製造工程における製造欠陥を検出する
ために、導体回路基板に直接端子を接触させずに当該導
体回路を検査する検査方法及び検査装置が開示されてい
る。本公報記載の技術よれば、電磁波を当該導体回路基
板に放射し、これによって導体回路に誘起される変位電
流を検出し、当該変位電流に基づいて解析を行い欠陥の
検出が行われる。
【0004】
【発明が解決しようとする課題】ところで、素子と当該
素子を被覆する絶縁層などにより形成されている電子部
品に対して、測定端子を素子に形成された電極に接触さ
せて素子の検査を行う際に、当該素子の電極の下層がS
iのように比較的硬い結晶層である場合は全く問題ない
が、素子や電極が絶縁層で被覆された構造の電子部品に
おいては、電子部品の外部と電極を直接導通させること
は困難である。また、絶縁層に限定されず、素子や素子
に形成された電極が外部と電気的に絶縁される構造を有
する電気回路やこれら電気回路を有する電子部品が実装
される電気回路基板においては、電子部品に損傷を与え
ることなく、当該電気回路や電子部品を検査することは
難しい。
【0005】ここで、電気回路に駆動電圧を供給する評
価用回路に接続された針状の測定端子(プローブ)を、
当該電気回路を被覆する絶縁層に突き刺して電極と測定
端子をコンタクトさせる方法も考えられるが、測定端子
が電極に損傷を与える場合もある。特に、微小な素子に
形成された電極や膜厚の薄い電極の場合、測定端子を接
触させることによる電極の損傷が当該電子部品の性能の
低下に繋がることもある上、精度良く電極と測定端子を
接触させること自体が困難な場合がある。また、素子ご
とに精度良く電極と測定端子をコンタクトさせて電子部
品の検査する際には、迅速に検査を行うことが難しい場
合も多く、製造プロセスの効率を高めることを難しくし
ている。
【0006】また、レーザー光や酸素雰囲気でのプラズ
マ表面改質などを用いて、一旦電極を覆う絶縁層を除去
し、露出させた電極に測定端子を接触させる方法も考え
られるが、測定端子を電極に接触させることによる電極
の損傷を低減するためには十分ではなく、電極が損傷を
受けた場合には破壊検査となる。更に、素子と電極が絶
縁層で被覆されチップ化されて取り扱われる電子部品で
は、絶縁層を除去することによりチップに損傷を与える
ことになる。従って、素子と電極が被覆された電子部品
に損傷を与えることなく、当該電子部品の測定を行うこ
とは難しい。
【0007】また、特開平8−278342号公報で開
示されているように、電磁波を放射して変位電流を検出
する方法を用いた場合、別途変位電流を検出するセンサ
ー及び検出された変位電流を解析することが必要とな
る。更に、変位電流を検出するためには、検査する電子
部品が実装された電気回路基板や配線が形成された電気
回路基板に直接センサーを接続させておくが必要とな
り、絶縁層で被覆され外部から電気的に絶縁された状態
の導電回路基板、電子部品の検査を行うことは困難であ
る。
【0008】よって、本発明は、被測定回路の電極に対
して測定端子を非接触状態として駆動電圧を供給するこ
とにより被測定回路を検査することができる電気回路の
検査方法、電子部品、電子応用装置及び画像表示装置を
提供することを目的とする。
【0009】
【課題を解決するための手段】本発明の電気回路の検査
方法は、被測定回路の電極に対して測定端子を非接触状
態として駆動電圧を供給することを特徴とする。被測定
回路、被測定回路を構成する素子及び電極に損傷を与え
ることなく容易に電気回路の検査をすることができる。
【0010】更に、本発明の電子部品は、被測定回路が
絶縁材料により被覆され、チップ化された電子部品であ
って、前記被測定回路の電極に対して測定端子を非接触
状態として駆動電圧が供給されることにより検査される
ことを特徴とする。ここで、素子に接続された電極と、
駆動回路に接続された測定端子間が絶縁され、チップ化
された状態で測定端子から交流電圧を印加することによ
り、測定端子と電極を直接接続することなく当該電子部
品は駆動されながら検査されることになる。
【0011】また、本発明の電子応用装置は、被測定回
路の電極に対して測定端子を非接触状態として駆動電圧
が供給されることにより検査された電子部品が実装され
ることを特徴とする。従って、チップ化された電子部品
を実装する際に、当該電子部品に損傷を与えることなく
検査することができ、当該電子応用装置は歩留まり良く
製造されることになる。
【0012】また、本発明の画像表示装置は、発光素子
を含む被測定回路の電極に対して測定端子を非接触状態
として駆動電圧が供給されることにより検査された電子
部品が実装されることを特徴とする。
【0013】
【発明の実施の形態】以下、本発明の電気回路の検査方
法、電子部品、電子応用装置及び画像表示装置について
図面を参照しながら説明する。
【0014】本発明の電気回路の検査方法は、被測定回
路の電極に対して測定端子を非接触状態として駆動電圧
を供給することを特徴とする。電気回路が形成された回
路基板上に実装される電子部品は、個別にチップ化され
た状態に限定されず、各素子が個別にチップ化されて回
路基板に実装された後、回路基板全体を絶縁材料で被覆
した電気回路であっても良いが、本実施形態では、一例
として、個別にチップ化された電子部品が実装された電
気回路の検査方法について説明する。
【0015】先ず、本発明の電気回路の検査方法に適用
な電子部品の構造の一例について図1乃至図2を参照し
ながら説明する。本発明の電子部品は、被測定回路が絶
縁材料により被覆され、チップ化された電子部品であっ
て、前記被測定回路の電極に対して測定端子を非接触状
態として駆動電圧が供給されることにより検査されるこ
とを特徴とする。図1は、本実施形態の電気回路が形成
される基板6上に電子部品8を実装した状態を示す断面
図であり、電子部品8は素子1と、素子1に形成された
電極2(3)と、これらを被覆する絶縁層4から構成さ
れる。
【0016】素子1は、交流電圧により駆動される素子
であれば如何なるものでも良く、例えば、発光素子、ダ
イオード、抵抗などを用いることができる。また、トラ
ンジスタなどの3端子素子もベース電圧を印加しながら
ソースとドレインで前記交流電圧により誘起される駆動
電圧により素子を駆動することもできる。また、交流電
圧で駆動される素子に限定されず、直流電圧で駆動され
る素子であっても、交流電圧で駆動させることにより当
該電子部品が正常に機能するかどうかをその出力の特性
値を測定することにより確認することができる。
【0017】素子1のカソード側とアノード側にはそれ
ぞれカソード側電極2(3)、アノード側電極2(3)
が形成されている。カソード側電極2(3)とアノード
側電極2(3)は、略平坦な薄膜とされ、絶縁層4を一
旦素子1の上面まで形成し、素子1の電極形成領域を絶
縁層4から露出させた状態で、素子1の電極形成領域か
ら当該電極形成領域と平坦な平面を形成する絶縁層4の
上面に亘って形成される。このとき、電極2(3)は、
TiやAlなどを蒸着やスパッタリングなどの成膜方法
で約1μm程度成膜する。その後、電極2(3)を覆う
ように更に絶縁層を形成し、素子1と電極2(3)を被
覆するように絶縁層4が形成され、素子1とそれに接続
される電極2(3)からなり絶縁層4によりパッケージ
ングされた電子部品8が形成される。このとき、絶縁層
4はその上面7が略平坦となるように形成される。ま
た、電極2(3)は電極に限定されず、電子部品8に複
数の素子若しくは電気回路が内包され、これら素子若し
くは電気回路間を接続する配線であっても良く、電子部
品8自体が電気回路を絶縁層で被覆されモジュール化さ
れていても良い。
【0018】絶縁層4は、素子1を被覆するように形成
され、電子部品8はチップ化されている。絶縁層4は、
素子1を被覆するように絶縁材料を塗布して形成され
る。また、電子部品8の上面7は略平坦とされる。電極
2(3)はそれぞれ素子1に対して同じ側に位置するよ
うに形成される。このとき、電極2(3)が形成された
側の絶縁層4の膜厚は薄いことが望ましいが、後述する
ように端子5と電極2(3)が絶縁され、且つ電極2
(3)や素子1の端子5による損傷を低減する目的か
ら、絶縁層は約5〜20μm程度の膜厚が望ましい。
【0019】次に、図2に電子部品8の平面図を示す。
図2には、電子部品8に素子1が内包されている場合の
平面図を示すが、電子部品に内包される素子は1つに限
定されず、複数の素子が配線で接続されたものを絶縁層
4で被覆したものであっても良い。略正方形状の素子1
の対角線上にカソード側電極2(3)、アノード側電極
2(3)が形成され、素子1と電極2(3)を被覆する
ように絶縁層4が形成される。
【0020】電極2(3)は、電子部品8の対角線方向
に形成され、電子部品8の平面上の面積に対して、高い
占有面積を有するように形成される。後述するように、
電極2(3)が高い占有面積を有することにより、素子
1に流れる電流値を高めることができ、測定端子である
端子5から印加される電圧に対して高い高効率で素子1
に電流を流すことが可能となる。また、電子部品8は略
正方形状のチップ状とされるが、正方形状に限定され
ず、素子1、電極2(3)が電子部品8の外部と電気的
に絶縁されるように被覆されていれば良い。絶縁層4で
被覆された電子部品8は、長方形、円形、多角形状でも
良く、電極2(3)が形成される位置の素子1の対角線
上に限定されないが、駆動電圧を供給する端子5と対面
する電極2(3)の面積を大きくすることが望ましい。
【0021】また、素子1は、図1、図2に示すよう
に、断面矩形状で、平面形状が正方形の外形を備える素
子形状に限定されない。例えば、素子1が発光ダイオー
ドの場合、結晶層が平行に積層されるように結晶成長さ
せて形成されるプレーナー型の発光ダイオードに限定さ
れず、結晶を成長させる成長基板の主面に対して傾斜結
晶面を有するピラミッド型の発光ダイオードであっても
良い。ピラミッド型の発光ダイオードは、特にGaN系
化合物により形成された場合、成長基板の主面が略C面
であるとすると、傾斜結晶面が略S面((1−101)
面)となるようにGaN系化合物を結晶成長させ、結晶
性が良好な発光効率の高い発光ダイオードとすることが
できる。
【0022】次に、電子部品8を駆動させながら検査す
る検査方法について説明する。先ず、絶縁層4の上面7
に電子部品8に電圧を印加する端子5(プローブ)を接
触させる。端子5は、電圧を印加する電源(図示せず)
に接続されており、絶縁層4に接触する端子5は、絶縁
層4の上面7と隙間なく密着される。このとき、電極2
(3)と直接コンタクトさせるために端子5を絶縁層4
に突き刺す必要がなく、端子5の絶縁層4に密着させる
面を略平坦とすることにより絶縁層4は端子5を密着さ
せる際に殆ど損傷を受けることがない。更に、端子5
は、絶縁層4の上面7に密着させることから素子1本体
や電極2(3)に接触させる必要がなく、素子1や電極
2(3)の損傷を低減することができる。後述するよう
に、特に本発明の電気回路の検査方法では、絶縁層4に
密着させる端子5の接触面が電極2(3)の面積と略同
等かそれ以上であることが望ましく、端子5を針状にす
る場合に比べて、電子部品8への損傷を低減することが
できる。
【0023】端子5から印加される素子1の駆動電圧は
交流電圧であり、本発明の電気回路の検査方法に適用な
電子部品8は、端子5と電極2(3)との間をコンデン
サとして機能させ、駆動電圧を供給し、電極2(3)に
誘導電荷を発生させる端子5側で測定される電流を検出
することにより、素子1の駆動状況を確認することがで
きる。また、電子部品8の上面7に密着するように配置
される端子5と電極2(3)は絶縁層4を挟んで略向か
い合う位置に配置されていることが望ましく、端子5の
絶縁層4への密着させる面を電極2(3)に投影させた
面積が大きくなるように端子5が配置されることにな
る。向かい合う面の面積を大きくとることにより、端子
5に交流電圧を印加した際に素子1を流れる電流値を大
きくすることができる。また、素子1と電極2(3)を
被覆する絶縁層4は、素子1と電極2(3)の損傷を低
減しつつ、且つ薄層に形成することが望ましい。端子5
と電極2(3)に挟まれる絶縁層4を薄層化することに
より、端子5、電極2(3)及びこれらの間に挟まれる
絶縁層により構成されコンデンサとして機能する領域の
静電容量を大きくすることができ、同一周波数、電圧で
流すことができる電流値を高めることができる。特に端
子5から高周波数の駆動電圧を供給することにより素子
1に誘起される誘導電荷量が増大し、より大きな電流を
素子に流しながら、素子1から出力される特性値を測定
することができる。よって、電極の面積を大きくし、更
に絶縁層を素子や電極の損傷を殆ど受けない程度に薄層
化することにより、効率よく電気回路の検査を行うこと
ができることになる。また、絶縁層4を形成する絶縁材
料として誘電率の高いものを用いることにより、端子5
から印加される電圧に対して素子1、電極2(3)に誘
起される誘導電荷量を大きくすることもでき、絶縁層4
の薄層化だけに止まらず、絶縁層4を形成する絶縁材料
を選択することにより本発明の電気回路の検査方法を精
度良く行うことができる。
【0024】ここで、カソード側電極2(3)、アノー
ド側電極2(3)のそれぞれが端子5と向かい合い、絶
縁層4を挟んでコンデンサとして機能することにより、
素子1、電極2(3)内で電荷の移動が発生し、素子1
に電流が流れることになる。電圧供給側である端子5に
おいて測定される電流値は、素子1内を移動する誘導電
荷量に比例することから電圧供給側の電流値を測定する
ことで、素子1の不具合を検出することが可能となる。
このとき、端子5側に電流プローブなどの電流測定装置
を設置し、電流プローブに誘起される誘導電流を測定す
ることにより素子1の電圧・電流特性を測定することが
できる。また、素子1が発光ダイオードのように入力さ
れる電圧を光に変換する発光素子である場合には、素子
1に印加する駆動電圧に対する発光量を測定することに
より素子1の不具合を検出することができ、電流測定器
などを用いることなく、当該発光ダイオードから発生す
る光を検知することにより素子1の検査を行うことがで
きる。また、発光ダイオードは印加する電圧に対して応
答性が高いことから、高周波電圧を端子から印加するこ
とにより短い周期で発光ダイオードを発光させることが
でき、あたかも直流により発光ダイオードが駆動されて
いるようにしながら検査を行うことができる。
【0025】ここで、端子5から電子部品8に印加する
駆動電圧の周波数を上げるにつれて電極2(3)に誘起
される電荷量が増加するとともに、素子1に流れる電流
値も増大することになるが、印加する駆動電圧の周波数
を高周波数側にすることにより過剰な電流が素子1に流
れ、素子1が損傷を受ける場合も考えられる。従って、
電子部品8に内包される素子1の種類、性能に応じて端
子5から印加する駆動電圧の周波数を適用な条件に設定
することが望ましい。
【0026】更に、上記の電子部品の構造に比べ、より
確実に電子部品を駆動しながら検査することができる電
子部品の構造の例について、図3、図4を参照しながら
説明する。図3は電子部品の断面構造図、図4に平面構
造図を示す。駆動電圧を印加する端子と、素子に接続さ
れるように形成される電極及びこれらに挟み込まれる絶
縁層により形成されるコンデンサ構造によらず、端子か
ら放射される電磁波を電極で受信することにより素子を
駆動させることが可能である。このとき、素子に接続さ
れる電極は、電磁波を受信するアンテナとして機能し、
駆動電圧供給側である端子と、駆動電力を受信する電極
間で電力の授受が可能となる。また、チップ化された電
子部品に限定されず、電気回路が形成された電気回路基
板を絶縁層で被覆した場合にも電磁波を放射する電極と
当該電磁波を受信する電極をアンテナとして機能させる
形状にしておくことにより、絶縁層で電気的に絶縁され
た電気回路においても、絶縁層を除去することなく当該
電気回路を駆動させながら、電気回路の不具合を検出す
ることができる。
【0027】図3に本例の電子部品39の断面構造を示
す。素子31には、素子31のカソード側とアノード側
にそれぞれ接続されるようにカソード側電極32(3
3)、アノード側電極32(33)が形成される。電極
32(33)が素子31に形成された後に、これら電極
32(33)と素子31を被覆するように絶縁層37が
形成される。電極32(33)と素子31を被覆する絶
縁層38を更に被覆するように絶縁層34が形成され
る。絶縁層34の上面37は略平坦な面とされ、上面3
7には駆動電圧を印加するために外部回路に接続される
上面電極35が形成される。
【0028】素子31は、交流電圧により駆動される素
子であれば如何なるものでも良く、例えば、発光素子、
ダイオード、抵抗などを用いることができる。また、ト
ランジスタなどの3端子素子もベース電圧を印加しなが
らソースとドレインで前記交流電圧により誘起される駆
動電圧により素子を駆動することもできる。また、交流
電圧で駆動される素子に限定されず、直流電圧で駆動さ
れる素子であっても、交流電圧で駆動させることにより
当該電子部品が正常に機能するかどうかをその出力の特
性値を測定することにより確認することができる。特
に、素子31が発光ダイオードの如き発光素子である場
合、当該発光ダイオードから発生する光を検知すること
により容易に当該電子部品を含む電気回路を検査するこ
とができる。
【0029】電極32(33)は、それぞれ素子31の
カソード側とアノード側に接続するように形成されてお
り、絶縁層34の上面37と略平行な面内に形成され
る。また、絶縁層38により素子31と電極32(3
3)を被覆する前に予め素子31に接続されるように電
極31を形成しておき、その後素子31と電極32(3
3)を覆うように絶縁層38を形成すれば良い。ここ
で、絶縁層38の上面を平坦に形成しておき、この上面
に外部回路と接続される上面電極を形成し、チップ化さ
れた電子部品としてもよい。絶縁層34に被覆された電
子部品39が電気回路を形成する基板36上に実装され
ると、電子部品を被覆するように絶縁層34が形成され
る。絶縁層34の上面37は略平坦とされ、当該上面に
は上面電極35が形成される。このとき、上面電極35
は、カソード側電極32(33)とアノード側電極32
(33)にそれぞれ対面する位置に形成される。
【0030】電極32(33)と上面電極35(図示せ
ず)の形状は、図4の平面図に示すように、その長手方
向の長さを長くするように形成され、平面上の限定され
た面積内でできるだけ長手方向の長さを大きくすること
ができるように形成される。例えば、渦巻き形状にする
ことにより、限られた面積内に長手方向の長さを長くす
ることができる電極を形成することが可能となる。ま
た、電極32(33)、上面電極35の平面形状は渦巻
き形状に限定されず、ジグザグに形成しても良く、その
他の形状であっても良く、電極32(33)と上面電極
35で授受される電磁波の波長に合わせた長さに形成し
ておけば良い。上面電極35に印加される交流電圧によ
り発生する電磁波は、それぞれと向かい合う電極32
(33)に受信され、素子31を駆動する電力が供給さ
れることになる。このとき、上面電極35と電極32
(33)で授受される電磁波の周波数は特に限定されな
いが、上面電極35に高周波電圧を印加する場合、電極
32(33)に伝播する電磁波はそれに伴い高周波数側
の周波数となる。従って、上面電極35から送信される
電磁波を効率よく電極32(33)により受信するため
には、電磁波の周波数つまり波長に合わせて電極の長手
方向の長さを決めることが重要になる。従って、電極3
2(33)は上面電極35から送信される電磁波を受信
するアンテナとして機能するようにその長手方向の長さ
を決めればよい。つまり、電極32(33)の長手方向
の長さは、受信する電磁波の波長に合わせてその長手方
向のサイズを形成しておけば良いことになる。例えば、
受信する電磁波の波長をλとした場合、その波長の半分
であるλ/2の長さに合わせて電極を形成することによ
り、効率良く電磁波を受信することが可能となる。従っ
て、渦巻き形状の電極を形成することによりその長手方
向の長さを適用なサイズに形成しておくことができる。
電極32(33)、上面電極35は、一旦金属薄膜を形
成した後、フォトリソグラフィーなどにより所望の線幅
になるようにパターニングして形成され、その長手方向
を所望の長さになるように形成することができる。
【0031】また、既に形成された電極32(33)の
長さに合わせて駆動電圧を供給する電磁波の周波数つま
り波長を選択しておくことにより、電極の長手方向の長
さを印加する駆動電圧の周波数に予め合わせることな
く、効率良く素子を駆動させることもできる。
【0032】また、電極32(33)、上面電極35の
形状は渦巻き形状に限定されず、アンテナとして機能す
る形状であれば如何なる形状であっても良い。また、電
極32(33)、上面電極35の何れかをアンテナとし
て機能する形状にしても良く、両方をアンテナと機能す
る形状にしても良い。特に、電極32(33)の長手方
向の長さを小さくすることにより高周波の電磁波の受信
が可能となる。
【0033】ここで、電磁波は、送信側である上側電極
35と受信側である電極32(33)の距離が離れるほ
どその振幅が減衰することから、上側電極35と電極3
2(33)の電気的な絶縁を保ちつつ、上側電極35と
電極32(33)を近接させるように形成することが好
ましい。従って、絶縁性の高い絶縁材料を用いて厚みの
薄い絶縁層により電極や素子を被覆することが望まし
い。
【0034】素子や電極が絶縁材料などにより被覆さ
れ、チップ化される電子部品は、絶縁材料を除去するこ
となく、当該素子の電気的な特性を測定することができ
る。また、電気回路を形成する基板に実装する前にチッ
プ状のままで測定された後、実装されても良い。
【0035】また、上述したように渦巻き形状の電極が
形成された電子部品において、交流電圧を印加し、一
旦、素子31の測定を行った後、素子31が絶縁層に被
覆された状態のまま、外部回路と接続するための新たな
配線を容易に形成することもできる。図5は、素子と電
極を被覆する絶縁層の一部を除去して電極パッド若しく
は配線を形成する工程であり、渦巻き形状に形成された
電極を露出させ、当該電極が露出した露出面に電極パッ
ドを形成する工程を示した工程図である。
【0036】先ず、素子51に形成され、それぞれ素子
51のカソード側とアノード側に接続される電極52
(53)が、素子51と電極52(53)を被覆する絶
縁層54の上面55と平行になるように形成されてい
る。電極52(53)は、電子部品58を測定する際
に、電磁波を放射する上面電極若しくは端子から放射さ
れる電磁波を受信するようにアンテナとして機能する形
状に形成されており、例えば、限られた面積内で、電極
の長手方向を大きなサイズとすることができる渦巻き形
状とすることができる。
【0037】絶縁層54の上面55から、フォトビア5
6を形成し、電極52(53)を露出させる。このと
き、電極52(53)は渦巻き形状であるため、レーザ
ービームの照射によりビアの形成を行った場合、電極5
2(53)の中心から外側に向かって、交互に形成され
ている電極部分と絶縁材料の領域のうち、絶縁材料の領
域が電極材料の部分より優先的に除去される場合もあ
る。従って、電極52(53)の上側の絶縁層54を除
去しながら、電極52(53)を平坦な面として露出さ
せることが困難な場合もある。このとき、絶縁材料が優
先的に除去され、凹凸形状であるフォトビアの底面に電
極パッドを形成した場合、コンタクト不良となることも
ある。従って、好ましくは、絶縁層54の上面55側か
らビア形成領域を露光し、ビア形成領域の絶縁層54を
電極52(53)の深さまで除去し、電極52(53)
を露出させてフォトビア56を形成することが望まし
い。このとき、フォトビア56の底面の絶縁材料が露出
する領域が優先的に除去されることにより、フォトビア
56の底面が凹凸になり難いことにより、電極52(5
3)が露出したフォトビアの底面は平坦な面となる。フ
ォトビア56形成後、Cuメッキなどによりフォトビア
56形成領域に電極52(53)と電気的に接続される
電極パッドや配線を形成することができる。
【0038】次に、素子や電極が絶縁層により被覆さ
れ、チップ化された電子部品を装置基板に実装する際
に、本発明の電気回路の検査方法を利用することにより
歩留まり良く当該電子部品が実装される電子応用装置、
画像表示装置について説明する。チップ化された電子部
品は、素子や素子に形成された電極及び複数の素子とこ
れらを接続する配線を絶縁層で被覆したものあっても良
い。以下、一例として、発光素子が樹脂に被覆されてな
る複数の樹脂形成素子を配置して形成される画像表示装
置について説明する。
【0039】本発明の画像表示装置は、二段階の拡大転
写法により形成される。二段階拡大転写法によれば、高
集積度をもって第一基板上に作成された素子を第一基板
上で素子が配列された状態よりは離間した状態となるよ
うに一時保持用部材に転写し、次いで一時保持用部材に
保持された前記素子をさらに離間して第二基板上に転写
する二段階の拡大転写を行う。なお、本例では転写を2
段階としているが、素子を離間して配置する拡大度に応
じて転写を三段階やそれ以上の多段階とすることもで
き、これら多段階の拡大転写が行われた後、樹脂により
被覆された各素子に配線が施され、画像表示装置が形成
される。
【0040】図6はそれぞれ二段階拡大転写法の基本的
な工程を示す図である。まず、図6の(a)に示す第一
基板60上に、例えば発光素子のような素子62を密に
形成する。素子を密に形成することで、各基板当たりに
生成される素子の数を多くすることができ、製品コスト
を下げることができる。第一基板60は例えば半導体ウ
エハ、ガラス基板、石英ガラス基板、サファイア基板、
プラスチック基板などの種々素子形成可能な基板である
が、各素子62は第一基板60上に直接形成したもので
あっても良く、他の基板上で形成されたものを配列した
ものであっても良い。
【0041】次に、図6の(b)に示すように、第一基
板60から各素子62が一時保持用部材に転写され、こ
の一時保持用部材の上に各素子62が保持される。この
とき、同時に素子62毎に素子周りの樹脂の被覆を行
う。素子周りの樹脂の被覆は電極パッドを形成し易く
し、転写工程での取り扱いを容易にするなどのために形
成される。なお、隣接する素子62は例えば複数の一時
保持用部材間での転写などにより選択分離を行うことに
より、最終的には一時保持用部材上で離間され、図示の
ようにマトリクス状に配される。すなわち素子62はx
方向にもそれぞれ素子の間を広げるように転写される
が、x方向に垂直なy方向にもそれぞれ素子の間を広げ
るように転写される。このとき離間される距離は、特に
限定されず、一例として後続の工程での樹脂部形成や電
極パッドの形成を考慮した距離とすることができる。
【0042】このような第一転写工程の後、図6の
(c)に示すように、一時保持用部材61上に存在する
素子62は離間されていることから、各素子62毎に電
極パッドの形成が行われる。電極パッドの形成は、後述
するように、最終的な配線が続く第二転写工程の後に行
われるため、その際に配線不良が生じないように比較的
大き目のサイズに形成されるものである。なお、図1の
(c)には電極パッドは図示していない。樹脂63で固
められた各素子62に電極パッドを形成することで樹脂
形成チップ64が形成される。素子62は平面上、樹脂
形成チップ64の略中央に位置するが、一方の辺や角側
に偏った位置に存在するものであっても良い。
【0043】次に、図6の(d)に示すように、第二転
写工程が行われる。この第二転写工程では一時保持用部
材61上でマトリクス状に配される素子62が樹脂形成
チップ64ごと更に離間するように第二基板65上に転
写される。第二転写工程においても、隣接する素子62
は樹脂形成チップ64ごと離間され、図示のようにマト
リクス状に配される。すなわち素子62はx方向にもそ
れぞれ素子の間を広げるように転写されるが、x方向に
垂直なy方向にもそれぞれ素子の間を広げるように転写
される。第二転写工程によって配置された素子の位置が
画像表示装置などの最終製品の画素に対応する位置であ
るとすると、当初の素子62間のピッチの略整数倍が第
二転写工程によって配置された素子62のピッチとな
る。ここで第一基板60から一時保持用部材61での離
間したピッチの拡大率をnとし、一時保持用部材61か
ら第二基板65での離間したピッチの拡大率をmとする
と、略整数倍の値EはE=n×mで表される。
【0044】第二基板65上に樹脂形成チップ64ごと
離間された各素子62には、配線が施される。この時、
先に形成した電極パッド等を利用して接続不良を極力抑
えながらの配線がなされる。この配線は例えば素子62
が発光ダイオードなどの発光素子の場合には、p電極、
n電極への配線を含み、液晶制御素子の場合は、選択信
号線、電圧線や、配向電極膜などの配線等を含む。
【0045】図6に示した二段階拡大転写法において
は、第一転写後の離間したスペースを利用して電極パッ
ドの形成などを行うことができ、そして第二転写後に配
線が施されるが、先に形成した電極パッド等を利用して
接続不良を極力抑えながらの配線がなされる。従って、
画像表示装置の歩留まりを向上させることができる。ま
た、本例の二段階拡大転写法においては、素子間の距離
を離間する工程が2工程であり、このような素子間の距
離を離間する複数工程の拡大転写を行うことで、実際は
転写回数が減ることになる。すなわち、例えば、ここで
第一基板60から一時保持用部材61での離間したピッ
チの拡大率を2(n=2)とし、一時保持用部材11か
ら第二基板65での離間したピッチの拡大率を2(m=
2)とすると、仮に一度の転写で拡大した範囲に転写し
ようとしたときでは、最終拡大率が2×2の4倍で、そ
の二乗の16回の転写すなわち第一基板のアライメント
を16回行う必要が生ずるが、本例の二段階拡大転写法
では、アライメントの回数は第一転写工程での拡大率2
の二乗の4回と第二転写工程での拡大率2の二乗の4回
を単純に加えただけの計8回で済むことになる。即ち、
同じ転写倍率を意図する場合においては、(n+m)
=n+2nm+mであることから、必ず2nm回だ
け転写回数を減らすことができることになる。従って、
製造工程も回数分だけ時間や経費の節約となり、特に拡
大率の大きい場合に有益となる。
【0046】なお、図6に示した二段階拡大転写法にお
いては、素子62を例えば発光素子としているが、これ
に限定されず、他の素子例えば液晶制御素子、光電変換
素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオー
ド素子、抵抗素子、スイッチング素子、微小磁気素子、
微小光学素子から選ばれた素子若しくはその部分、これ
らの組み合わせなどであっても良く、発光素子以外の素
子を配置することにより電子応用装置を形成される。
【0047】上記第二転写工程においては、発光素子は
樹脂形成チップとして取り扱われ、一時保持用部材上か
ら第二基板にそれぞれ転写されるが、この樹脂形成チッ
プについて図7及び図8を参照して説明する。樹脂形成
チップ64は、離間して配置されている素子62の周り
を樹脂63で固めたものであり、このような樹脂形成チ
ップ64は、一時保持用部材から第二基板に素子62を
転写する場合に使用できるものである。樹脂形成チップ
64は略平板上でその主たる面が略正方形状とされる。
この樹脂形成チップ64の形状は樹脂63を固めて形成
された形状であり、具体的には未硬化の樹脂を、各素子
62を含むように全面に塗布し、これを硬化した後で縁
の部分をダイシング等で切断することで得られる形状で
ある。
【0048】略平板状の樹脂63の表面側と裏面側には
それぞれ電極パッド66,67が形成される。これら電
極パッド66,67の形成は全面に電極パッド66,6
7の材料となる金属層や多結晶シリコン層などの導電層
を形成し、フォトリソグラフィー技術により所要の電極
形状にパターンニングすることで形成される。これら電
極パッド66,67は発光素子である素子62のp電極
とn電極にそれぞれ接続するように形成されており、必
要な場合には樹脂63にビアホールなどが形成される。
【0049】ここで電極パッド66,67は樹脂形成チ
ップ64の表面側と裏面側にそれぞれ形成されている
が、一方の面に両方の電極パッドを形成することも可能
であり、例えば薄膜トランジスタの場合ではソース、ゲ
ート、ドレインの3つの電極があるため、電極パッドを
3つ或いはそれ以上形成しても良い。電極パッド66,
67の位置が平板上ずれているのは、最終的な配線形成
時に上側からコンタクトをとっても重ならないようにす
るためである。電極パッド66,67の形状も正方形に
限定されず他の形状としても良い。また、素子62に対
して反対側にそれぞれ電極パッド66,67を形成する
ことに限定されず、素子62に対して同じ側にそれぞれ
の電極パッド66、67を形成しても良い。
【0050】このような樹脂形成チップ64を構成する
ことで、素子62の周りが樹脂63で被覆され平坦化に
よって精度良く電極パッド66,67を形成できるとと
もに素子62に比べて広い領域に電極パッド66,67
を延在でき、次の第二転写工程での転写を吸着治具で進
める場合には取り扱いが容易になる。
【0051】上記のように各素子が転写された後、配線
が施されることにより画像表示装置が形成されるわけで
あるが、これら樹脂で被覆された複数の樹脂形成チップ
には、不良チップが混在している場合があり、樹脂形成
チップの転写工程の中で予め不良の樹脂形成チップを除
去することにより効率良く画像表示装置を形成すること
ができる。また、比較的大き目のサイズの電極パッド6
6,67を利用した配線を行うことで、配線不良が未然
に防止される。
【0052】ここで、図8に示すように、樹脂形成チッ
プ64内に比較的大きな面積を有するように形成するこ
とができる。更に、素子63に対して反対側のそれぞれ
形成されるに限定されず、素子63に対して同じ側に形
成することもできる。従って、電極パッド66、67が
樹脂に被覆され電気的に絶縁された状態においても、素
子62の駆動電圧である交流電圧を印加する端子を樹脂
形成チップ64の略平坦な面に密着させることにより、
樹脂形成チップ64に損傷を与えることなく、その性能
を評価することができる。特に、素子62に発光ダイオ
ードの如き発光素子である場合には、駆動電圧に対する
素子62の発光量を測定すれば良い。また、このとき、
素子62から発生する光を遮らないように樹脂63が光
透過性を有していることが望ましい。また、電極パッド
66、67がアンテナとして機能するように、例えば渦
巻き形状に形成しておいても良い。
【0053】ここで、図9に上記二段階拡大転写法で使
用される素子の一例としての発光素子の構造を示す。図
9の(a)が素子断面図であり、図9の(b)が平面図
である。この発光素子はGaN系の発光ダイオードであ
り、たとえばサファイア基板上に結晶成長される素子で
ある。このようなGaN系の発光ダイオードでは、基板
を透過するレーザー照射によってレーザアブレーション
が生じ、GaNの窒素が気化する現象にともなってサフ
ァイア基板とGaN系の成長層の間との界面で膜剥がれ
が生じ、素子分離を容易なものにできる特徴を有してい
る。
【0054】まず、その構造については、GaN系半導
体層からなる下地成長層71上に選択成長された六角錐
形状のGaN層72が形成されている。なお、下地成長
層71上には図示しない絶縁膜が存在し、六角錐形状の
GaN層72はその絶縁膜を開口した部分にMOCVD
法などによって形成される。このGaN層72は、成長
時に使用されるサファイア基板の主面をC面とした場合
にS面((1−101)面)で覆われたピラミッド型の
成長層であり、シリコンをドープさせた領域である。こ
のGaN層72の傾斜したS面の部分はダブルへテロ構
造のクラッドとして機能する。GaN層72の傾斜した
S面を覆うように活性層であるInGaN層73が形成
されており、その外側にマグネシウムドープのGaN層
74が形成される。このマグネシウムドープのGaN層
74もクラッドとして機能する。
【0055】このような発光ダイオードには、p電極7
5とn電極76が形成されている。p電極75はマグネ
シウムドープのGaN層74上に形成されるNi/Pt
/AuまたはNi(Pd)/Pt/Auなどの金属材料
を蒸着して形成される。n電極76は前述の図示しない
絶縁膜を開口した部分でTi/Al/Pt/Auなどの
金属材料を蒸着して形成される。なお、下地成長層71
の裏面側からn電極取り出しを行う場合は、n電極76
の形成は下地成長層71の表面側には不要となる。
【0056】このような構造のGaN系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザアブ
レーションよって比較的簡単にサファイア基板から剥離
することができ、レーザービームを選択的に照射するこ
とで選択的な剥離が実現される。なお、GaN系の発光
ダイオードとしては、平板上や帯状に活性層が形成され
る構造であっても良く、上端部にC面が形成された角錐
構造のものであっても良い。また、他の窒化物系発光素
子や化合物半導体素子などであっても良い。
【0057】一時保持用部材や第二基板に樹脂形成チッ
プを転写する際に、複数の樹脂形成チップが一括してマ
トリクス状に転写されるが、このとき、本発明の電気回
路の検査方法を用いることにより、これら素子が樹脂に
被覆された樹脂形成チップに損傷を与えることなく、不
良の樹脂形成チップを除去することが可能となる。特
に、発光ダイオードは印加された駆動電圧に対してその
発光量を測定することにより、発光ダイオードを流れる
電流を測定する電流測定器を別途用いることなく、その
性能を評価することができる。従って、発光ダイオード
を内包する樹脂形成チップの転写する際に、樹脂形成チ
ップに損傷を与えることなく不具合の樹脂系チップを除
去することができ、歩留まりの良好な画像表示装置を形
成することができる。
【0058】
【発明の効果】よって、本発明によれば、駆動電圧を印
加する端子また電極と電気的に絶縁された電気回路を駆
動しながら当該電気回路を検査することが可能になる。
また、素子と当該素子に接続されるように形成された電
極が絶縁層により被覆された構造を有する電子部品につ
いても、当該電子部品に損傷を与えることがなく、当該
素子を検査することが可能となる。また、絶縁層により
被覆される素子が発光素子の場合には、印加される駆動
電圧に対する発光量を測定することにより、別途電流測
定器などを用いることなく当該発光素子を検査すること
が可能となる。
【0059】また、素子や電極が絶縁層により被覆され
チップ化された電子部品を一括して転写する工程により
形成される電子応用装置、画像表示装置においては、そ
の製造工程において、当該電子部品に損傷を与えること
なく、不良の電子部品を除去することが可能となるた
め、歩留まり良く形成される電子応用装置、画像表示装
置を提供することができる。
【図面の簡単な説明】
【図1】本発明の電子部品の構造を示す断面図である。
【図2】本発明の電子部品の構造を示す平面図である。
【図3】本発明における電気回路の検査方法の一例を示
す図である。
【図4】本発明の電気回路の構造を示す平面図である。
【図5】本発明の電子部品において、電極パッドを形成
する工程を示す工程図であって、(a)は電極パッド形
成前、(b)は電極パッド形成後の電子部品の構造を示
す図である。
【図6】本発明の電子応用装置、画像表示装置の製造に
適用な樹脂形成チップの転写工程を示す工程図である。
【図7】本発明の画像表示装置に用いられる樹脂形成チ
ップの構造の一例である。
【図8】本発明の画像表示装置に用いられる樹脂形成チ
ップの構造の一例である。
【図9】本発明の画像表示装置に用いられる発光ダイオ
ードの一例の構造を示す図であって、(a)は断面構造
図、(b)は平面構造図である。
【符号の説明】
1、31、51、62 素子 2、52 電極 4、3
4、37、38、54絶縁層 5 端子 6、36 基板
11 一時保持用部材 60 第一基板 61 一時保持用
部材 63 樹脂 64 樹脂形成チップ 65 第二基
板 66,67電極パッド 71 下地成長層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G01R 31/302 G01R 31/28 L Fターム(参考) 2G003 AA05 AB18 AE02 AF06 AG03 AH05 2G011 AA01 AC14 AE02 2G014 AA01 AA08 AB51 AB59 AC10 2G132 AA00 AB01 AD15 AF11 AG09 AL11 5F041 AA46 CA34 CA40 CA65 CA77

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】被測定回路の電極に対して測定端子を非接
    触状態として駆動電圧を供給することを特徴とする電気
    回路の検査方法。
  2. 【請求項2】前記被測定回路の電極が絶縁材料によって
    被覆され、当該絶縁層を介して前記測定端子より駆動電
    圧を供給することを特徴とする請求項1記載の電気回路
    の検査方法。
  3. 【請求項3】前記被測定回路は、チップ化された電子部
    品に組み込まれていることを特徴とする請求項1記載の
    電気回路の検査方法。
  4. 【請求項4】前記駆動電圧は、高周波を用いて誘導電荷
    を発生させることを特徴とする請求項1記載の電気回路
    の検査方法。
  5. 【請求項5】前記被測定回路は、機能素子を含むことを
    特徴とする請求項1記載の電気回路の検査方法。
  6. 【請求項6】前記機能素子は、発光素子、ダイオード、
    抵抗若しくはトランジスタであることを特徴とする請求
    項5記載の電気回路の検査方法。
  7. 【請求項7】前記発光素子より発生する光を測定するこ
    とを特徴とする請求項6記載の電気回路の検査方法。
  8. 【請求項8】前記絶縁材料により形成される絶縁部の上
    面は平坦であることを特徴とする請求項2記載の電気回
    路の検査方法。
  9. 【請求項9】前記電極を前記上面と平行に延在するよう
    に形成することを特徴とする請求項2記載の電気回路の
    検査方法。
  10. 【請求項10】前記測定端子を前記上面に密着させるこ
    とを特徴とする請求項8記載の電気回路の検査方法。
  11. 【請求項11】前記測定端子を前記電極と対面するよう
    に配置することを特徴とする請求項1記載の電気回路の
    検査方法。
  12. 【請求項12】前記上面に形成された上面電極により駆
    動電圧を供給することを特徴とする請求項8記載の電気
    回路の検査方法。
  13. 【請求項13】前記駆動電圧を電磁波として供給するこ
    とを特徴とする請求項1記載の電気回路の検査方法。
  14. 【請求項14】前記電磁波の波長に合わせて前記電極又
    は前記上面電極を形成することを特徴とする請求項13
    記載の電気回路の検査方法。
  15. 【請求項15】前記発光素子は発光ダイオードであるこ
    とを特徴とする請求項6記載の電気回路の検査方法。
  16. 【請求項16】前記発光ダイオードは、S面((1−1
    01)面)若しくはこれに等価な結晶面を有する結晶層
    を備えることを特徴とする請求項15記載の電気回路の
    検査方法。
  17. 【請求項17】被測定回路が絶縁材料により被覆され、
    チップ化された電子部品であって、前記被測定回路の電
    極に対して測定端子を非接触状態として駆動電圧が供給
    されることにより検査されることを特徴とする電子部
    品。
  18. 【請求項18】被測定回路の電極に対して測定端子を非
    接触状態として駆動電圧が供給されることにより検査さ
    れた電子部品が実装されることを特徴とする電子応用装
    置。
  19. 【請求項19】発光素子を含む被測定回路の電極に対し
    て測定端子を非接触状態として駆動電圧が供給されるこ
    とにより検査された電子部品が実装されることを特徴と
    する画像表示装置。
JP2001387115A 2001-12-20 2001-12-20 電気回路の検査方法、電子部品、電子応用装置及び画像表示装置 Pending JP2003188416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001387115A JP2003188416A (ja) 2001-12-20 2001-12-20 電気回路の検査方法、電子部品、電子応用装置及び画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001387115A JP2003188416A (ja) 2001-12-20 2001-12-20 電気回路の検査方法、電子部品、電子応用装置及び画像表示装置

Publications (1)

Publication Number Publication Date
JP2003188416A true JP2003188416A (ja) 2003-07-04

Family

ID=27596042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001387115A Pending JP2003188416A (ja) 2001-12-20 2001-12-20 電気回路の検査方法、電子部品、電子応用装置及び画像表示装置

Country Status (1)

Country Link
JP (1) JP2003188416A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821279B2 (en) 2005-03-07 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
KR20150127124A (ko) * 2013-03-08 2015-11-16 오스람 옵토 세미컨덕터스 게엠베하 광전자 소자를 측정하고 최적화하기 위한 방법 및 장치
CN108028295A (zh) * 2015-09-17 2018-05-11 欧司朗光电半导体有限公司 用于制造光电子器件的方法
JP2020524416A (ja) * 2017-06-20 2020-08-13 テソロ・サイエンティフィック・インコーポレーテッド 発光ダイオード(led)テスト装置および製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9188631B2 (en) 2005-03-07 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
US8159257B2 (en) 2005-03-07 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
US7821279B2 (en) 2005-03-07 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
KR102136912B1 (ko) * 2013-03-08 2020-07-22 오스람 옵토 세미컨덕터스 게엠베하 광전자 소자를 측정하고 최적화하기 위한 방법 및 장치
JP2016510874A (ja) * 2013-03-08 2016-04-11 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス部品を測定および最適化する方法および装置
US10132855B2 (en) 2013-03-08 2018-11-20 Osram Opto Semiconductors Gmbh Method and device for measuring and optimizing an optoelectronic component
KR20150127124A (ko) * 2013-03-08 2015-11-16 오스람 옵토 세미컨덕터스 게엠베하 광전자 소자를 측정하고 최적화하기 위한 방법 및 장치
CN108028295A (zh) * 2015-09-17 2018-05-11 欧司朗光电半导体有限公司 用于制造光电子器件的方法
JP2018533203A (ja) * 2015-09-17 2018-11-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクスデバイスの製造方法
CN108028295B (zh) * 2015-09-17 2020-01-21 欧司朗光电半导体有限公司 用于制造光电子器件的方法
US10879136B2 (en) 2015-09-17 2020-12-29 Osram Oled Gmbh Method for producing an optoelectronic device
DE102015115706B4 (de) 2015-09-17 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
JP2020524416A (ja) * 2017-06-20 2020-08-13 テソロ・サイエンティフィック・インコーポレーテッド 発光ダイオード(led)テスト装置および製造方法
JP7258781B2 (ja) 2017-06-20 2023-04-17 アップル インコーポレイテッド 発光ダイオード(led)テスト装置および製造方法

Similar Documents

Publication Publication Date Title
JP3020574B2 (ja) 半導体装置の製造方法
KR100982964B1 (ko) 소자 전사 방법 및 표시장치
JP5533199B2 (ja) 素子の基板実装方法、および、その基板実装構造
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
US6448634B1 (en) Tape carrier, semiconductor assembly, semiconductor device and electronic instrument
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
JP2010276541A (ja) 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置
US5125153A (en) Method of making a hybrid electronic array
JP2003188416A (ja) 電気回路の検査方法、電子部品、電子応用装置及び画像表示装置
US20100230672A1 (en) Production of integrated circuits comprising different components
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
US11209460B2 (en) Electrical connection device with a short-circuit wiring pattern that reduces connection wirings
JP2003216072A (ja) 画像表示装置及びその製造方法
EP4002500A1 (en) Composite integrated film, composite integrated film supply wafer, and semiconductor composite device
US20060046529A1 (en) High density space transformer and method of fabricating same
CN115116925A (zh) Micro-LED修补载板的制备方法及显示装置的Micro-LED修补方法
JP2001024270A (ja) バーンイン用基板及びそれを用いたバーンイン方法
JP2002373950A (ja) 気密封止icパッケージの製造方法
JPH0555327A (ja) 半導体素子のスクリーニング方法
KR102633149B1 (ko) 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP2003121469A (ja) プローブの製造方法及びプローブカードの製造方法
JP3971627B2 (ja) 中間層回路の特性評価方法
JP2001118994A (ja) 半導体装置
JP4564423B2 (ja) 半導体素子検査用基板の製造方法