JP2001024270A - バーンイン用基板及びそれを用いたバーンイン方法 - Google Patents
バーンイン用基板及びそれを用いたバーンイン方法Info
- Publication number
- JP2001024270A JP2001024270A JP11192049A JP19204999A JP2001024270A JP 2001024270 A JP2001024270 A JP 2001024270A JP 11192049 A JP11192049 A JP 11192049A JP 19204999 A JP19204999 A JP 19204999A JP 2001024270 A JP2001024270 A JP 2001024270A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- substrate
- light receiving
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4245—Mounting of the opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4202—Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles
Abstract
(57)【要約】
【課題】 光素子をハイブリッドに一括実装したウエハ
に対しバーンインを簡便に行え、しかも光素子や実装構
造の迅速な検査を可能とするバーンイン用基板及びそれ
を用いたバーンイン方法を提供すること。 【解決手段】 １組以上の発光素子及び該発光素子の出
射光を受光する受光素子を、ウエハＷ上に実装して成る
バーンイン用基板１であって、発光素子に接続させる導
電線と、受光素子に接続させる導電線とが、各々異なる
絶縁体層上に形成されていることを特徴とする。
に対しバーンインを簡便に行え、しかも光素子や実装構
造の迅速な検査を可能とするバーンイン用基板及びそれ
を用いたバーンイン方法を提供すること。 【解決手段】 １組以上の発光素子及び該発光素子の出
射光を受光する受光素子を、ウエハＷ上に実装して成る
バーンイン用基板１であって、発光素子に接続させる導
電線と、受光素子に接続させる導電線とが、各々異なる
絶縁体層上に形成されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に光ファイ
バ及び光素子（発光素子及び受光素子）を搭載し、これ
ら光部品を光結合させる光部品実装用基板を、効率的に
作製及び検査を行うためのバーンイン用ウエハ及びバー
ンイン方法に関する。
バ及び光素子（発光素子及び受光素子）を搭載し、これ
ら光部品を光結合させる光部品実装用基板を、効率的に
作製及び検査を行うためのバーンイン用ウエハ及びバー
ンイン方法に関する。
【０００２】
【発明の背景】近年、光加入者系の普及にむけて、光モ
ジュールの組立コストを削減する目的で、単結晶シリコ
ンを基板とした光実装基板、いわゆるシリコンプラット
フォームの技術が注目されている。
ジュールの組立コストを削減する目的で、単結晶シリコ
ンを基板とした光実装基板、いわゆるシリコンプラット
フォームの技術が注目されている。
【０００３】上記技術によれば、光ファイバとレーザー
ダイオードやフォトダイオードなどの光素子を、同一シ
リコン基板上に形成されたＶ溝や導体パターンの上に実
装するだけで、無調心にて光モジュールの組立が可能と
なる。
ダイオードやフォトダイオードなどの光素子を、同一シ
リコン基板上に形成されたＶ溝や導体パターンの上に実
装するだけで、無調心にて光モジュールの組立が可能と
なる。
【０００４】このような光実装基板は、同一ウエハ上に
光素子が複数組配列された状態で一括的に作製され、最
終工程にて個々の基板に分断されて、図９に示すように
チップ化される。
光素子が複数組配列された状態で一括的に作製され、最
終工程にて個々の基板に分断されて、図９に示すように
チップ化される。
【０００５】一枚のウエハから光実装基板を多数個作製
することは、光実装基板の作製コストの面でも極めて有
利であり、光モジュールの低コスト化という点で有望で
ある。また、シリコンウエハを利用することは、半導体
デバイスの量産化技術を流用できるため、多量の生産時
に著しくコストを削減することができるという利点があ
る。
することは、光実装基板の作製コストの面でも極めて有
利であり、光モジュールの低コスト化という点で有望で
ある。また、シリコンウエハを利用することは、半導体
デバイスの量産化技術を流用できるため、多量の生産時
に著しくコストを削減することができるという利点があ
る。
【０００６】しかしながら、せっかくウエハ単位での実
装基板の作製を行っても、光素子を実装基板上に一つ一
つ載置し、各素子の検査を行なうことは極めて煩雑であ
り、またコスト上昇の原因となると考えられる。
装基板の作製を行っても、光素子を実装基板上に一つ一
つ載置し、各素子の検査を行なうことは極めて煩雑であ
り、またコスト上昇の原因となると考えられる。
【０００７】そこで、従来より半導体分野において採用
されている所謂ウエハバーンインと同様に、ウエハ状態
でマーカーを観察しながら多数組の光素子を実装するビ
ジュアルアライメントや半田のセルフアライメント等の
技術を用いながら、一括して複数の光素子を実装した後
に、ウエハレベルで一括的に光素子それ自体の不良等を
含む実装工程での初期不良を検出できることが非常に望
ましい。
されている所謂ウエハバーンインと同様に、ウエハ状態
でマーカーを観察しながら多数組の光素子を実装するビ
ジュアルアライメントや半田のセルフアライメント等の
技術を用いながら、一括して複数の光素子を実装した後
に、ウエハレベルで一括的に光素子それ自体の不良等を
含む実装工程での初期不良を検出できることが非常に望
ましい。
【０００８】上記方法を実現するためには、少なくとも
以下の問題を克服しなければならない。
以下の問題を克服しなければならない。
【０００９】１）図９に示すように、各チップの基板５
０に配設される発光素子及びそのモニター用の受光素子
の初期劣化を検査するには、これら光素子の電気的特性
だけでなく、発光特性や受光特性を測定する必要がある
が、従来の光部品実装用基板Ｊではこれらの測定が困難
となる。なお、図９において、５３，５４は発光素子の
駆動用導電線、５５，５６は受光素子の駆動用導電線、
５７は光ファイバを載置するためのＶ溝、５８は発光素
子を搭載するための半田パターン、５９は受光素子を搭
載するための半田パターンである。
０に配設される発光素子及びそのモニター用の受光素子
の初期劣化を検査するには、これら光素子の電気的特性
だけでなく、発光特性や受光特性を測定する必要がある
が、従来の光部品実装用基板Ｊではこれらの測定が困難
となる。なお、図９において、５３，５４は発光素子の
駆動用導電線、５５，５６は受光素子の駆動用導電線、
５７は光ファイバを載置するためのＶ溝、５８は発光素
子を搭載するための半田パターン、５９は受光素子を搭
載するための半田パターンである。
【００１０】２）半導体分野で行われるウエハバーンイ
ン装置と同様に、全ての電極に対し電気的接続を行おう
とすれば、多数の接触端子が必要になるだけでなく、こ
れらを同時に接続するための非常に高価なコンタクタが
必要となる。特に、光素子をハイブリッドに搭載してい
るため、これらを破損することなく上記コンタクトをと
ることはさらに困難である。
ン装置と同様に、全ての電極に対し電気的接続を行おう
とすれば、多数の接触端子が必要になるだけでなく、こ
れらを同時に接続するための非常に高価なコンタクタが
必要となる。特に、光素子をハイブリッドに搭載してい
るため、これらを破損することなく上記コンタクトをと
ることはさらに困難である。
【００１１】３）２）の問題を避けるために、配線を引
き回し、ウエハ端部でプロービングを行う構成を採用す
ることが考えられるが、配線に交差部が生じるので配線
が複雑となる。
き回し、ウエハ端部でプロービングを行う構成を採用す
ることが考えられるが、配線に交差部が生じるので配線
が複雑となる。
【００１２】本発明は上記諸問題に鑑み案出されたもの
であり、光素子をハイブリッドに一括実装したウエハに
対しバーンインを簡便に行え、しかも光素子や実装構造
の迅速な検査を可能とするバーンイン用基板及びそれを
用いたバーンイン方法を提供することを目的とする。
であり、光素子をハイブリッドに一括実装したウエハに
対しバーンインを簡便に行え、しかも光素子や実装構造
の迅速な検査を可能とするバーンイン用基板及びそれを
用いたバーンイン方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、基板上面に発光素子及び該発光素子の出射光を受光
する受光素子を実装して成るバーンイン用基板であっ
て、基板上面に複数の絶縁体層を形成させるとともに、
発光素子の両電極端子に接続させる２つの導電線の少な
くとも一方と、受光素子の両電極端子に接続させる２つ
の導電線の少なくとも一方とを異なる絶縁体層上に配設
させたことを特徴とする。
に、基板上面に発光素子及び該発光素子の出射光を受光
する受光素子を実装して成るバーンイン用基板であっ
て、基板上面に複数の絶縁体層を形成させるとともに、
発光素子の両電極端子に接続させる２つの導電線の少な
くとも一方と、受光素子の両電極端子に接続させる２つ
の導電線の少なくとも一方とを異なる絶縁体層上に配設
させたことを特徴とする。
【００１４】また、上記バーンイン用基板に、発光素子
及び受光素子を実装し、しかる後にバーンイン用基板を
所定温度に加熱した状態で、発光素子の両電極端子が接
続された導電線に通電させ発光素子を発光させるととも
に、受光素子が接続された導電線に通電させ受光素子に
より発光素子の発光強度を検出させることで、実装時の
不良を検出するようにしたバーンイン方法とする。発光
素子の発光強度が所定強度以下であれば、光素子自体の
不良を含めて実装時における不良を検出できる。
及び受光素子を実装し、しかる後にバーンイン用基板を
所定温度に加熱した状態で、発光素子の両電極端子が接
続された導電線に通電させ発光素子を発光させるととも
に、受光素子が接続された導電線に通電させ受光素子に
より発光素子の発光強度を検出させることで、実装時の
不良を検出するようにしたバーンイン方法とする。発光
素子の発光強度が所定強度以下であれば、光素子自体の
不良を含めて実装時における不良を検出できる。
【００１５】また、発光素子に通電するための電極と、
受光素子の光信号を検出するための電極をマトリックス
状に配線し、一列の発光素子に一括電圧印加した状態
で、各発光素子に接続される導電線と交差し受光素子に
接続される導電線を通じて、順次個々の光出力を検出す
ることで、光素子の初期不良や実装不良を検出するよう
にしてもよい。
受光素子の光信号を検出するための電極をマトリックス
状に配線し、一列の発光素子に一括電圧印加した状態
で、各発光素子に接続される導電線と交差し受光素子に
接続される導電線を通じて、順次個々の光出力を検出す
ることで、光素子の初期不良や実装不良を検出するよう
にしてもよい。
【００１６】
【発明の実施の形態】以下に、本発明に係る実施形態に
ついて図面に基づき詳細に説明する。
ついて図面に基づき詳細に説明する。
【００１７】〔バーンイン用基板及びバーンイン方法〕
図１にバーンイン用基板１の模式的な平面図を示す。所
定面方位のシリコン単結晶等から成る基板（ウエハ）Ｗ
上に、破線で図示した多数の光部品実装用基板（チッ
プ）領域Ｔを、複数行，複数列に配列しており、同一列
に存在する半導体レーザ等の発光素子の上面側電極端子
に接続される導電線（信号線）をＬ１，Ｌ２，Ｌ３，・
・・として図示し、また、同一行に存在するフォトダイ
オード等の受光素子の上面側電極端子に接続される導電
線（信号線）をＰ１，Ｐ２，Ｐ３，・・・として図示し
ている。また、各信号線における通電用端子はＬ１ａ，
Ｌ２ａ，Ｌ３ａ，・・・、Ｐ１ａ，Ｐ２ａ，Ｐ３ａ，・
・・である。なお、図１においては簡単のため接地線は
省略して図示している。
図１にバーンイン用基板１の模式的な平面図を示す。所
定面方位のシリコン単結晶等から成る基板（ウエハ）Ｗ
上に、破線で図示した多数の光部品実装用基板（チッ
プ）領域Ｔを、複数行，複数列に配列しており、同一列
に存在する半導体レーザ等の発光素子の上面側電極端子
に接続される導電線（信号線）をＬ１，Ｌ２，Ｌ３，・
・・として図示し、また、同一行に存在するフォトダイ
オード等の受光素子の上面側電極端子に接続される導電
線（信号線）をＰ１，Ｐ２，Ｐ３，・・・として図示し
ている。また、各信号線における通電用端子はＬ１ａ，
Ｌ２ａ，Ｌ３ａ，・・・、Ｐ１ａ，Ｐ２ａ，Ｐ３ａ，・
・・である。なお、図１においては簡単のため接地線は
省略して図示している。
【００１８】図２（ａ）〜（ｃ）は基板１の一部領域
（光部品実装用基板４枚分）における配線の様子につい
て模式的に図示したものである。（ａ）はバーンイン用
基板の最上面における発光素子の上面側電極端子に接続
される第１導電線である信号線Ｌ２，・・・及び接地線
ＬＧ２，・・・を図示し、（ｂ）は第１導電線が配設さ
れる上部絶縁体層ＺＨの概略パターン（細部の開口等に
ついては図示を省略している）を図示し、（ｃ）は上記
上部絶縁体層ＺＨの下部に配設されるとともに、基板１
上に形成された下部絶縁体層上に配設され、受光素子の
上面側電極端子に接続される第２導電線である信号線Ｐ
３，・・・及び接地線ＰＧ３，・・・を図示したもので
ある。
（光部品実装用基板４枚分）における配線の様子につい
て模式的に図示したものである。（ａ）はバーンイン用
基板の最上面における発光素子の上面側電極端子に接続
される第１導電線である信号線Ｌ２，・・・及び接地線
ＬＧ２，・・・を図示し、（ｂ）は第１導電線が配設さ
れる上部絶縁体層ＺＨの概略パターン（細部の開口等に
ついては図示を省略している）を図示し、（ｃ）は上記
上部絶縁体層ＺＨの下部に配設されるとともに、基板１
上に形成された下部絶縁体層上に配設され、受光素子の
上面側電極端子に接続される第２導電線である信号線Ｐ
３，・・・及び接地線ＰＧ３，・・・を図示したもので
ある。
【００１９】また図２において、図示Ｌの箇所が発光素
子が配設される領域を示し、図示Ｐの箇所が受光素子が
配設される領域を示す。このように、例えば同一列に位
置する発光素子においては、発光素子の上面側電極端子
から発光素子の図示左側に位置する信号線Ｌ２，Ｌ３，
・・・へ接続し、発光素子の下面側電極端子から発光素
子の図示右側に位置する接地線ＬＧ２，ＬＧ３，・・・
へ接続する。また、同一行に位置する受光素子において
は、受光素子の上面側電極端子から受光素子の図示下側
に位置する信号線Ｐ３，Ｐ４，・・・へ接続し、受光素
子の下面側電極端子から受光素子の図示上側に位置する
接地線ＰＧ３，ＰＧ４，・・・へ接続する。発光素子に
接続される導電線は、受光素子に接続される導電線上に
形成された上部絶縁体層ＺＨ上に配設されているので、
発光素子の導電線が受光素子の導電線に接触することが
なく、各々の素子への通電が可能であり、しかも簡便に
配線することができる。
子が配設される領域を示し、図示Ｐの箇所が受光素子が
配設される領域を示す。このように、例えば同一列に位
置する発光素子においては、発光素子の上面側電極端子
から発光素子の図示左側に位置する信号線Ｌ２，Ｌ３，
・・・へ接続し、発光素子の下面側電極端子から発光素
子の図示右側に位置する接地線ＬＧ２，ＬＧ３，・・・
へ接続する。また、同一行に位置する受光素子において
は、受光素子の上面側電極端子から受光素子の図示下側
に位置する信号線Ｐ３，Ｐ４，・・・へ接続し、受光素
子の下面側電極端子から受光素子の図示上側に位置する
接地線ＰＧ３，ＰＧ４，・・・へ接続する。発光素子に
接続される導電線は、受光素子に接続される導電線上に
形成された上部絶縁体層ＺＨ上に配設されているので、
発光素子の導電線が受光素子の導電線に接触することが
なく、各々の素子への通電が可能であり、しかも簡便に
配線することができる。
【００２０】次に、バーンイン方法について説明する。
【００２１】まず、バーンイン用基板上に形成された配
線電極上に、ウエハの状態で金スズ半田等を用いて、複
数の発光素子及びそのモニター用の受光素子をビジュア
ルアライメントまたは半田のセルフアライメントで固定
する。
線電極上に、ウエハの状態で金スズ半田等を用いて、複
数の発光素子及びそのモニター用の受光素子をビジュア
ルアライメントまたは半田のセルフアライメントで固定
する。
【００２２】次に、加速試験を行うために、例えば８５
℃前後で基板を加熱させた状態で、発光素子の信号線Ｌ
１に発光素子の閾値以上の電流で通電し、同一列の発光
素子を発光させ、信号線Ｐ３，Ｐ４，・・・により同一
列の受光素子を順次駆動させ、順次各受光素子による光
量を検出する。このようにして、順次各列の発光素子と
受光素子の駆動でもって、受光素子の検出光量に基づい
て検査を行う。なお、図において、受光素子の検出光量
の測定機器等については簡単のため図示を省略してい
る。
℃前後で基板を加熱させた状態で、発光素子の信号線Ｌ
１に発光素子の閾値以上の電流で通電し、同一列の発光
素子を発光させ、信号線Ｐ３，Ｐ４，・・・により同一
列の受光素子を順次駆動させ、順次各受光素子による光
量を検出する。このようにして、順次各列の発光素子と
受光素子の駆動でもって、受光素子の検出光量に基づい
て検査を行う。なお、図において、受光素子の検出光量
の測定機器等については簡単のため図示を省略してい
る。
【００２３】このとき、発光素子や受光素子自体の不良
やこれらの実装工程等における不良、または断線等の不
良があれば、所定の光量が得られない。また、実装時に
おける発光素子−受光素子間に位置ずれが生じても同様
に所定の光量が得られない。これにより、任意の光部品
実装用基板領域Ｔにおける光素子実装時の不良を確実且
つ迅速に検出することができる。
やこれらの実装工程等における不良、または断線等の不
良があれば、所定の光量が得られない。また、実装時に
おける発光素子−受光素子間に位置ずれが生じても同様
に所定の光量が得られない。これにより、任意の光部品
実装用基板領域Ｔにおける光素子実装時の不良を確実且
つ迅速に検出することができる。
【００２４】図１に示すように、導電線をマトリックス
状に配線することにより、通電する列と、検出する行か
ら不良の光部品実装用基板（チップ）領域Ｔを特定する
ことができるが、マトリックス状に配線を施すために
は、例えば信号線Ｌ２と信号線Ｐ３との交差する領域に
おいて、両者が短絡しないことが必要である。本発明に
おいては、図２に示すように、発光素子の両電極端子に
接続させる２つの導電線の少なくとも一方と、受光素子
の両電極端子に接続させる２つの導電線の少なくとも一
方とが、各々異なる絶縁体層上に形成されているので短
絡することがない。
状に配線することにより、通電する列と、検出する行か
ら不良の光部品実装用基板（チップ）領域Ｔを特定する
ことができるが、マトリックス状に配線を施すために
は、例えば信号線Ｌ２と信号線Ｐ３との交差する領域に
おいて、両者が短絡しないことが必要である。本発明に
おいては、図２に示すように、発光素子の両電極端子に
接続させる２つの導電線の少なくとも一方と、受光素子
の両電極端子に接続させる２つの導電線の少なくとも一
方とが、各々異なる絶縁体層上に形成されているので短
絡することがない。
【００２５】上記バーンイン用基板Ｗの各光部品実装用
基板領域Ｔの輪郭部に位置する各導電線に重なるライン
で縦横に切断して得られた個々のチップは、例えば図４
に示す光部品実装用基板Ｐ１となり、図５に示すよう
に、この光部品実装用基板Ｐ１上において、図４の半田
パターン１９上に発光素子３０、半田パターン２０上に
受光素子３１を実装し、Ｖ溝１４上に光ファイバ３７を
実装することにより、光モジュールＭ１を構成すること
ができる。ここで、図中、３５は発光素子３０の上面側
電極端子と信号線１５とを接続させるためのボンディン
グワイヤ、３６は受光素子３１の上面側電極端子と信号
線１７とを接続させるためのボンディングワイヤであ
る。
基板領域Ｔの輪郭部に位置する各導電線に重なるライン
で縦横に切断して得られた個々のチップは、例えば図４
に示す光部品実装用基板Ｐ１となり、図５に示すよう
に、この光部品実装用基板Ｐ１上において、図４の半田
パターン１９上に発光素子３０、半田パターン２０上に
受光素子３１を実装し、Ｖ溝１４上に光ファイバ３７を
実装することにより、光モジュールＭ１を構成すること
ができる。ここで、図中、３５は発光素子３０の上面側
電極端子と信号線１５とを接続させるためのボンディン
グワイヤ、３６は受光素子３１の上面側電極端子と信号
線１７とを接続させるためのボンディングワイヤであ
る。
【００２６】また、本発明のバーンイン方法は、図２に
示すように、受光素子の信号線を共通にせず、信号端子
Ｐａ１，Ｐａ２，・・・のように各光部品実装用基板領
域Ｔ毎に設け、、例えば、信号線Ｌ３を通電する場合
に、個別の受光素子の信号端子Ｐａ２，Ｐｂ２，・・・
に通電して、バーンインを行うようにしてもよく、これ
により、絶縁体層の構成に制約を受けない反面、受光素
子の信号検出は個別に行うことになる。このようなバー
ンイン用ウエハから切り出した個々のチップは、例えば
図６〜図８に示すような光部品実装用基板Ｐ２〜Ｐ４と
なる。なお、これら光部品実装用基板Ｐ２〜Ｐ４に光素
子や光導波体を実装して成る光モジュールの形態は、図
５に示す光モジュールＭ１と同様に容易に理解できる。
示すように、受光素子の信号線を共通にせず、信号端子
Ｐａ１，Ｐａ２，・・・のように各光部品実装用基板領
域Ｔ毎に設け、、例えば、信号線Ｌ３を通電する場合
に、個別の受光素子の信号端子Ｐａ２，Ｐｂ２，・・・
に通電して、バーンインを行うようにしてもよく、これ
により、絶縁体層の構成に制約を受けない反面、受光素
子の信号検出は個別に行うことになる。このようなバー
ンイン用ウエハから切り出した個々のチップは、例えば
図６〜図８に示すような光部品実装用基板Ｐ２〜Ｐ４と
なる。なお、これら光部品実装用基板Ｐ２〜Ｐ４に光素
子や光導波体を実装して成る光モジュールの形態は、図
５に示す光モジュールＭ１と同様に容易に理解できる。
【００２７】〔光部品実装用基板〕次に、上記バーンイ
ン用ウエハを個々の基板に切断して得られた光部品実装
用基板の実施形態について詳細に説明する。なお、図
４，図６〜図８における同様な部材については、重複し
た説明及び符号の表示を省略するものとする。
ン用ウエハを個々の基板に切断して得られた光部品実装
用基板の実施形態について詳細に説明する。なお、図
４，図６〜図８における同様な部材については、重複し
た説明及び符号の表示を省略するものとする。
【００２８】図４（ａ），（ｂ）に示すように、光部品
実装用基板Ｐ１は、例えば所定面方位（（１００）面
等）を有する主面のシリコン単結晶から成る基板１１の
表面に熱酸化により厚さ数千Å程度の下部絶縁体層１３
が形成されたものであり、この上に発光素子及び受光素
子の下面側電極端子が載置される電極パッド及び半田パ
ターン１９，２０が設けられている。なお、これら電極
パッドは、基板１１にＫＯＨ等のアルカリ溶液の異方性
エッチングで形成された、光ファイバ等の光導波体を搭
載させるためのＶ溝１４に対し正確に位置決めされ形成
されている。
実装用基板Ｐ１は、例えば所定面方位（（１００）面
等）を有する主面のシリコン単結晶から成る基板１１の
表面に熱酸化により厚さ数千Å程度の下部絶縁体層１３
が形成されたものであり、この上に発光素子及び受光素
子の下面側電極端子が載置される電極パッド及び半田パ
ターン１９，２０が設けられている。なお、これら電極
パッドは、基板１１にＫＯＨ等のアルカリ溶液の異方性
エッチングで形成された、光ファイバ等の光導波体を搭
載させるためのＶ溝１４に対し正確に位置決めされ形成
されている。
【００２９】ここで、電極パッドは例えば、下層／上層
がＡｕ／Ｐｔ／ＴｉやＡｕ／Ｃｒ等で構成され、厚さ
０．３〜２．０μｍであり、半田パターンはＡｕＳｎ合
金等から成る。
がＡｕ／Ｐｔ／ＴｉやＡｕ／Ｃｒ等で構成され、厚さ
０．３〜２．０μｍであり、半田パターンはＡｕＳｎ合
金等から成る。
【００３０】また、下部絶縁体層１３上には、受光素子
の上面側電極端子に後記するボンディングワイヤで接続
される信号用の導体パターン（信号線）である導電線１
７、及び受光素子の下面側電極端子に接続される接地用
の導体パターン（接地線）である導電線１８が形成され
ており、さらに、光素子搭載領域の開口部１２ａ，導電
線１７のワイヤボンディング領域の開口部１２ｂ，導電
線１７，１８の引出し領域の開口部１２ｃ，１２ｄのそ
れぞれを有し、酸化シリコンや窒化シリコン等から成る
上部絶縁体層１２が厚さ０．１μｍ以上に形成されてい
る。
の上面側電極端子に後記するボンディングワイヤで接続
される信号用の導体パターン（信号線）である導電線１
７、及び受光素子の下面側電極端子に接続される接地用
の導体パターン（接地線）である導電線１８が形成され
ており、さらに、光素子搭載領域の開口部１２ａ，導電
線１７のワイヤボンディング領域の開口部１２ｂ，導電
線１７，１８の引出し領域の開口部１２ｃ，１２ｄのそ
れぞれを有し、酸化シリコンや窒化シリコン等から成る
上部絶縁体層１２が厚さ０．１μｍ以上に形成されてい
る。
【００３１】一方、発光素子の上面側電極端子に後記す
るボンディングワイヤで接続される信号用の導体パター
ン（信号線）である導電線１５及び発光素子の下面側電
極端子に接続される接地用の導体パターン（接地線）で
ある導電線１６は、光素子搭載領域の開口部１２ａ，導
電線１７のワイヤボンディング領域の開口部１２ｂ，導
電線１７，１８の引出し領域の開口部１２ｃ，１２ｄの
それぞれを有する上部絶縁体層１２上に形成されてい
る。
るボンディングワイヤで接続される信号用の導体パター
ン（信号線）である導電線１５及び発光素子の下面側電
極端子に接続される接地用の導体パターン（接地線）で
ある導電線１６は、光素子搭載領域の開口部１２ａ，導
電線１７のワイヤボンディング領域の開口部１２ｂ，導
電線１７，１８の引出し領域の開口部１２ｃ，１２ｄの
それぞれを有する上部絶縁体層１２上に形成されてい
る。
【００３２】なお、上記各導電線は電極パッドと同様な
材質，厚みから成るものとする。
材質，厚みから成るものとする。
【００３３】かくして、光部品実装用基板Ｐ１によれ
ば、ウエハ・バーンインを好適に行うことができるだけ
でなく、上部電極層１２を厚く形成することで、配線の
寄生容量を低減することが可能となり、しかも熱安定性
に優れた高周波対応に好適な優れた光モジュール用の光
部品実装用基板を提供することができる。
ば、ウエハ・バーンインを好適に行うことができるだけ
でなく、上部電極層１２を厚く形成することで、配線の
寄生容量を低減することが可能となり、しかも熱安定性
に優れた高周波対応に好適な優れた光モジュール用の光
部品実装用基板を提供することができる。
【００３４】次に、光部品実装用基板の他の実施形態に
ついて説明する。光部品実装用基板は例えば図６
（ａ），（ｂ）に示す光部品実装用基板Ｐ２のように、
発光素子の下面該電極端子に接続される接地用の導電線
２６を上部絶縁体層２２の下側に設けてもよい。ただ
し、この場合は図示されているように、上記絶縁体層２
２に導電線２６の引出し用開口部２２ａを設けるものと
する。
ついて説明する。光部品実装用基板は例えば図６
（ａ），（ｂ）に示す光部品実装用基板Ｐ２のように、
発光素子の下面該電極端子に接続される接地用の導電線
２６を上部絶縁体層２２の下側に設けてもよい。ただ
し、この場合は図示されているように、上記絶縁体層２
２に導電線２６の引出し用開口部２２ａを設けるものと
する。
【００３５】また、図７（ａ），（ｂ）に示す光部品実
装用基板Ｐ３のように、光素子毎に開口部３２ａ，３２
ｂを有する上部絶縁体層３２を形成するようにしてもよ
い。この構成により、各光素子の配線部への半田の流出
を抑制することができる上に、半田組成の変動をも防止
することができる。
装用基板Ｐ３のように、光素子毎に開口部３２ａ，３２
ｂを有する上部絶縁体層３２を形成するようにしてもよ
い。この構成により、各光素子の配線部への半田の流出
を抑制することができる上に、半田組成の変動をも防止
することができる。
【００３６】さらに、図８（ａ），（ｂ）に示す光部品
実装用基板Ｐ４のように、光素子配設領域に特殊な形状
をなす開口部４２ａを有し、光素子の配設側にのみ上部
絶縁体層４２を形成することにより、この上部絶縁体層
４２で形成された壁面を、光素子の実装時における突き
当て用に利用することが可能である。
実装用基板Ｐ４のように、光素子配設領域に特殊な形状
をなす開口部４２ａを有し、光素子の配設側にのみ上部
絶縁体層４２を形成することにより、この上部絶縁体層
４２で形成された壁面を、光素子の実装時における突き
当て用に利用することが可能である。
【００３７】なお、本発明は上述した実施形態に限定さ
れるものではない。発光素子の両電極端子の各々に接続
させる２つの導電線の少なくとも一方と、前記受光素子
の両電極端子の各々に接続させる２つの導電線の少なく
とも一方とが、各々異なる絶縁体層上に配設されるよう
な構成であれば、本発明の要旨を逸脱しない範囲で適宜
変更し実施が可能である。
れるものではない。発光素子の両電極端子の各々に接続
させる２つの導電線の少なくとも一方と、前記受光素子
の両電極端子の各々に接続させる２つの導電線の少なく
とも一方とが、各々異なる絶縁体層上に配設されるよう
な構成であれば、本発明の要旨を逸脱しない範囲で適宜
変更し実施が可能である。
【００３８】
【発明の効果】以上詳述したように、本発明によれば、
ウエハレベルで光素子の実装時における不良を容易且つ
確実に検出することが可能であり、信頼性の高い光部品
実装用基板をバーンイン用基板から得ることができる。
ウエハレベルで光素子の実装時における不良を容易且つ
確実に検出することが可能であり、信頼性の高い光部品
実装用基板をバーンイン用基板から得ることができる。
【００３９】また、基板上にマトリックス状に配線させ
ることで、プロービングをきわめて簡便に且つ迅速に行
え、しかも、バーンイン装置におけるプローバー構造を
簡単に構成でき、不良検出の作業性も良好な非常に優れ
たバーンイン用基板及びバーンイン方法を提供できる。
ることで、プロービングをきわめて簡便に且つ迅速に行
え、しかも、バーンイン装置におけるプローバー構造を
簡単に構成でき、不良検出の作業性も良好な非常に優れ
たバーンイン用基板及びバーンイン方法を提供できる。
【図１】本発明に係るバーンイン用基板の一実施形態を
模式的に説明する平面図である。
模式的に説明する平面図である。
【図２】バーンイン用基板の一部分を模式的に説明する
平面図であり、（ａ）は、（ａ）は発光素子に接続され
る導電線を主に示す平面図、（ｂ）は（ａ）の導電線が
配設される上部絶縁体層を示す概略平面図、（ｃ）は上
部絶縁体層の下部に配設され受光素子に接続される導電
線を主に示す平面図である。
平面図であり、（ａ）は、（ａ）は発光素子に接続され
る導電線を主に示す平面図、（ｂ）は（ａ）の導電線が
配設される上部絶縁体層を示す概略平面図、（ｃ）は上
部絶縁体層の下部に配設され受光素子に接続される導電
線を主に示す平面図である。
【図３】本発明に係るバーンイン用基板の他の実施形態
を模式的に説明する平面図である。
を模式的に説明する平面図である。
【図４】本発明に係る光部品実装用基板の一実施形態を
模式的に説明する図であり、（ａ）は平面図、（ｂ）は
Ａ１−Ａ１線断面図である。
模式的に説明する図であり、（ａ）は平面図、（ｂ）は
Ａ１−Ａ１線断面図である。
【図５】本発明に係る光モジュールを模式的に説明する
平面図である。
平面図である。
【図６】本発明に係る光部品実装用基板の他の実施形態
を模式的に説明する図であり、（ａ）は平面図、（ｂ）
はＡ２−Ａ２線断面図である。
を模式的に説明する図であり、（ａ）は平面図、（ｂ）
はＡ２−Ａ２線断面図である。
【図７】本発明に係る光部品実装用基板の他の実施形態
を模式的に説明する図であり、（ａ）は平面図、（ｂ）
はＡ３−Ａ３線断面図である。
を模式的に説明する図であり、（ａ）は平面図、（ｂ）
はＡ３−Ａ３線断面図である。
【図８】本発明に係る光部品実装用基板の他の実施形態
を模式的に説明する図であり、（ａ）は平面図、（ｂ）
はＡ４−Ａ４線断面図である。
を模式的に説明する図であり、（ａ）は平面図、（ｂ）
はＡ４−Ａ４線断面図である。
【図９】従来の光部品実装用基板を模式的に説明する図
であり、（ａ）は平面図、（ｂ）はＢ−Ｂ線断面図であ
る。
であり、（ａ）は平面図、（ｂ）はＢ−Ｂ線断面図であ
る。
１：バーンイン用基板 １１：基板 １２，２２，３２，４２：上部絶縁体層 １３：下部絶縁体層 １４：Ｖ溝 １５〜１８：導電線 １９，２０：半田パターン ３０：発光素子 ３１：受光素子 ３７：光ファイバ（光導波体） Ｍ１：光モジュール Ｐ１〜Ｐ４：光部品実装用基板 Ｔ：光部品実装用基板領域（チップ領域） Ｗ：基板 ＺＨ：上部絶縁体層
Claims (2)
- 【請求項１】 基板上面に発光素子及び該発光素子の出
射光を受光する受光素子を実装して成るバーンイン用基
板であって、前記基板上面に複数の絶縁体層を形成させ
るとともに、前記発光素子の両電極端子に接続させる２
つの導電線の少なくとも一方と、前記受光素子の両電極
端子に接続させる２つの導電線の少なくとも一方とを異
なる絶縁体層上に配設させたことを特徴とするバーンイ
ン用基板。 - 【請求項２】 請求項１に記載のバーンイン用基板に、
発光素子及び受光素子を実装し、しかる後に前記バーン
イン用基板を所定温度に加熱した状態で、前記発光素子
の両電極端子が接続された導電線に通電させ前記発光素
子を発光させるとともに、前記受光素子が接続された導
電線に通電させ前記受光素子により前記発光素子の発光
強度を検出させることで、前記実装時の不良を検出する
ようにしたことを特徴とするバーンイン方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11192049A JP2001024270A (ja) | 1999-07-06 | 1999-07-06 | バーンイン用基板及びそれを用いたバーンイン方法 |
| US09/610,502 US6555841B1 (en) | 1999-07-06 | 2000-07-06 | Testable substrate and a testing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11192049A JP2001024270A (ja) | 1999-07-06 | 1999-07-06 | バーンイン用基板及びそれを用いたバーンイン方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024270A true JP2001024270A (ja) | 2001-01-26 |
Family
ID=16284774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11192049A Pending JP2001024270A (ja) | 1999-07-06 | 1999-07-06 | バーンイン用基板及びそれを用いたバーンイン方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6555841B1 (ja) |
| JP (1) | JP2001024270A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007292591A (ja) * | 2006-04-25 | 2007-11-08 | Ricoh Co Ltd | 信頼性試験用基板ユニット、信頼性試験装置及び信頼性試験方法 |
| US7365368B2 (en) | 2004-07-29 | 2008-04-29 | Seiko Epson Corporation | Surface-emitting type wafer and method for manufacturing the same, and burn-in method for surface-emitting type wafers |
| KR101150020B1 (ko) * | 2010-07-15 | 2012-05-31 | 엘지이노텍 주식회사 | 리드 프레임 |
| CN114323596A (zh) * | 2022-03-04 | 2022-04-12 | 武汉普赛斯电子技术有限公司 | 一种Lens耦合前COB光模块的测试方法及装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472239B2 (en) * | 2001-04-02 | 2002-10-29 | Micron Technology, Inc. | Method for fabricating semiconductor components |
| US7043106B2 (en) * | 2002-07-22 | 2006-05-09 | Applied Materials, Inc. | Optical ready wafers |
| US20050016446A1 (en) | 2003-07-23 | 2005-01-27 | Abbott John S. | CaF2 lenses with reduced birefringence |
| US8509036B2 (en) * | 2010-12-09 | 2013-08-13 | Tdk Corporation | Method of burn-in testing for thermally assisted head |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04246860A (ja) * | 1991-02-01 | 1992-09-02 | Fujitsu Ltd | 光電変換装置 |
| JP3271094B2 (ja) * | 1993-07-05 | 2002-04-02 | ソニー株式会社 | 積層配線基板及びその製造方法 |
-
1999
- 1999-07-06 JP JP11192049A patent/JP2001024270A/ja active Pending
-
2000
- 2000-07-06 US US09/610,502 patent/US6555841B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7365368B2 (en) | 2004-07-29 | 2008-04-29 | Seiko Epson Corporation | Surface-emitting type wafer and method for manufacturing the same, and burn-in method for surface-emitting type wafers |
| JP2007292591A (ja) * | 2006-04-25 | 2007-11-08 | Ricoh Co Ltd | 信頼性試験用基板ユニット、信頼性試験装置及び信頼性試験方法 |
| KR101150020B1 (ko) * | 2010-07-15 | 2012-05-31 | 엘지이노텍 주식회사 | 리드 프레임 |
| US8575734B2 (en) | 2010-07-15 | 2013-11-05 | Lg Innotek Co., Ltd. | Lead frame |
| CN114323596A (zh) * | 2022-03-04 | 2022-04-12 | 武汉普赛斯电子技术有限公司 | 一种Lens耦合前COB光模块的测试方法及装置 |
| CN114323596B (zh) * | 2022-03-04 | 2022-06-17 | 武汉普赛斯电子技术有限公司 | 一种Lens耦合前COB光模块的测试方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6555841B1 (en) | 2003-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110211987B (zh) | 发光二极管面板 | |
| JP3917133B2 (ja) | インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ | |
| KR100249537B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100470970B1 (ko) | 반도체 검사장치용 프로브카드의 니들고정장치 및 방법 | |
| KR100810550B1 (ko) | 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치 | |
| KR960008514B1 (ko) | 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법 | |
| US20100244055A1 (en) | Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning | |
| US6623997B2 (en) | Method for burn-in processing of optical transmitter arrays using a submount substrate | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| JP2001024270A (ja) | バーンイン用基板及びそれを用いたバーンイン方法 | |
| US5565767A (en) | Base substrate of multichip module and method for inspecting the same | |
| JP2004184839A (ja) | 表示装置 | |
| JPH09246599A (ja) | 半導体素子の電気光学特性測定装置 | |
| US9829507B2 (en) | Method of manufacturing semiconductor device, and probe card | |
| KR101123802B1 (ko) | 반도체 칩 | |
| JP3257219B2 (ja) | マルチビーム半導体レーザ | |
| KR20110105481A (ko) | 발광 다이오드 검사 장치 | |
| US11552230B2 (en) | Pixel array substrate | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| CN114280458A (zh) | 一种转接板的测试方法 | |
| JPH07302930A (ja) | 発光ダイオード及びその製造方法 | |
| JP2002026437A (ja) | 光検査用基板及びそれを用いた光検査方法並びに光モジュール | |
| JP5540808B2 (ja) | 半導体ウェハ | |
| CN113341297B (zh) | 一种抓点测试系统及方法 | |
| EP4125126A1 (en) | Led package with multiple test pads and parallel circuit elements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091109 |